JP4085572B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4085572B2 JP4085572B2 JP2000369612A JP2000369612A JP4085572B2 JP 4085572 B2 JP4085572 B2 JP 4085572B2 JP 2000369612 A JP2000369612 A JP 2000369612A JP 2000369612 A JP2000369612 A JP 2000369612A JP 4085572 B2 JP4085572 B2 JP 4085572B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring
- wiring board
- adhesive layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、配線基板上に、半導体基板の回路形成面の外周部に外部電極が形成された半導体チップをフリップチップ接合した半導体装置に適用して有効な技術に関するものである。
【0002】
【従来の技術】
従来、半導体チップを配線基板上に搭載した半導体装置には、半導体チップの外部電極と配線基板の配線を接続するときに、前記外部電極を配線基板と向かい合わせてフリップチップ接合した半導体装置がある。
【0003】
例えば、シリコン(Si)基板のような半導体基板の回路形成面の外周部に外部電極が形成された周辺パッド型の半導体チップ(以下、単に半導体チップと称する)を、TABテープのような配線基板上にフリップチップ接合させた半導体装置は、図7(a)及びそのE−E’線での断面図である図7(b)に示すように、例えば、ポリイミドテープのような絶縁性基材101の一主面(表側面)に配線102A及びその外部接続端子102Bが設けられた配線基板1を設け、前記配線基板1の配線形成面(表側面)に半導体チップ3を、その回路形成面が向かい合うように設け、前記半導体チップ3の回路形成面の外部電極301と前記配線基板1の配線102Aを突起導体4で接続し、前記半導体チップ3と配線基板1との間をエポキシ系等の熱硬化性樹脂のような封止絶縁体5で封止している。また、前記絶縁性基材101の、外部接続端子102Bが設けられた部分には、図7(b)に示すように、ビア孔が形成されており、前記ビア孔を介して、例えば、Pb−Sn系はんだ等のボール端子6が接続されている。また、前記封止絶縁体5は、前記半導体チップ3の外部電極301、突起導体4、及び突起導体4と配線基板の配線102Aとの接続部分を封止するだけでなく、前記半導体チップ3の回路形成面の中央部も密封している。このとき、前記封止絶縁体5は、前記半導体チップ3と配線基板1の間、特に半導体チップ3の外部電極301と配線基板1の配線102Aとの接続部を封止するだけでなく、前記半導体チップ3と配線基板1の熱膨張係数の差による熱応力を緩和する応力緩和材としての機能も有する。
【0004】
前記図7(a)及び図7(b)に示したような半導体装置の製造方法を簡単に説明すると、まず、例えば、ポリイミドテープのような絶縁性基材101の一主面(表側面)に銅箔等の導電性薄膜を形成した後、前記絶縁性基材101の所定位置にレーザ等でビア孔を形成し、その後、前記絶縁性基材101の表側面の導電性薄膜をエッチング処理して配線102A及びその外部接続端子102Bが形成した2層配線テープのような配線基板1を形成する。また、前記配線基板1は前記2層配線テープの他に、例えば、前記絶縁性基材101の一主面上に接着層を設けておき、その絶縁性基材の所定位置に、金型による打ちぬき加工でビア孔を形成した後、銅箔などの導電性薄膜を前記接着層により絶縁性基材101に接着して、前記導電性薄膜をエッチング処理して配線102A及びその外部接続端子102Bを形成した3層配線テープのようなものであってもよい。
【0005】
次に、例えば、回路形成面の外部電極301上に突起導体(バンプ)4を形成した半導体チップ3を、その回路形成面が前記配線基板1と向かい合わせて、前記バンプ4と配線102Aの位置合わせをした後、前記バンプ4と配線102Aを接合させる。
【0006】
次に、図8(a)及びそのF−F’線での断面図である図8(b)に示すように、前記半導体チップ3の側面のX方向、Y方向に沿って、樹脂注入用のノズル7を移動させながら液状の封止絶縁体5を塗布する。このとき半導体チップ3の側面に塗布された封止絶縁体5は、毛細管現象により、図8(b)に示すように前記半導体チップ3と配線基板1の間に流れ込み、前記半導体チップ3の外部電極301、バンプ4、バンプ4と配線102Aの接続部を封止するとともに、前記半導体チップ4の回路形成面の中央部と配線基板1の間も密封される。
【0007】
その後、前記絶縁性基材101に形成されたビア孔にボール端子を接続し、前記絶縁性基材101を所定の位置で切断すると、図7(a)及び図7(b)に示したようなフリップチップ接合の半導体装置が得られる。
【0008】
また、前記図8(a)及び図8(b)に示したように、前記半導体チップ3を配線基板1上にフリップチップ接合させた後に、前記半導体チップ3の側面から封止絶縁体5を流し込む方法の他に、図9(a)に示すように、例えば、異方性導電膜(ACF:Anisotropic Conductive Film )や、非導電性膜(NCF:Non Conductive Film )等のフィルム状の封止材8を、あらかじめ配線基板1の所定位置に設けておき、前記封止材8上に、外部電極301上にバンプ4を形成した半導体チップ3を圧接して、図9(b)に示すように、前記半導体チップ3の外部電極301に接続されたバンプ4が接続部上の封止材8を押しのけて前記配線102Aと接触するように接続する方法がある。
【0009】
【発明が解決しようとする課題】
しかしながら、前記従来の技術のうち、前記配線基板1上に半導体チップ3をフリップチップ接合した後に、前記半導体チップ3と配線基板1の間に封止樹脂5を注入してアンダーフィル封止する方法では、図8(b)に示したように、前記半導体チップ3の側面部分から封止絶縁体5を流し込むため、樹脂が流れ込むときの位置と時間の差により、前記半導体チップ3の回路形成面の中央部や、樹脂を注入する側面と対向する側面の周辺に空隙(ボイド)が生じやすいという問題があった。また、図8(b)に示したように、配線102Aの外部接続端子102Bが、半導体チップ3と重なる領域に設けられているファンイン型の半導体装置の場合には、配線102A及びその外部接続端子102Bと絶縁性基材101の段差部分にも空乏(ボイド)が生じやすいという問題があった。
【0010】
また、前記半導体チップ3と配線基板1の間を封止絶縁体5で封止したときに、前記半導体チップ3の回路形成面の中央部と重なる部分にボイドが生じると、封止後の製造工程での加熱工程、あるいは使用中の半導体チップ3からの発熱などで、前記ボイド及び吸湿した水分が熱膨張して封止絶縁体5が変形し、前記封止絶縁体5と半導体チップ3、あるいは配線基板1との間で層間剥離を起こし、半導体チップ3と配線基板1の剥れの原因になることがある。また、前記ボイドの熱膨張の衝撃で前記半導体チップ3に亀裂(クラック)が生じて、半導体装置の不良(故障)につながり、半導体装置の信頼性が低下するという問題がある。
【0011】
また、図8(a)に示したように、半導体チップ3の側面からアンダーフィル封止する場合には、前記半導体チップ3の側面からX方向、Y方向に沿って塗布した封止樹脂5が、半導体チップ3の、封止絶縁体5を塗布した側面と対向する側面に達するまでに時間がかかるため、作業時間が長くなり、半導体装置の生産性が悪くなるという問題があった。
【0012】
また、図9(a)及び図9(b)に示したような、前記ACF、NCFなどのフィルム状の封止材8を用いて、半導体チップ3の外部電極301上に設けられたバンプ4を配線102Aと圧接した半導体装置では、前記バンプ4と配線102Aの電気的な導通は確保されているが、バンプ4と配線102Aが金属間接合により接続されているわけではないので、接続信頼性が低く、半導体装置の電気的な信頼性が低いという問題があった。
【0013】
本発明の目的は、回路形成面の外周部に外部電極が設けられた半導体チップをフリップチップ接合した半導体装置において、前記半導体チップと配線基板の間の封止絶縁体にボイドが生じるのを防ぐことが可能な技術を提供することにある。
【0014】
本発明の他の目的は、回路形成面の外周部に外部電極が設けられた半導体チップをフリップチップ接合した半導体装置において、前記半導体チップの外部電極と配線との接続信頼性を向上させることが可能な技術を提供することにある。
【0015】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
【0016】
【課題を解決するための手段】
本発明において開示される発明の概要を説明すれば、以下のとおりである。
【0017】
(1)絶縁性基材の一主面(表側面)に配線及びその外部接続端子が設けられた配線基板と、熱硬化性樹脂からなり、前記配線基板の表側面の所定位置に設けられるフィルム状接着層と、半導体基板の回路形成面の外周部に外部電極を有し、前記回路形成面が前記配線基板と向かい合うように前記配線基板の表側面に設けられる半導体チップと、前記配線基板の前記配線と前記半導体チップの前記回路形成面上に設けられた前記外部電極とを電気的に接続する突起導体と、前記フィルム状接着層の弾性率よりも高い弾性率を有し、前記半導体チップの前記外部電極と、前記突起導体と、及び前記突起導体と前記配線の接続部の周辺を封止する封止絶縁体とを備え、前記フィルム状接着層は、前記配線及び前記外部接続端子と前記絶縁性基材との段差部分を含む前記所定の位置に設けられ、前記外部接続端子は、前記半導体チップと重なる領域の内部となるように前記絶縁性基材の表側面に設けられ、前記半導体チップの前記回路形成面の中央部が、前記フィルム状接着層を介して前記配線基板と接着されているファンイン型の半導体装置である。
【0018】
前記(1)の手段によれば、例えば、回路形成面の外周部に外部電極が形成された周辺パッド型の半導体チップを、配線基板上にフリップチップ接合した半導体装置において、前記半導体チップの、外部電極が形成されていない中央部分が前記配線基板上に設けられたフィルム状接着層により配線基板と接着されて密封されているため、前記半導体チップの中央部と重なる領域にボイドが生じることがない。そのため、半導体チップの中央部と重なる領域でのボイド及び吸湿水分の熱膨張により半導体チップと接着層の間で剥れが生じたり、熱膨張の衝撃で半導体チップにクラックが生じることがなく、半導体装置の不良(故障)を低減させることができる。
【0019】
また、前記(1)の手段のように、前記半導体チップと配線基板の間の封止材を、前記半導体チップの中央部と重なる領域のフィルム状接着層と、前記半導体チップの外部電極と配線基板の配線を接続した領域の周辺の封止絶縁体に分けることにより、前記フィルム状接着層の弾性率及び熱膨張係数と、前記封止絶縁体の弾性率及び熱伝導膨張率を変えることができる。
【0020】
前記配線基板上に半導体チップをフリップチップ接合をさせた半導体装置のうち、前記外部接続端子が半導体チップの中央部と重なる領域に設けられているファンイン構造の半導体装置の場合は、前記半導体チップと配線基板の熱膨張係数の差による熱応力を十分に緩和できないと半導体装置に反りが生じたり、半導体装置の外部端子(ボール端子)と実装基板とのはんだ付け接合部が剥れる恐れがあるため、半導体チップと配線基板の間の封止材は弾性率が小さく変形しやすい封止材料が好ましい。一方、前記半導体チップの外部電極、突起導体、突起導体と配線の接続部周辺での剥れを防ぐためには、熱応力や機械的な応力による変形を防ぎ、接続部の固定力をあげるために熱膨張係数が小さく弾性率が大きい、言い換えると、外的応力により変形しにくい封止材料を用いるのが好ましい。しかしながら、無機質フィラーなどの添加剤を用いて前記封止材の熱膨張係数を大きくすると、弾性率が小さくなってしまう。そのため、従来の、図7に示したような単一の封止絶縁体5を用いている場合には、熱応力の緩和及び接合部の固定のそれぞれを十分に満足させることが難しい。そのため、前記(1)の手段のように、半導体チップと配線基板との間をフィルム状接着層と、封止絶縁体の2種類の封止材で封止し、前記フィルム状接着層には弾性率が小さく変形しやすい材料を用い、前記封止絶縁体には熱膨張係数が小さく弾性率の大きい、変形しにくい材料を用いることで、熱応力を十分に緩和でき、かつ、接続部分を強固に固定できる、接続信頼性の高い半導体装置を得ることができる。このとき、前記フィルム状接着層には、例えば、その弾性率が1ギガパスカル(GPa)以下の材料を用いることで、熱応力を十分に緩和することができる。
【0021】
(2)半導体基板の回路形成面上の外周部に外部電極が形成され、前記外部電極上に突起電極を形成した半導体チップを準備し、絶縁性基材の一主面(表側面)に配線及びその外部接続端子が形成され、前記外部接続端子が、前記半導体チップと重なる領域の内部となるように前記絶縁性基材の表側面に設けられた配線基板を形成し、前記配線基板の所定位置に、熱硬化性樹脂からなるフィルム状の接着層を形成し、前記配線基板の表側面に前記半導体チップを、その回路形成面が前記配線基板と向かい合い、前記フィルム状の接着層が前記半導体チップの中央部にくるように配置し、前記半導体チップの前記回路形成面の中央部と前記配線基板とを、前記フィルム状接着層を、前記配線及び前記外部接続端子と前記絶縁性基材との段差部分を含む前記所定の位置に設けることにより接着し、前記配線基板の前記配線と前記半導体チップの前記外部電極を前記突起電極で接続し、前記半導体チップの前記外部電極、前記突起電極、及び前記突起電極と前記配線の接続部の周辺を、前記フィルム状の接着層の弾性率よりも高い弾性率を有する液状の封止絶縁体で封止するファンイン型の半導体装置の製造方法である。
【0022】
前記(2)の手段によれば、前記配線基板を形成した後、前記配線基板の所定位置に接着層を形成して、半導体チップをフリップチップ接合するときに、前記半導体チップの中央部分を前記接着層により配線基板と接着することで、前記半導体チップの外部電極、突起導体、突起導体と配線の接続部の周辺のみを液状の封止絶縁体で封止すればよくなる。そのため、液状の封止絶縁体が半導体チップと配線基板の間にほぼ均一に流れ込み、封止絶縁体の広がりの時間差によるボイドの発生を防げる。また、半導体チップの中央部分は前記フィルム状接着層で封止されており、液状の封止絶縁体を流し込む領域が狭いので、封止絶縁体を流し込むのに必要な時間が短くなり、短時間で半導体装置を製造することができ、生産性が向上する。
【0023】
以下、本発明について、図面を参照して実施の形態(実施例)とともに詳細に説明する。
【0024】
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号をつけ、その繰り返しの説明は省略する。
【0025】
【発明の実施の形態】
(実施例)
図1は、本発明による一実施例の半導体装置の概略構成を示す模式図であり、図1(a)は半導体装置の平面図、図1(b)は図1(a)のA−A’線での断面図である。
【0026】
図1(a)及び図1(b)において、1は配線基板、101は絶縁性基材、102Aは配線、102Bは外部接続端子、2はフィルム状接着層、3は半導体チップ、301は外部電極、4は突起導体(バンプ)、5は封止絶縁体、6はボール端子である。
【0027】
本実施例の半導体装置は、半導体チップを配線基板上にフリップチップ接合させたものであり、図1(a)及び図1(b)に示すように、絶縁性基材101の一主面(表側面)に配線102A及びその外部接続端子102Bが設けられた配線基板1と、前記配線基板1の表側面の所定位置に設けられたフィルム状接着層2と、前記配線基板1の表側面に、半導体基板の回路形成面の外周部に外部電極301が設けられ、前記外部電極301(回路形成面)が前記配線基板1と向かい合うように設けられた半導体チップ3と、前記配線基板1の配線102Aと前記半導体チップ3の外部電極301とを接続する突起導体4と、前記半導体チップ3の外部電極301、突起導体4、及び突起導体4と配線102の接続部の周辺を封止する封止絶縁体5により構成されている。また、前記絶縁性基材101の外部接続端子102Bが設けられた部分には、ビア孔(図示しない)が設けられており、前記ビア孔上にはんだボールのようなボール端子6が接続されている。
【0028】
なお、本実施例の半導体装置に用いられる半導体チップ3は、例えば、シリコン基板のような半導体基板の回路形成面の外周部に外部電極301が設けられた周辺パッド型の半導体チップであり、以下、単に半導体チップ3と称した場合には、この周辺パッド型の半導体チップのことを示すものとする。
【0029】
前記配線基板1と半導体チップ3の間は、前記半導体チップ3の外部電極301、突起導体4、突起導体と配線102Aの接続部の封止と、前記配線基板1及び半導体チップ3の熱膨張係数の差による熱応力を緩和するためのアンダーフィル封止をしているが、本実施例の半導体装置では、前記半導体チップ3の中央部を接着するフィルム状接着層2と、前記外部電極301、突起導体4、突起導体4と配線102Aの接続部分を封止する封止絶縁体5の2種類の封止材を用いている。このとき、例えばフィルム状の接着層2を用いることにより、前記半導体チップ3の中央部と重なる領域にボイドが発生することを防げる。そのため、従来の半導体装置のような、ボイドあるいは吸湿水分の熱膨張による層間剥離を低減でき、信頼性の高い半導体装置を得ることができる。
【0030】
また、例えば、前記フィルム状接着層2の弾性率を前記封止絶縁体5の弾性率よりも低くすることで、前記配線基板1と半導体チップ3の間のフィルム状接着層で接着された領域は変形しやすくなり、熱応力を十分に緩和させることができる。また一方で、前記封止絶縁体5の熱膨張係数を小さく、弾性率を大きくすることで、前記半導体チップ3の外部電極301、突起導体4、突起導体4と配線102Aの接続部の周辺を、熱応力や機械的な応力により変形しにくくすることができ、接続部の固定を強固にすることができる。すなわち、フィルム状接着層2と封止絶縁体5の2種類の封止材でアンダーフィル封止をすることにより、熱応力を十分に緩和でき、且つ半導体チップの外部電極と配線の接続部を強固に固定できる、接続信頼性の高い半導体装置を得ることができる。
【0031】
図2乃至図5は、本実施例の半導体装置の製造方法を説明するための模式図であり、図2(a)、図3(a)、図4(a)、及び図5(a)は各製造工程における平面図で、図2(b)、図3(b)、及び図4(b)はそれぞれ図2(a)、図3(a)、及び図4(a)のB−B’線での断面図、図5(b)は図5(a)のC−C’線での断面図である。図2乃至図5において、103はビア孔、104はスプロケットホール、7は樹脂注入用ノズルである。
【0032】
以下、図2乃至図5に沿って、本実施例の半導体装置の製造方法について説明する。なお、本実施例の半導体装置の製造方法において、従来の製造方法と同様の手順についてはその詳細な説明を省略する。
【0033】
まず、本実施例の半導体装置に用いるTABテープのような配線基板1を準備する。前記配線基板1は、図2(a)及び図2(b)に示すように、例えば、ポリイミドテープのようなテープ状の絶縁性基材101の一主面(表側面)に銅箔等の導電性薄膜を形成し、前記絶縁性基材101の所定位置にレーザ等でビア孔を形成した後、前記導電性薄膜をエッチングして、配線102A及びその外部接続端子102Bを形成することにより得られる。このとき、前記配線102A及びその外部接続端子102Bは、例えば、図2(a)に示すように、フリップチップ接合させる半導体チップと重なる領域3’の内部に設けられる。また、前記外部接続端子102Bは、前記絶縁性基材101に形成されたビア孔103をふさぐように形成される。また、前記絶縁性基材101の両端部には搬送用、あるいは位置決め用のスプロケットホール104が設けられている。また、前記配線基板1は、前記手順に限らず、種々の製造方法により得ることができるため、適宜選択して目的にあった配線基板1を準備する。
【0034】
次に、図3(a)及び図3(b)に示すように、前記絶縁性基材101の配線102Aが形成された面(表側面)の所定位置に、例えば、エポキシ系樹脂のような熱硬化性樹脂からなるフィルム状の接着層2を形成する。前記接着層2は、図3(a)に示すように、フリップチップ接合される半導体チップと重なる領域3’の内部に、前記配線102Aの接合領域が露出するように形成される。また、前記接着層2は、半導体チップと配線基板の熱膨張係数の差による熱応力を十分に緩和できるように、例えば、弾性率が1ギガパスカル(GPa)以下の材料を用いるのが好ましい。
【0035】
次に、図4(a)及び図4(b)に示すように、例えば、シリコン基板のような半導体基板の回路形成面の周辺部に外部電極301が形成された半導体チップ3を、前記絶縁性基材101上にフリップチップ接合する。前記半導体チップ3は、前記外部電極301上に突起導体(バンプ)4を形成しておき、前記外部電極301が前記絶縁性基材101と向かい合うように配置し、前記突起導体4と配線102Aの位置合わせをした後、前記半導体チップ3を加熱、加圧して、前記フィルム状接着層2により前記半導体チップ3と絶縁性基材101を接着するとともに、前記突起導体4と配線102Aを接合接着する。
【0036】
次に、図5(a)及び図5(b)に示すように、前記半導体チップ3の側面から、樹脂注入用ノズル7を用いて、X方向、Y方向に沿って液状の熱硬化性樹脂等の封止絶縁体5を塗布する。前記封止絶縁体5は、例えば、無機質フィラーなどの添加材の量を調節して、熱膨張係数を小さくし、弾性率が大きくなるようにする。このとき、塗布された封止絶縁体5は、毛細管現象により前記半導体チップ3と絶縁性基材101の隙間に流れ込み、前記半導体チップ3の外部電極301、突起導体4、突起導体4と配線102Aの接続部の周辺を封止する。またこのとき、前記半導体チップの中央部と重なる領域は、前記フィルム状接着層2によりすでに封止されているため、前記半導体チップ3の4つの側面に沿って樹脂を注入することになるが、前記封止絶縁体5が流れ込む際の時間差による、半導体チップの中央部と重なる領域や、樹脂を塗布した側面と対向する側面の周辺での空隙(ボイド)の発生を防ぐことができる。また、塗布した封止絶縁体5は、前記半導体チップ3の外周部だけに流し込めばよいので、流し込むのに要する時間を短くして、作業時間を短縮することができる。
【0037】
その後、加熱して前記封止絶縁体5を硬化させ、前記絶縁性基材101に形成されたビア孔103にボール端子6を接続し、前記絶縁性基材101を所定の位置で切断、分離することにより、図1(a)及び図1(b)に示したような半導体装置を得ることができる。
【0038】
以上説明したように、本実施例によれば、回路形成面の外周部に外部電極301が設けられた周辺パッド型の半導体チップ3を、配線基板1上にフリップチップ接合した半導体装置において、前記半導体チップ3をフリップチップ接合する際に、前記半導体チップ3の中央部をフィルム状接着層2により絶縁性基材101(配線基板1)と接着しておくことにより、フリップチップ接合後の封止工程では、前記半導体チップ3の外部電極301、突起導体4、突起導体4と配線102Aの接続部の周辺だけを液状の封止絶縁体5で封止すればよい。そのため、前記半導体チップの中央部付近に空隙(ボイド)が発生することを防げる。また、前記封止絶縁体5が半導体チップ3と絶縁性基材101の間に流れ込むときの時間差により、前記封止絶縁体5を塗布した側面と対向する側面側にボイドが発生することも防げるので、ボイドの熱膨張による半導体装置の信頼性の低下を防ぐことができる。
【0039】
また、前記外部電極301、突起導体4、突起導体4と配線102Aの接続部の周辺のみ、言い換えると半導体チップの外周部付近のみを前記封止絶縁体5で封止すればよいので、前記封止絶縁体5を流し込んで封止するまでの時間を短縮し、作業時間を短縮することができる。
【0040】
また、前記半導体チップ3と配線基板1の間のアンダーフィル封止に用いる封止材が、前記フィルム状接着層2と封止絶縁体5の2種類に分かれているため、前記接着層2は弾性率を小さくし、前記封止絶縁体5は熱膨張係数を小さくし、弾性率を大きくして、前記半導体チップ3と配線基板1(絶縁性基材101)の熱膨張係数の差による熱応力を前記フィルム状接着層2で緩和し、前記外部電極301、突起導体4、突起導体4と配線102Aの接続部を前記封止絶縁体5で強固に固定することができ、接続信頼性の高い半導体装置を得ることができる。
【0041】
また、前記実施例では、絶縁性基材101上に形成された配線102Aの外部接続端子102Bが、フリップチップ接合される半導体チップと重なる領域に形成されたファンイン型の半導体装置を例にあげて説明したが、これに限らず、例えば、テープBGA(T−BGA;Tape Ball Grid Allay)型の半導体装置のような、前記外部接続端子102Bが、半導体チップの外側に形成されるファンアウト型の半導体装置や、前記外部接続端子102Bが、前記半導体チップ3と重なる領域及び半導体チップの外側の領域に形成されるファンイン/アウト型の半導体装置であっても良いことは言うまでもない。
【0042】
図6は、前記実施例の半導体装置の応用例を説明するための模式図であり、図6(a)は半導体装置の概略構成を示す模式平面図、図6(b)は図6(a)のD−D’線での断面図である。図6(a)及び図6(b)において、105はスルーホールビア、106は配線保護膜(ソルダーレジスト)である。
【0043】
前記ファンアウト型の半導体装置は、図6(a)及び図6(b)に示すように、ポリイミドテープのような絶縁性基材101の一主面(表側面)に配線102A及びその外部接続端子102Bが形成されている。このとき、前記外部接続端子102Bは、フリップチップ接合される半導体チップ3の外側の領域に形成される。また、前記外部接続端子102Bは前記絶縁性基材1に設けられたスルーホールビア105により前記配線形成面と対向する面(裏側面)に引き出されており、前記スルーホールビア105には、例えば、ボール端子6が接続されている。また、前記配線102A、外部接続端子102B、及び絶縁性基材101の裏側面の所定領域は、ソルダーレジストのような配線保護膜106により保護されている。なお、図6(a)及び図6(b)では省略しているが、前記絶縁性基材101がポリイミドテープのような、薄いテープ状のものである場合には、前記半導体チップ3の外側の領域にスティフナ等の補強部材を設けて、前記絶縁性基材101(配線基板1)の反りや折れ曲がりを防ぐようにしている。
【0044】
このようなファンアウト型の半導体装置においても、前記半導体チップ3を配線基板1上にフリップチップ接合する際に、前記半導体チップ3の中央部分をフィルム状接着層2により接着することにより、外部電極301、突起導体4、突起導体4と配線102Aの接続部分の周辺のみを液状の封止絶縁体5で封止すればよいので、半導体チップの中央部や、前記封止絶縁体5を塗布する側面と対向する側面の周辺でボイドが発生することを防げる。そのため、ボイドの熱膨張による半導体装置の信頼性の低下を防ぐことができる。
【0045】
また、前記半導体チップ3の外周部の周辺のみを液状の封止絶縁体5で封止すればよいので、前記封止絶縁体5を流し込む時間を短縮することができ、作業時間を短縮することができる。
【0046】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることはもちろんである。
【0047】
【発明の効果】
本発明において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0048】
(1)回路形成面の外周部に外部電極が設けられた半導体チップをフリップチップ接合した半導体装置において、前記半導体チップと配線基板の間の封止樹脂にボイドが生じるのを防ぐことできる。
【0049】
(2)回路形成面の外周部に外部電極が設けられた半導体チップをフリップチップ接合した半導体装置において、前記半導体チップの外部電極と配線との接続信頼性を向上させることできる。
【図面の簡単な説明】
【図1】本発明による一実施例の半導体装置の概略構成を示す模式図であり、図1(a)は半導体装置の平面図、図1(b)は図1(a)のA−A’線での断面図である。
【図2】本実施例の半導体装置の製造方法を説明するための模式図であり、図2(a)は一工程の平面図、図2(b)は図2(a)のB−B’線での断面図である。
【図3】本実施例の半導体装置の製造方法を説明するための模式図であり、図3(a)は一工程の平面図、図3(b)は図3(a)のB−B’線での断面図である。
【図4】本実施例の半導体装置の製造方法を説明するための模式図であり、図4(a)は一工程の平面図、図4(b)は図4(a)のB−B’線での断面図である。
【図5】本実施例の半導体装置の製造方法を説明するための模式図であり、図5(a)は一工程の平面図、図5(b)は図5(a)のC−C’線での断面図である。
【図6】前記実施例の半導体装置の応用例を説明するための模式図であり、図6(a)は半導体装置の平面図、図6(b)は図6(a)のD−D’線での断面図である。
【図7】従来の半導体装置の概略構成を示す模式図であり、図7(a)は半導体装置の平面図、図7(b)は図7(a)のE−E’線での断面図。
【図8】従来の半導体装置の製造方法を説明するための模式図であり、図8(a)は一工程の平面図、図8(b)は図8(a)のF−F’線での断面図である。
【図9】従来の半導体装置の別の製造方法を説明するための模式図であり、図9(a)はフリップチップ接合前の断面図。図9(b)はフリップチップ接合後の断面図。
【符号の説明】
1 配線基板
101 絶縁性基材
102A 配線
102B 外部接続端子
103 ビア孔
104 スプロケットホール
105 スルーホールビア
106 配線保護膜
2 フィルム状接着層
3 半導体チップ
301 外部電極
4 突起導体(バンプ)
5 封止絶縁体
6 ボール端子
7 樹脂注入用ノズル
8 シート状封止材
Claims (3)
- 絶縁性基材の一主面(表側面)に配線及びその外部接続端子が設けられた配線基板と、
熱硬化性樹脂からなり、前記配線基板の表側面の所定位置に設けられるフィルム状接着層と、
半導体基板の回路形成面の外周部に外部電極を有し、前記回路形成面が前記配線基板と向かい合うように前記配線基板の表側面に設けられる半導体チップと、
前記配線基板の前記配線と前記半導体チップの前記回路形成面上に設けられた前記外部電極とを電気的に接続する突起導体と、
前記フィルム状接着層の弾性率よりも高い弾性率を有し、前記半導体チップの前記外部電極と、前記突起導体と、及び前記突起導体と前記配線の接続部の周辺を封止する封止絶縁体とを備え、
前記フィルム状接着層は、前記配線及び前記外部接続端子と前記絶縁性基材との段差部分を含む前記所定の位置に設けられ、
前記外部接続端子は、前記半導体チップと重なる領域の内部となるように前記絶縁性基材の表側面に設けられ、
前記半導体チップの前記回路形成面の中央部が、前記フィルム状接着層を介して前記配線基板と接着されることを特徴とするファンイン型の半導体装置。 - 前記封止絶縁体の熱膨張係数が、前記フィルム状接着層の熱膨張係数よりも小さいことを特徴とする請求項1に記載のファンイン型の半導体装置。
- 半導体基板の回路形成面上の外周部に外部電極が形成され、前記外部電極上に突起電極を形成した半導体チップを準備し、
絶縁性基材の一主面(表側面)に配線及びその外部接続端子が形成され、前記外部接続端子が、前記半導体チップと重なる領域の内部となるように前記絶縁性基材の表側面に設けられた配線基板を形成し、
前記配線基板の所定位置に、熱硬化性樹脂からなるフィルム状の接着層を形成し、
前記配線基板の表側面に前記半導体チップを、その回路形成面が前記配線基板と向かい合い、前記フィルム状の接着層が前記半導体チップの中央部にくるように配置し、
前記半導体チップの前記回路形成面の中央部と前記配線基板とを、前記フィルム状接着層を、前記配線及び前記外部接続端子と前記絶縁性基材との段差部分を含む前記所定の位置に設けることにより接着し、
前記配線基板の前記配線と前記半導体チップの前記外部電極を前記突起電極で接続し、
前記半導体チップの前記外部電極、前記突起電極、及び前記突起電極と前記配線の接続部の周辺を、前記フィルム状の接着層の弾性率よりも高い弾性率を有する液状の封止絶縁体で封止することを特徴とするファンイン型の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000369612A JP4085572B2 (ja) | 2000-11-30 | 2000-11-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000369612A JP4085572B2 (ja) | 2000-11-30 | 2000-11-30 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002170854A JP2002170854A (ja) | 2002-06-14 |
JP4085572B2 true JP4085572B2 (ja) | 2008-05-14 |
Family
ID=18839622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000369612A Expired - Fee Related JP4085572B2 (ja) | 2000-11-30 | 2000-11-30 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4085572B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111292634A (zh) * | 2020-03-26 | 2020-06-16 | 京东方科技集团股份有限公司 | 一种显示基板和显示面板 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI251313B (en) * | 2003-09-26 | 2006-03-11 | Seiko Epson Corp | Intermediate chip module, semiconductor device, circuit board, and electronic device |
JP4737370B2 (ja) * | 2004-10-29 | 2011-07-27 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP4770514B2 (ja) * | 2006-02-27 | 2011-09-14 | 株式会社デンソー | 電子装置 |
JP4939861B2 (ja) * | 2006-07-14 | 2012-05-30 | パナソニック株式会社 | 回路基板および携帯端末 |
WO2015198982A1 (ja) * | 2014-06-26 | 2015-12-30 | シャープ株式会社 | 回路基板、表示パネル及び表示装置 |
KR102633142B1 (ko) * | 2019-08-26 | 2024-02-02 | 삼성전자주식회사 | 반도체 패키지 |
-
2000
- 2000-11-30 JP JP2000369612A patent/JP4085572B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111292634A (zh) * | 2020-03-26 | 2020-06-16 | 京东方科技集团股份有限公司 | 一种显示基板和显示面板 |
CN111292634B (zh) * | 2020-03-26 | 2022-08-09 | 京东方科技集团股份有限公司 | 一种显示基板和显示面板 |
Also Published As
Publication number | Publication date |
---|---|
JP2002170854A (ja) | 2002-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6791195B2 (en) | Semiconductor device and manufacturing method of the same | |
US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
JP2001127186A (ja) | ボールグリッドアレイパッケージ及びその製造方法と半導体装置 | |
KR20020003305A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2002270717A (ja) | 半導体装置 | |
US8217517B2 (en) | Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other | |
JP2002359323A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
JP2012009655A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP2000277649A (ja) | 半導体装置及びその製造方法 | |
JP2000068328A (ja) | フリップチップ実装用配線基板 | |
JP3666576B2 (ja) | 多層モジュールおよびその製造方法 | |
JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
JP3225800B2 (ja) | 半導体装置 | |
JP2967080B1 (ja) | 半導体装置の実装体の製造方法 | |
JPH11340352A (ja) | 実装構造体 | |
JP4030220B2 (ja) | 半導体チップの実装構造 | |
JP2004247621A (ja) | 半導体装置およびその製造方法 | |
JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
JP2001035886A (ja) | 半導体装置及びその製造方法 | |
JP3525331B2 (ja) | 半導体チップの実装基板および半導体装置の実装方法 | |
JP2002237566A (ja) | 半導体装置の3次元実装構造体とその製造方法 | |
JP3721986B2 (ja) | 半導体装置及びその製造方法 | |
JP2001127102A (ja) | 半導体装置およびその製造方法 | |
JP3337922B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060120 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060120 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20060120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080211 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |