JP2002170854A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002170854A JP2002170854A JP2000369612A JP2000369612A JP2002170854A JP 2002170854 A JP2002170854 A JP 2002170854A JP 2000369612 A JP2000369612 A JP 2000369612A JP 2000369612 A JP2000369612 A JP 2000369612A JP 2002170854 A JP2002170854 A JP 2002170854A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring
- wiring board
- semiconductor device
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】回路形成面の外周部に外部電極が設けられた半
導体チップをフリップチップ接合した半導体装置におい
て、前記半導体チップと配線基板の間の封止樹脂にボイ
ドが生じるのを防ぐ。 【解決手段】絶縁性基材の一主面（表側面）に配線及び
その外部接続端子が設けられた配線基板を設け、前記配
線基板の表側面の所定位置にフィルム状接着層を設け、
前記配線基板の表側面に、半導体基板の回路形成面の外
周部に外部電極が設けられた半導体チップを、その回路
形成面が前記配線基板と向かい合うように設け、前記半
導体チップの回路形成面の中央部が前記フィルム状接着
層を介して前記配線基板と接着され、前記配線基板の配
線と前記半導体チップの回路形成面上に設けられた外部
電極とが突起導体により電気的に接続され、前記半導体
チップの外部電極、突起導体、及び突起導体と配線の接
続部の周辺が封止絶縁体により封止された半導体装置で
ある。
導体チップをフリップチップ接合した半導体装置におい
て、前記半導体チップと配線基板の間の封止樹脂にボイ
ドが生じるのを防ぐ。 【解決手段】絶縁性基材の一主面（表側面）に配線及び
その外部接続端子が設けられた配線基板を設け、前記配
線基板の表側面の所定位置にフィルム状接着層を設け、
前記配線基板の表側面に、半導体基板の回路形成面の外
周部に外部電極が設けられた半導体チップを、その回路
形成面が前記配線基板と向かい合うように設け、前記半
導体チップの回路形成面の中央部が前記フィルム状接着
層を介して前記配線基板と接着され、前記配線基板の配
線と前記半導体チップの回路形成面上に設けられた外部
電極とが突起導体により電気的に接続され、前記半導体
チップの外部電極、突起導体、及び突起導体と配線の接
続部の周辺が封止絶縁体により封止された半導体装置で
ある。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、配線基板上に、半導体基板の
回路形成面の外周部に外部電極が形成された半導体チッ
プをフリップチップ接合した半導体装置に適用して有効
な技術に関するものである。
の製造方法に関し、特に、配線基板上に、半導体基板の
回路形成面の外周部に外部電極が形成された半導体チッ
プをフリップチップ接合した半導体装置に適用して有効
な技術に関するものである。
【０００２】
【従来の技術】従来、半導体チップを配線基板上に搭載
した半導体装置には、半導体チップの外部電極と配線基
板の配線を接続するときに、前記外部電極を配線基板と
向かい合わせてフリップチップ接合した半導体装置があ
る。
した半導体装置には、半導体チップの外部電極と配線基
板の配線を接続するときに、前記外部電極を配線基板と
向かい合わせてフリップチップ接合した半導体装置があ
る。
【０００３】例えば、シリコン（Ｓｉ）基板のような半
導体基板の回路形成面の外周部に外部電極が形成された
周辺パッド型の半導体チップ（以下、単に半導体チップ
と称する）を、ＴＡＢテープのような配線基板上にフリ
ップチップ接合させた半導体装置は、図７（ａ）及びそ
のＥ−Ｅ’線での断面図である図７（ｂ）に示すよう
に、例えば、ポリイミドテープのような絶縁性基材１０
１の一主面（表側面）に配線１０２Ａ及びその外部接続
端子１０２Ｂが設けられた配線基板１を設け、前記配線
基板１の配線形成面（表側面）に半導体チップ３を、そ
の回路形成面が向かい合うように設け、前記半導体チッ
プ３の回路形成面の外部電極３０１と前記配線基板１の
配線１０２Ａを突起導体４で接続し、前記半導体チップ
３と配線基板１との間をエポキシ系等の熱硬化性樹脂の
ような封止絶縁体５で封止している。また、前記絶縁性
基材１０１の、外部接続端子１０２Ｂが設けられた部分
には、図７（ｂ）に示すように、ビア孔が形成されてお
り、前記ビア孔を介して、例えば、Ｐｂ−Ｓｎ系はんだ
等のボール端子６が接続されている。また、前記封止絶
縁体５は、前記半導体チップ３の外部電極３０１、突起
導体４、及び突起導体４と配線基板の配線１０２Ａとの
接続部分を封止するだけでなく、前記半導体チップ３の
回路形成面の中央部も密封している。このとき、前記封
止絶縁体５は、前記半導体チップ３と配線基板１の間、
特に半導体チップ３の外部電極３０１と配線基板１の配
線１０２Ａとの接続部を封止するだけでなく、前記半導
体チップ３と配線基板１の熱膨張係数の差による熱応力
を緩和する応力緩和材としての機能も有する。
導体基板の回路形成面の外周部に外部電極が形成された
周辺パッド型の半導体チップ（以下、単に半導体チップ
と称する）を、ＴＡＢテープのような配線基板上にフリ
ップチップ接合させた半導体装置は、図７（ａ）及びそ
のＥ−Ｅ’線での断面図である図７（ｂ）に示すよう
に、例えば、ポリイミドテープのような絶縁性基材１０
１の一主面（表側面）に配線１０２Ａ及びその外部接続
端子１０２Ｂが設けられた配線基板１を設け、前記配線
基板１の配線形成面（表側面）に半導体チップ３を、そ
の回路形成面が向かい合うように設け、前記半導体チッ
プ３の回路形成面の外部電極３０１と前記配線基板１の
配線１０２Ａを突起導体４で接続し、前記半導体チップ
３と配線基板１との間をエポキシ系等の熱硬化性樹脂の
ような封止絶縁体５で封止している。また、前記絶縁性
基材１０１の、外部接続端子１０２Ｂが設けられた部分
には、図７（ｂ）に示すように、ビア孔が形成されてお
り、前記ビア孔を介して、例えば、Ｐｂ−Ｓｎ系はんだ
等のボール端子６が接続されている。また、前記封止絶
縁体５は、前記半導体チップ３の外部電極３０１、突起
導体４、及び突起導体４と配線基板の配線１０２Ａとの
接続部分を封止するだけでなく、前記半導体チップ３の
回路形成面の中央部も密封している。このとき、前記封
止絶縁体５は、前記半導体チップ３と配線基板１の間、
特に半導体チップ３の外部電極３０１と配線基板１の配
線１０２Ａとの接続部を封止するだけでなく、前記半導
体チップ３と配線基板１の熱膨張係数の差による熱応力
を緩和する応力緩和材としての機能も有する。
【０００４】前記図７（ａ）及び図７（ｂ）に示したよ
うな半導体装置の製造方法を簡単に説明すると、まず、
例えば、ポリイミドテープのような絶縁性基材１０１の
一主面（表側面）に銅箔等の導電性薄膜を形成した後、
前記絶縁性基材１０１の所定位置にレーザ等でビア孔を
形成し、その後、前記絶縁性基材１０１の表側面の導電
性薄膜をエッチング処理して配線１０２Ａ及びその外部
接続端子１０２Ｂが形成した２層配線テープのような配
線基板１を形成する。また、前記配線基板１は前記２層
配線テープの他に、例えば、前記絶縁性基材１０１の一
主面上に接着層を設けておき、その絶縁性基材の所定位
置に、金型による打ちぬき加工でビア孔を形成した後、
銅箔などの導電性薄膜を前記接着層により絶縁性基材１
０１に接着して、前記導電性薄膜をエッチング処理して
配線１０２Ａ及びその外部接続端子１０２Ｂを形成した
３層配線テープのようなものであってもよい。
うな半導体装置の製造方法を簡単に説明すると、まず、
例えば、ポリイミドテープのような絶縁性基材１０１の
一主面（表側面）に銅箔等の導電性薄膜を形成した後、
前記絶縁性基材１０１の所定位置にレーザ等でビア孔を
形成し、その後、前記絶縁性基材１０１の表側面の導電
性薄膜をエッチング処理して配線１０２Ａ及びその外部
接続端子１０２Ｂが形成した２層配線テープのような配
線基板１を形成する。また、前記配線基板１は前記２層
配線テープの他に、例えば、前記絶縁性基材１０１の一
主面上に接着層を設けておき、その絶縁性基材の所定位
置に、金型による打ちぬき加工でビア孔を形成した後、
銅箔などの導電性薄膜を前記接着層により絶縁性基材１
０１に接着して、前記導電性薄膜をエッチング処理して
配線１０２Ａ及びその外部接続端子１０２Ｂを形成した
３層配線テープのようなものであってもよい。
【０００５】次に、例えば、回路形成面の外部電極３０
１上に突起導体（バンプ）４を形成した半導体チップ３
を、その回路形成面が前記配線基板１と向かい合わせ
て、前記バンプ４と配線１０２Ａの位置合わせをした
後、前記バンプ４と配線１０２Ａを接合させる。
１上に突起導体（バンプ）４を形成した半導体チップ３
を、その回路形成面が前記配線基板１と向かい合わせ
て、前記バンプ４と配線１０２Ａの位置合わせをした
後、前記バンプ４と配線１０２Ａを接合させる。
【０００６】次に、図８（ａ）及びそのＦ−Ｆ’線での
断面図である図８（ｂ）に示すように、前記半導体チッ
プ３の側面のＸ方向、Ｙ方向に沿って、樹脂注入用のノ
ズル７を移動させながら液状の封止絶縁体５を塗布す
る。このとき半導体チップ３の側面に塗布された封止絶
縁体５は、毛細管現象により、図８（ｂ）に示すように
前記半導体チップ３と配線基板１の間に流れ込み、前記
半導体チップ３の外部電極３０１、バンプ４、バンプ４
と配線１０２Ａの接続部を封止するとともに、前記半導
体チップ４の回路形成面の中央部と配線基板１の間も密
封される。
断面図である図８（ｂ）に示すように、前記半導体チッ
プ３の側面のＸ方向、Ｙ方向に沿って、樹脂注入用のノ
ズル７を移動させながら液状の封止絶縁体５を塗布す
る。このとき半導体チップ３の側面に塗布された封止絶
縁体５は、毛細管現象により、図８（ｂ）に示すように
前記半導体チップ３と配線基板１の間に流れ込み、前記
半導体チップ３の外部電極３０１、バンプ４、バンプ４
と配線１０２Ａの接続部を封止するとともに、前記半導
体チップ４の回路形成面の中央部と配線基板１の間も密
封される。
【０００７】その後、前記絶縁性基材１０１に形成され
たビア孔にボール端子を接続し、前記絶縁性基材１０１
を所定の位置で切断すると、図７（ａ）及び図７（ｂ）
に示したようなフリップチップ接合の半導体装置が得ら
れる。
たビア孔にボール端子を接続し、前記絶縁性基材１０１
を所定の位置で切断すると、図７（ａ）及び図７（ｂ）
に示したようなフリップチップ接合の半導体装置が得ら
れる。
【０００８】また、前記図８（ａ）及び図８（ｂ）に示
したように、前記半導体チップ３を配線基板１上にフリ
ップチップ接合させた後に、前記半導体チップ３の側面
から封止絶縁体５を流し込む方法の他に、図９（ａ）に
示すように、例えば、異方性導電膜（ＡＣＦ：Anisotro
pic Conductive Film ）や、非導電性膜（ＮＣＦ：Non
Conductive Film ）等のフィルム状の封止材８を、あら
かじめ配線基板１の所定位置に設けておき、前記封止材
８上に、外部電極３０１上にバンプ４を形成した半導体
チップ３を圧接して、図９（ｂ）に示すように、前記半
導体チップ３の外部電極３０１に接続されたバンプ４が
接続部上の封止材８を押しのけて前記配線１０２Ａと接
触するように接続する方法がある。
したように、前記半導体チップ３を配線基板１上にフリ
ップチップ接合させた後に、前記半導体チップ３の側面
から封止絶縁体５を流し込む方法の他に、図９（ａ）に
示すように、例えば、異方性導電膜（ＡＣＦ：Anisotro
pic Conductive Film ）や、非導電性膜（ＮＣＦ：Non
Conductive Film ）等のフィルム状の封止材８を、あら
かじめ配線基板１の所定位置に設けておき、前記封止材
８上に、外部電極３０１上にバンプ４を形成した半導体
チップ３を圧接して、図９（ｂ）に示すように、前記半
導体チップ３の外部電極３０１に接続されたバンプ４が
接続部上の封止材８を押しのけて前記配線１０２Ａと接
触するように接続する方法がある。
【０００９】
【発明が解決しようとする課題】しかしながら、前記従
来の技術のうち、前記配線基板１上に半導体チップ３を
フリップチップ接合した後に、前記半導体チップ３と配
線基板１の間に封止樹脂５を注入してアンダーフィル封
止する方法では、図８（ｂ）に示したように、前記半導
体チップ３の側面部分から封止絶縁体５を流し込むた
め、樹脂が流れ込むときの位置と時間の差により、前記
半導体チップ３の回路形成面の中央部や、樹脂を注入す
る側面と対向する側面の周辺に空隙（ボイド）が生じや
すいという問題があった。また、図８（ｂ）に示したよ
うに、配線１０２Ａの外部接続端子１０２Ｂが、半導体
チップ３と重なる領域に設けられているファンイン型の
半導体装置の場合には、配線１０２Ａ及びその外部接続
端子１０２Ｂと絶縁性基材１０１の段差部分にも空乏
（ボイド）が生じやすいという問題があった。
来の技術のうち、前記配線基板１上に半導体チップ３を
フリップチップ接合した後に、前記半導体チップ３と配
線基板１の間に封止樹脂５を注入してアンダーフィル封
止する方法では、図８（ｂ）に示したように、前記半導
体チップ３の側面部分から封止絶縁体５を流し込むた
め、樹脂が流れ込むときの位置と時間の差により、前記
半導体チップ３の回路形成面の中央部や、樹脂を注入す
る側面と対向する側面の周辺に空隙（ボイド）が生じや
すいという問題があった。また、図８（ｂ）に示したよ
うに、配線１０２Ａの外部接続端子１０２Ｂが、半導体
チップ３と重なる領域に設けられているファンイン型の
半導体装置の場合には、配線１０２Ａ及びその外部接続
端子１０２Ｂと絶縁性基材１０１の段差部分にも空乏
（ボイド）が生じやすいという問題があった。
【００１０】また、前記半導体チップ３と配線基板１の
間を封止絶縁体５で封止したときに、前記半導体チップ
３の回路形成面の中央部と重なる部分にボイドが生じる
と、封止後の製造工程での加熱工程、あるいは使用中の
半導体チップ３からの発熱などで、前記ボイド及び吸湿
した水分が熱膨張して封止絶縁体５が変形し、前記封止
絶縁体５と半導体チップ３、あるいは配線基板１との間
で層間剥離を起こし、半導体チップ３と配線基板１の剥
れの原因になることがある。また、前記ボイドの熱膨張
の衝撃で前記半導体チップ３に亀裂（クラック）が生じ
て、半導体装置の不良（故障）につながり、半導体装置
の信頼性が低下するという問題がある。
間を封止絶縁体５で封止したときに、前記半導体チップ
３の回路形成面の中央部と重なる部分にボイドが生じる
と、封止後の製造工程での加熱工程、あるいは使用中の
半導体チップ３からの発熱などで、前記ボイド及び吸湿
した水分が熱膨張して封止絶縁体５が変形し、前記封止
絶縁体５と半導体チップ３、あるいは配線基板１との間
で層間剥離を起こし、半導体チップ３と配線基板１の剥
れの原因になることがある。また、前記ボイドの熱膨張
の衝撃で前記半導体チップ３に亀裂（クラック）が生じ
て、半導体装置の不良（故障）につながり、半導体装置
の信頼性が低下するという問題がある。
【００１１】また、図８（ａ）に示したように、半導体
チップ３の側面からアンダーフィル封止する場合には、
前記半導体チップ３の側面からＸ方向、Ｙ方向に沿って
塗布した封止樹脂５が、半導体チップ３の、封止絶縁体
５を塗布した側面と対向する側面に達するまでに時間が
かかるため、作業時間が長くなり、半導体装置の生産性
が悪くなるという問題があった。
チップ３の側面からアンダーフィル封止する場合には、
前記半導体チップ３の側面からＸ方向、Ｙ方向に沿って
塗布した封止樹脂５が、半導体チップ３の、封止絶縁体
５を塗布した側面と対向する側面に達するまでに時間が
かかるため、作業時間が長くなり、半導体装置の生産性
が悪くなるという問題があった。
【００１２】また、図９（ａ）及び図９（ｂ）に示した
ような、前記ＡＣＦ、ＮＣＦなどのフィルム状の封止材
８を用いて、半導体チップ３の外部電極３０１上に設け
られたバンプ４を配線１０２Ａと圧接した半導体装置で
は、前記バンプ４と配線１０２Ａの電気的な導通は確保
されているが、バンプ４と配線１０２Ａが金属間接合に
より接続されているわけではないので、接続信頼性が低
く、半導体装置の電気的な信頼性が低いという問題があ
った。
ような、前記ＡＣＦ、ＮＣＦなどのフィルム状の封止材
８を用いて、半導体チップ３の外部電極３０１上に設け
られたバンプ４を配線１０２Ａと圧接した半導体装置で
は、前記バンプ４と配線１０２Ａの電気的な導通は確保
されているが、バンプ４と配線１０２Ａが金属間接合に
より接続されているわけではないので、接続信頼性が低
く、半導体装置の電気的な信頼性が低いという問題があ
った。
【００１３】本発明の目的は、回路形成面の外周部に外
部電極が設けられた半導体チップをフリップチップ接合
した半導体装置において、前記半導体チップと配線基板
の間の封止絶縁体にボイドが生じるのを防ぐことが可能
な技術を提供することにある。
部電極が設けられた半導体チップをフリップチップ接合
した半導体装置において、前記半導体チップと配線基板
の間の封止絶縁体にボイドが生じるのを防ぐことが可能
な技術を提供することにある。
【００１４】本発明の他の目的は、回路形成面の外周部
に外部電極が設けられた半導体チップをフリップチップ
接合した半導体装置において、前記半導体チップの外部
電極と配線との接続信頼性を向上させることが可能な技
術を提供することにある。
に外部電極が設けられた半導体チップをフリップチップ
接合した半導体装置において、前記半導体チップの外部
電極と配線との接続信頼性を向上させることが可能な技
術を提供することにある。
【００１５】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面によって明ら
かになるであろう。
な特徴は、本明細書の記述および添付図面によって明ら
かになるであろう。
【００１６】
【課題を解決するための手段】本発明において開示され
る発明の概要を説明すれば、以下のとおりである。
る発明の概要を説明すれば、以下のとおりである。
【００１７】（１）絶縁性基材の一主面（表側面）に配
線及びその外部接続端子が設けられた配線基板を設け、
前記配線基板の表側面の所定位置にフィルム状接着層を
設け、前記配線基板の表側面に、半導体基板の回路形成
面の外周部に外部電極が設けられた半導体チップを、そ
の回路形成面が前記配線基板と向かい合うように設け、
前記半導体チップの回路形成面の中央部が前記フィルム
状接着層を介して前記配線基板と接着され、前記配線基
板の配線と前記半導体チップの回路形成面上に設けられ
た外部電極とが突起導体により電気的に接続され、前記
半導体チップの外部電極、突起導体、及び突起導体と配
線の接続部の周辺が封止絶縁体により封止されている半
導体装置である。
線及びその外部接続端子が設けられた配線基板を設け、
前記配線基板の表側面の所定位置にフィルム状接着層を
設け、前記配線基板の表側面に、半導体基板の回路形成
面の外周部に外部電極が設けられた半導体チップを、そ
の回路形成面が前記配線基板と向かい合うように設け、
前記半導体チップの回路形成面の中央部が前記フィルム
状接着層を介して前記配線基板と接着され、前記配線基
板の配線と前記半導体チップの回路形成面上に設けられ
た外部電極とが突起導体により電気的に接続され、前記
半導体チップの外部電極、突起導体、及び突起導体と配
線の接続部の周辺が封止絶縁体により封止されている半
導体装置である。
【００１８】前記（１）の手段によれば、例えば、回路
形成面の外周部に外部電極が形成された周辺パッド型の
半導体チップを、配線基板上にフリップチップ接合した
半導体装置において、前記半導体チップの、外部電極が
形成されていない中央部分が前記配線基板上に設けられ
たフィルム状接着層により配線基板と接着されて密封さ
れているため、前記半導体チップの中央部と重なる領域
にボイドが生じることがない。そのため、半導体チップ
の中央部と重なる領域でのボイド及び吸湿水分の熱膨張
により半導体チップと接着層の間で剥れが生じたり、熱
膨張の衝撃で半導体チップにクラックが生じることがな
く、半導体装置の不良（故障）を低減させることができ
る。
形成面の外周部に外部電極が形成された周辺パッド型の
半導体チップを、配線基板上にフリップチップ接合した
半導体装置において、前記半導体チップの、外部電極が
形成されていない中央部分が前記配線基板上に設けられ
たフィルム状接着層により配線基板と接着されて密封さ
れているため、前記半導体チップの中央部と重なる領域
にボイドが生じることがない。そのため、半導体チップ
の中央部と重なる領域でのボイド及び吸湿水分の熱膨張
により半導体チップと接着層の間で剥れが生じたり、熱
膨張の衝撃で半導体チップにクラックが生じることがな
く、半導体装置の不良（故障）を低減させることができ
る。
【００１９】また、前記（１）の手段のように、前記半
導体チップと配線基板の間の封止材を、前記半導体チッ
プの中央部と重なる領域のフィルム状接着層と、前記半
導体チップの外部電極と配線基板の配線を接続した領域
の周辺の封止絶縁体に分けることにより、前記フィルム
状接着層の弾性率及び熱膨張係数と、前記封止絶縁体の
弾性率及び熱伝導膨張率を変えることができる。
導体チップと配線基板の間の封止材を、前記半導体チッ
プの中央部と重なる領域のフィルム状接着層と、前記半
導体チップの外部電極と配線基板の配線を接続した領域
の周辺の封止絶縁体に分けることにより、前記フィルム
状接着層の弾性率及び熱膨張係数と、前記封止絶縁体の
弾性率及び熱伝導膨張率を変えることができる。
【００２０】前記配線基板上に半導体チップをフリップ
チップ接合をさせた半導体装置のうち、前記外部接続端
子が半導体チップの中央部と重なる領域に設けられてい
るファンイン構造の半導体装置の場合は、前記半導体チ
ップと配線基板の熱膨張係数の差による熱応力を十分に
緩和できないと半導体装置に反りが生じたり、半導体装
置の外部端子（ボール端子）と実装基板とのはんだ付け
接合部が剥れる恐れがあるため、半導体チップと配線基
板の間の封止材は弾性率が小さく変形しやすい封止材料
が好ましい。一方、前記半導体チップの外部電極、突起
導体、突起導体と配線の接続部周辺での剥れを防ぐため
には、熱応力や機械的な応力による変形を防ぎ、接続部
の固定力をあげるために熱膨張係数が小さく弾性率が大
きい、言い換えると、外的応力により変形しにくい封止
材料を用いるのが好ましい。しかしながら、無機質フィ
ラーなどの添加剤を用いて前記封止材の熱膨張係数を大
きくすると、弾性率が小さくなってしまう。そのため、
従来の、図７に示したような単一の封止絶縁体５を用い
ている場合には、熱応力の緩和及び接合部の固定のそれ
ぞれを十分に満足させることが難しい。そのため、前記
（１）の手段のように、半導体チップと配線基板との間
をフィルム状接着層と、封止絶縁体の２種類の封止材で
封止し、前記フィルム状接着層には弾性率が小さく変形
しやすい材料を用い、前記封止絶縁体には熱膨張係数が
小さく弾性率の大きい、変形しにくい材料を用いること
で、熱応力を十分に緩和でき、かつ、接続部分を強固に
固定できる、接続信頼性の高い半導体装置を得ることが
できる。このとき、前記フィルム状接着層には、例え
ば、その弾性率が１ギガパスカル（ＧＰａ）以下の材料
を用いることで、熱応力を十分に緩和することができ
る。
チップ接合をさせた半導体装置のうち、前記外部接続端
子が半導体チップの中央部と重なる領域に設けられてい
るファンイン構造の半導体装置の場合は、前記半導体チ
ップと配線基板の熱膨張係数の差による熱応力を十分に
緩和できないと半導体装置に反りが生じたり、半導体装
置の外部端子（ボール端子）と実装基板とのはんだ付け
接合部が剥れる恐れがあるため、半導体チップと配線基
板の間の封止材は弾性率が小さく変形しやすい封止材料
が好ましい。一方、前記半導体チップの外部電極、突起
導体、突起導体と配線の接続部周辺での剥れを防ぐため
には、熱応力や機械的な応力による変形を防ぎ、接続部
の固定力をあげるために熱膨張係数が小さく弾性率が大
きい、言い換えると、外的応力により変形しにくい封止
材料を用いるのが好ましい。しかしながら、無機質フィ
ラーなどの添加剤を用いて前記封止材の熱膨張係数を大
きくすると、弾性率が小さくなってしまう。そのため、
従来の、図７に示したような単一の封止絶縁体５を用い
ている場合には、熱応力の緩和及び接合部の固定のそれ
ぞれを十分に満足させることが難しい。そのため、前記
（１）の手段のように、半導体チップと配線基板との間
をフィルム状接着層と、封止絶縁体の２種類の封止材で
封止し、前記フィルム状接着層には弾性率が小さく変形
しやすい材料を用い、前記封止絶縁体には熱膨張係数が
小さく弾性率の大きい、変形しにくい材料を用いること
で、熱応力を十分に緩和でき、かつ、接続部分を強固に
固定できる、接続信頼性の高い半導体装置を得ることが
できる。このとき、前記フィルム状接着層には、例え
ば、その弾性率が１ギガパスカル（ＧＰａ）以下の材料
を用いることで、熱応力を十分に緩和することができ
る。
【００２１】（２）半導体基板の回路形成面上の外周部
に外部電極が形成され、前記外部電極上に突起電極を形
成した半導体チップを準備し、絶縁性基材の一主面（表
側面）に配線及びその外部接続端子が形成された配線基
板を形成し、前記配線基板の所定位置にフィルム状の接
着層を形成し、前記配線基板の表側面に半導体チップ
を、その回路形成面が前記配線基板と向かい合い、前記
フィルム状接着層が前記半導体チップの中央部にくるよ
うに配置し、前記半導体チップの回路形成面の中央部と
前記配線基板とを、前記フィルム状接着層により接着
し、前記配線基板の配線と前記半導体チップの外部電極
を突起電極で接続し、前記半導体チップの外部電極、突
起電極、及び突起電極と配線の接続部の周辺を液状の封
止絶縁体で封止する半導体装置の製造方法である。
に外部電極が形成され、前記外部電極上に突起電極を形
成した半導体チップを準備し、絶縁性基材の一主面（表
側面）に配線及びその外部接続端子が形成された配線基
板を形成し、前記配線基板の所定位置にフィルム状の接
着層を形成し、前記配線基板の表側面に半導体チップ
を、その回路形成面が前記配線基板と向かい合い、前記
フィルム状接着層が前記半導体チップの中央部にくるよ
うに配置し、前記半導体チップの回路形成面の中央部と
前記配線基板とを、前記フィルム状接着層により接着
し、前記配線基板の配線と前記半導体チップの外部電極
を突起電極で接続し、前記半導体チップの外部電極、突
起電極、及び突起電極と配線の接続部の周辺を液状の封
止絶縁体で封止する半導体装置の製造方法である。
【００２２】前記（２）の手段によれば、前記配線基板
を形成した後、前記配線基板の所定位置に接着層を形成
して、半導体チップをフリップチップ接合するときに、
前記半導体チップの中央部分を前記接着層により配線基
板と接着することで、前記半導体チップの外部電極、突
起導体、突起導体と配線の接続部の周辺のみを液状の封
止絶縁体で封止すればよくなる。そのため、液状の封止
絶縁体が半導体チップと配線基板の間にほぼ均一に流れ
込み、封止絶縁体の広がりの時間差によるボイドの発生
を防げる。また、半導体チップの中央部分は前記フィル
ム状接着層で封止されており、液状の封止絶縁体を流し
込む領域が狭いので、封止絶縁体を流し込むのに必要な
時間が短くなり、短時間で半導体装置を製造することが
でき、生産性が向上する。
を形成した後、前記配線基板の所定位置に接着層を形成
して、半導体チップをフリップチップ接合するときに、
前記半導体チップの中央部分を前記接着層により配線基
板と接着することで、前記半導体チップの外部電極、突
起導体、突起導体と配線の接続部の周辺のみを液状の封
止絶縁体で封止すればよくなる。そのため、液状の封止
絶縁体が半導体チップと配線基板の間にほぼ均一に流れ
込み、封止絶縁体の広がりの時間差によるボイドの発生
を防げる。また、半導体チップの中央部分は前記フィル
ム状接着層で封止されており、液状の封止絶縁体を流し
込む領域が狭いので、封止絶縁体を流し込むのに必要な
時間が短くなり、短時間で半導体装置を製造することが
でき、生産性が向上する。
【００２３】以下、本発明について、図面を参照して実
施の形態（実施例）とともに詳細に説明する。
施の形態（実施例）とともに詳細に説明する。
【００２４】なお、実施例を説明するための全図におい
て、同一機能を有するものは、同一符号をつけ、その繰
り返しの説明は省略する。
て、同一機能を有するものは、同一符号をつけ、その繰
り返しの説明は省略する。
【００２５】
【発明の実施の形態】（実施例）図１は、本発明による
一実施例の半導体装置の概略構成を示す模式図であり、
図１（ａ）は半導体装置の平面図、図１（ｂ）は図１
（ａ）のＡ−Ａ’線での断面図である。
一実施例の半導体装置の概略構成を示す模式図であり、
図１（ａ）は半導体装置の平面図、図１（ｂ）は図１
（ａ）のＡ−Ａ’線での断面図である。
【００２６】図１（ａ）及び図１（ｂ）において、１は
配線基板、１０１は絶縁性基材、１０２Ａは配線、１０
２Ｂは外部接続端子、２はフィルム状接着層、３は半導
体チップ、３０１は外部電極、４は突起導体（バン
プ）、５は封止絶縁体、６はボール端子である。
配線基板、１０１は絶縁性基材、１０２Ａは配線、１０
２Ｂは外部接続端子、２はフィルム状接着層、３は半導
体チップ、３０１は外部電極、４は突起導体（バン
プ）、５は封止絶縁体、６はボール端子である。
【００２７】本実施例の半導体装置は、半導体チップを
配線基板上にフリップチップ接合させたものであり、図
１（ａ）及び図１（ｂ）に示すように、絶縁性基材１０
１の一主面（表側面）に配線１０２Ａ及びその外部接続
端子１０２Ｂが設けられた配線基板１と、前記配線基板
１の表側面の所定位置に設けられたフィルム状接着層２
と、前記配線基板１の表側面に、半導体基板の回路形成
面の外周部に外部電極３０１が設けられ、前記外部電極
３０１（回路形成面）が前記配線基板１と向かい合うよ
うに設けられた半導体チップ３と、前記配線基板１の配
線１０２Ａと前記半導体チップ３の外部電極３０１とを
接続する突起導体４と、前記半導体チップ３の外部電極
３０１、突起導体４、及び突起導体４と配線１０２の接
続部の周辺を封止する封止絶縁体５により構成されてい
る。また、前記絶縁性基材１０１の外部接続端子１０２
Ｂが設けられた部分には、ビア孔（図示しない）が設け
られており、前記ビア孔上にはんだボールのようなボー
ル端子６が接続されている。
配線基板上にフリップチップ接合させたものであり、図
１（ａ）及び図１（ｂ）に示すように、絶縁性基材１０
１の一主面（表側面）に配線１０２Ａ及びその外部接続
端子１０２Ｂが設けられた配線基板１と、前記配線基板
１の表側面の所定位置に設けられたフィルム状接着層２
と、前記配線基板１の表側面に、半導体基板の回路形成
面の外周部に外部電極３０１が設けられ、前記外部電極
３０１（回路形成面）が前記配線基板１と向かい合うよ
うに設けられた半導体チップ３と、前記配線基板１の配
線１０２Ａと前記半導体チップ３の外部電極３０１とを
接続する突起導体４と、前記半導体チップ３の外部電極
３０１、突起導体４、及び突起導体４と配線１０２の接
続部の周辺を封止する封止絶縁体５により構成されてい
る。また、前記絶縁性基材１０１の外部接続端子１０２
Ｂが設けられた部分には、ビア孔（図示しない）が設け
られており、前記ビア孔上にはんだボールのようなボー
ル端子６が接続されている。
【００２８】なお、本実施例の半導体装置に用いられる
半導体チップ３は、例えば、シリコン基板のような半導
体基板の回路形成面の外周部に外部電極３０１が設けら
れた周辺パッド型の半導体チップであり、以下、単に半
導体チップ３と称した場合には、この周辺パッド型の半
導体チップのことを示すものとする。
半導体チップ３は、例えば、シリコン基板のような半導
体基板の回路形成面の外周部に外部電極３０１が設けら
れた周辺パッド型の半導体チップであり、以下、単に半
導体チップ３と称した場合には、この周辺パッド型の半
導体チップのことを示すものとする。
【００２９】前記配線基板１と半導体チップ３の間は、
前記半導体チップ３の外部電極３０１、突起導体４、突
起導体と配線１０２Ａの接続部の封止と、前記配線基板
１及び半導体チップ３の熱膨張係数の差による熱応力を
緩和するためのアンダーフィル封止をしているが、本実
施例の半導体装置では、前記半導体チップ３の中央部を
接着するフィルム状接着層２と、前記外部電極３０１、
突起導体４、突起導体４と配線１０２Ａの接続部分を封
止する封止絶縁体５の２種類の封止材を用いている。こ
のとき、例えばフィルム状の接着層２を用いることによ
り、前記半導体チップ３の中央部と重なる領域にボイド
が発生することを防げる。そのため、従来の半導体装置
のような、ボイドあるいは吸湿水分の熱膨張による層間
剥離を低減でき、信頼性の高い半導体装置を得ることが
できる。
前記半導体チップ３の外部電極３０１、突起導体４、突
起導体と配線１０２Ａの接続部の封止と、前記配線基板
１及び半導体チップ３の熱膨張係数の差による熱応力を
緩和するためのアンダーフィル封止をしているが、本実
施例の半導体装置では、前記半導体チップ３の中央部を
接着するフィルム状接着層２と、前記外部電極３０１、
突起導体４、突起導体４と配線１０２Ａの接続部分を封
止する封止絶縁体５の２種類の封止材を用いている。こ
のとき、例えばフィルム状の接着層２を用いることによ
り、前記半導体チップ３の中央部と重なる領域にボイド
が発生することを防げる。そのため、従来の半導体装置
のような、ボイドあるいは吸湿水分の熱膨張による層間
剥離を低減でき、信頼性の高い半導体装置を得ることが
できる。
【００３０】また、例えば、前記フィルム状接着層２の
弾性率を前記封止絶縁体５の弾性率よりも低くすること
で、前記配線基板１と半導体チップ３の間のフィルム状
接着層で接着された領域は変形しやすくなり、熱応力を
十分に緩和させることができる。また一方で、前記封止
絶縁体５の熱膨張係数を小さく、弾性率を大きくするこ
とで、前記半導体チップ３の外部電極３０１、突起導体
４、突起導体４と配線１０２Ａの接続部の周辺を、熱応
力や機械的な応力により変形しにくくすることができ、
接続部の固定を強固にすることができる。すなわち、フ
ィルム状接着層２と封止絶縁体５の２種類の封止材でア
ンダーフィル封止をすることにより、熱応力を十分に緩
和でき、且つ半導体チップの外部電極と配線の接続部を
強固に固定できる、接続信頼性の高い半導体装置を得る
ことができる。
弾性率を前記封止絶縁体５の弾性率よりも低くすること
で、前記配線基板１と半導体チップ３の間のフィルム状
接着層で接着された領域は変形しやすくなり、熱応力を
十分に緩和させることができる。また一方で、前記封止
絶縁体５の熱膨張係数を小さく、弾性率を大きくするこ
とで、前記半導体チップ３の外部電極３０１、突起導体
４、突起導体４と配線１０２Ａの接続部の周辺を、熱応
力や機械的な応力により変形しにくくすることができ、
接続部の固定を強固にすることができる。すなわち、フ
ィルム状接着層２と封止絶縁体５の２種類の封止材でア
ンダーフィル封止をすることにより、熱応力を十分に緩
和でき、且つ半導体チップの外部電極と配線の接続部を
強固に固定できる、接続信頼性の高い半導体装置を得る
ことができる。
【００３１】図２乃至図５は、本実施例の半導体装置の
製造方法を説明するための模式図であり、図２（ａ）、
図３（ａ）、図４（ａ）、及び図５（ａ）は各製造工程
における平面図で、図２（ｂ）、図３（ｂ）、及び図４
（ｂ）はそれぞれ図２（ａ）、図３（ａ）、及び図４
（ａ）のＢ−Ｂ’線での断面図、図５（ｂ）は図５
（ａ）のＣ−Ｃ’線での断面図である。図２乃至図５に
おいて、１０３はビア孔、１０４はスプロケットホー
ル、７は樹脂注入用ノズルである。
製造方法を説明するための模式図であり、図２（ａ）、
図３（ａ）、図４（ａ）、及び図５（ａ）は各製造工程
における平面図で、図２（ｂ）、図３（ｂ）、及び図４
（ｂ）はそれぞれ図２（ａ）、図３（ａ）、及び図４
（ａ）のＢ−Ｂ’線での断面図、図５（ｂ）は図５
（ａ）のＣ−Ｃ’線での断面図である。図２乃至図５に
おいて、１０３はビア孔、１０４はスプロケットホー
ル、７は樹脂注入用ノズルである。
【００３２】以下、図２乃至図５に沿って、本実施例の
半導体装置の製造方法について説明する。なお、本実施
例の半導体装置の製造方法において、従来の製造方法と
同様の手順についてはその詳細な説明を省略する。
半導体装置の製造方法について説明する。なお、本実施
例の半導体装置の製造方法において、従来の製造方法と
同様の手順についてはその詳細な説明を省略する。
【００３３】まず、本実施例の半導体装置に用いるＴＡ
Ｂテープのような配線基板１を準備する。前記配線基板
１は、図２（ａ）及び図２（ｂ）に示すように、例え
ば、ポリイミドテープのようなテープ状の絶縁性基材１
０１の一主面（表側面）に銅箔等の導電性薄膜を形成
し、前記絶縁性基材１０１の所定位置にレーザ等でビア
孔を形成した後、前記導電性薄膜をエッチングして、配
線１０２Ａ及びその外部接続端子１０２Ｂを形成するこ
とにより得られる。このとき、前記配線１０２Ａ及びそ
の外部接続端子１０２Ｂは、例えば、図２（ａ）に示す
ように、フリップチップ接合させる半導体チップと重な
る領域３’の内部に設けられる。また、前記外部接続端
子１０２Ｂは、前記絶縁性基材１０１に形成されたビア
孔１０３をふさぐように形成される。また、前記絶縁性
基材１０１の両端部には搬送用、あるいは位置決め用の
スプロケットホール１０４が設けられている。また、前
記配線基板１は、前記手順に限らず、種々の製造方法に
より得ることができるため、適宜選択して目的にあった
配線基板１を準備する。
Ｂテープのような配線基板１を準備する。前記配線基板
１は、図２（ａ）及び図２（ｂ）に示すように、例え
ば、ポリイミドテープのようなテープ状の絶縁性基材１
０１の一主面（表側面）に銅箔等の導電性薄膜を形成
し、前記絶縁性基材１０１の所定位置にレーザ等でビア
孔を形成した後、前記導電性薄膜をエッチングして、配
線１０２Ａ及びその外部接続端子１０２Ｂを形成するこ
とにより得られる。このとき、前記配線１０２Ａ及びそ
の外部接続端子１０２Ｂは、例えば、図２（ａ）に示す
ように、フリップチップ接合させる半導体チップと重な
る領域３’の内部に設けられる。また、前記外部接続端
子１０２Ｂは、前記絶縁性基材１０１に形成されたビア
孔１０３をふさぐように形成される。また、前記絶縁性
基材１０１の両端部には搬送用、あるいは位置決め用の
スプロケットホール１０４が設けられている。また、前
記配線基板１は、前記手順に限らず、種々の製造方法に
より得ることができるため、適宜選択して目的にあった
配線基板１を準備する。
【００３４】次に、図３（ａ）及び図３（ｂ）に示すよ
うに、前記絶縁性基材１０１の配線１０２Ａが形成され
た面（表側面）の所定位置に、例えば、エポキシ系樹脂
のような熱硬化性樹脂からなるフィルム状の接着層２を
形成する。前記接着層２は、図３（ａ）に示すように、
フリップチップ接合される半導体チップと重なる領域
３’の内部に、前記配線１０２Ａの接合領域が露出する
ように形成される。また、前記接着層２は、半導体チッ
プと配線基板の熱膨張係数の差による熱応力を十分に緩
和できるように、例えば、弾性率が１ギガパスカル（Ｇ
Ｐａ）以下の材料を用いるのが好ましい。
うに、前記絶縁性基材１０１の配線１０２Ａが形成され
た面（表側面）の所定位置に、例えば、エポキシ系樹脂
のような熱硬化性樹脂からなるフィルム状の接着層２を
形成する。前記接着層２は、図３（ａ）に示すように、
フリップチップ接合される半導体チップと重なる領域
３’の内部に、前記配線１０２Ａの接合領域が露出する
ように形成される。また、前記接着層２は、半導体チッ
プと配線基板の熱膨張係数の差による熱応力を十分に緩
和できるように、例えば、弾性率が１ギガパスカル（Ｇ
Ｐａ）以下の材料を用いるのが好ましい。
【００３５】次に、図４（ａ）及び図４（ｂ）に示すよ
うに、例えば、シリコン基板のような半導体基板の回路
形成面の周辺部に外部電極３０１が形成された半導体チ
ップ３を、前記絶縁性基材１０１上にフリップチップ接
合する。前記半導体チップ３は、前記外部電極３０１上
に突起導体（バンプ）４を形成しておき、前記外部電極
３０１が前記絶縁性基材１０１と向かい合うように配置
し、前記突起導体４と配線１０２Ａの位置合わせをした
後、前記半導体チップ３を加熱、加圧して、前記フィル
ム状接着層２により前記半導体チップ３と絶縁性基材１
０１を接着するとともに、前記突起導体４と配線１０２
Ａを接合接着する。
うに、例えば、シリコン基板のような半導体基板の回路
形成面の周辺部に外部電極３０１が形成された半導体チ
ップ３を、前記絶縁性基材１０１上にフリップチップ接
合する。前記半導体チップ３は、前記外部電極３０１上
に突起導体（バンプ）４を形成しておき、前記外部電極
３０１が前記絶縁性基材１０１と向かい合うように配置
し、前記突起導体４と配線１０２Ａの位置合わせをした
後、前記半導体チップ３を加熱、加圧して、前記フィル
ム状接着層２により前記半導体チップ３と絶縁性基材１
０１を接着するとともに、前記突起導体４と配線１０２
Ａを接合接着する。
【００３６】次に、図５（ａ）及び図５（ｂ）に示すよ
うに、前記半導体チップ３の側面から、樹脂注入用ノズ
ル７を用いて、Ｘ方向、Ｙ方向に沿って液状の熱硬化性
樹脂等の封止絶縁体５を塗布する。前記封止絶縁体５
は、例えば、無機質フィラーなどの添加材の量を調節し
て、熱膨張係数を小さくし、弾性率が大きくなるように
する。このとき、塗布された封止絶縁体５は、毛細管現
象により前記半導体チップ３と絶縁性基材１０１の隙間
に流れ込み、前記半導体チップ３の外部電極３０１、突
起導体４、突起導体４と配線１０２Ａの接続部の周辺を
封止する。またこのとき、前記半導体チップの中央部と
重なる領域は、前記フィルム状接着層２によりすでに封
止されているため、前記半導体チップ３の４つの側面に
沿って樹脂を注入することになるが、前記封止絶縁体５
が流れ込む際の時間差による、半導体チップの中央部と
重なる領域や、樹脂を塗布した側面と対向する側面の周
辺での空隙（ボイド）の発生を防ぐことができる。ま
た、塗布した封止絶縁体５は、前記半導体チップ３の外
周部だけに流し込めばよいので、流し込むのに要する時
間を短くして、作業時間を短縮することができる。
うに、前記半導体チップ３の側面から、樹脂注入用ノズ
ル７を用いて、Ｘ方向、Ｙ方向に沿って液状の熱硬化性
樹脂等の封止絶縁体５を塗布する。前記封止絶縁体５
は、例えば、無機質フィラーなどの添加材の量を調節し
て、熱膨張係数を小さくし、弾性率が大きくなるように
する。このとき、塗布された封止絶縁体５は、毛細管現
象により前記半導体チップ３と絶縁性基材１０１の隙間
に流れ込み、前記半導体チップ３の外部電極３０１、突
起導体４、突起導体４と配線１０２Ａの接続部の周辺を
封止する。またこのとき、前記半導体チップの中央部と
重なる領域は、前記フィルム状接着層２によりすでに封
止されているため、前記半導体チップ３の４つの側面に
沿って樹脂を注入することになるが、前記封止絶縁体５
が流れ込む際の時間差による、半導体チップの中央部と
重なる領域や、樹脂を塗布した側面と対向する側面の周
辺での空隙（ボイド）の発生を防ぐことができる。ま
た、塗布した封止絶縁体５は、前記半導体チップ３の外
周部だけに流し込めばよいので、流し込むのに要する時
間を短くして、作業時間を短縮することができる。
【００３７】その後、加熱して前記封止絶縁体５を硬化
させ、前記絶縁性基材１０１に形成されたビア孔１０３
にボール端子６を接続し、前記絶縁性基材１０１を所定
の位置で切断、分離することにより、図１（ａ）及び図
１（ｂ）に示したような半導体装置を得ることができ
る。
させ、前記絶縁性基材１０１に形成されたビア孔１０３
にボール端子６を接続し、前記絶縁性基材１０１を所定
の位置で切断、分離することにより、図１（ａ）及び図
１（ｂ）に示したような半導体装置を得ることができ
る。
【００３８】以上説明したように、本実施例によれば、
回路形成面の外周部に外部電極３０１が設けられた周辺
パッド型の半導体チップ３を、配線基板１上にフリップ
チップ接合した半導体装置において、前記半導体チップ
３をフリップチップ接合する際に、前記半導体チップ３
の中央部をフィルム状接着層２により絶縁性基材１０１
（配線基板１）と接着しておくことにより、フリップチ
ップ接合後の封止工程では、前記半導体チップ３の外部
電極３０１、突起導体４、突起導体４と配線１０２Ａの
接続部の周辺だけを液状の封止絶縁体５で封止すればよ
い。そのため、前記半導体チップの中央部付近に空隙
（ボイド）が発生することを防げる。また、前記封止絶
縁体５が半導体チップ３と絶縁性基材１０１の間に流れ
込むときの時間差により、前記封止絶縁体５を塗布した
側面と対向する側面側にボイドが発生することも防げる
ので、ボイドの熱膨張による半導体装置の信頼性の低下
を防ぐことができる。
回路形成面の外周部に外部電極３０１が設けられた周辺
パッド型の半導体チップ３を、配線基板１上にフリップ
チップ接合した半導体装置において、前記半導体チップ
３をフリップチップ接合する際に、前記半導体チップ３
の中央部をフィルム状接着層２により絶縁性基材１０１
（配線基板１）と接着しておくことにより、フリップチ
ップ接合後の封止工程では、前記半導体チップ３の外部
電極３０１、突起導体４、突起導体４と配線１０２Ａの
接続部の周辺だけを液状の封止絶縁体５で封止すればよ
い。そのため、前記半導体チップの中央部付近に空隙
（ボイド）が発生することを防げる。また、前記封止絶
縁体５が半導体チップ３と絶縁性基材１０１の間に流れ
込むときの時間差により、前記封止絶縁体５を塗布した
側面と対向する側面側にボイドが発生することも防げる
ので、ボイドの熱膨張による半導体装置の信頼性の低下
を防ぐことができる。
【００３９】また、前記外部電極３０１、突起導体４、
突起導体４と配線１０２Ａの接続部の周辺のみ、言い換
えると半導体チップの外周部付近のみを前記封止絶縁体
５で封止すればよいので、前記封止絶縁体５を流し込ん
で封止するまでの時間を短縮し、作業時間を短縮するこ
とができる。
突起導体４と配線１０２Ａの接続部の周辺のみ、言い換
えると半導体チップの外周部付近のみを前記封止絶縁体
５で封止すればよいので、前記封止絶縁体５を流し込ん
で封止するまでの時間を短縮し、作業時間を短縮するこ
とができる。
【００４０】また、前記半導体チップ３と配線基板１の
間のアンダーフィル封止に用いる封止材が、前記フィル
ム状接着層２と封止絶縁体５の２種類に分かれているた
め、前記接着層２は弾性率を小さくし、前記封止絶縁体
５は熱膨張係数を小さくし、弾性率を大きくして、前記
半導体チップ３と配線基板１（絶縁性基材１０１）の熱
膨張係数の差による熱応力を前記フィルム状接着層２で
緩和し、前記外部電極３０１、突起導体４、突起導体４
と配線１０２Ａの接続部を前記封止絶縁体５で強固に固
定することができ、接続信頼性の高い半導体装置を得る
ことができる。
間のアンダーフィル封止に用いる封止材が、前記フィル
ム状接着層２と封止絶縁体５の２種類に分かれているた
め、前記接着層２は弾性率を小さくし、前記封止絶縁体
５は熱膨張係数を小さくし、弾性率を大きくして、前記
半導体チップ３と配線基板１（絶縁性基材１０１）の熱
膨張係数の差による熱応力を前記フィルム状接着層２で
緩和し、前記外部電極３０１、突起導体４、突起導体４
と配線１０２Ａの接続部を前記封止絶縁体５で強固に固
定することができ、接続信頼性の高い半導体装置を得る
ことができる。
【００４１】また、前記実施例では、絶縁性基材１０１
上に形成された配線１０２Ａの外部接続端子１０２Ｂ
が、フリップチップ接合される半導体チップと重なる領
域に形成されたファンイン型の半導体装置を例にあげて
説明したが、これに限らず、例えば、テープＢＧＡ（Ｔ
−ＢＧＡ；Tape Ball Grid Allay）型の半導体装置のよ
うな、前記外部接続端子１０２Ｂが、半導体チップの外
側に形成されるファンアウト型の半導体装置や、前記外
部接続端子１０２Ｂが、前記半導体チップ３と重なる領
域及び半導体チップの外側の領域に形成されるファンイ
ン／アウト型の半導体装置であっても良いことは言うま
でもない。
上に形成された配線１０２Ａの外部接続端子１０２Ｂ
が、フリップチップ接合される半導体チップと重なる領
域に形成されたファンイン型の半導体装置を例にあげて
説明したが、これに限らず、例えば、テープＢＧＡ（Ｔ
−ＢＧＡ；Tape Ball Grid Allay）型の半導体装置のよ
うな、前記外部接続端子１０２Ｂが、半導体チップの外
側に形成されるファンアウト型の半導体装置や、前記外
部接続端子１０２Ｂが、前記半導体チップ３と重なる領
域及び半導体チップの外側の領域に形成されるファンイ
ン／アウト型の半導体装置であっても良いことは言うま
でもない。
【００４２】図６は、前記実施例の半導体装置の応用例
を説明するための模式図であり、図６（ａ）は半導体装
置の概略構成を示す模式平面図、図６（ｂ）は図６
（ａ）のＤ−Ｄ’線での断面図である。図６（ａ）及び
図６（ｂ）において、１０５はスルーホールビア、１０
６は配線保護膜（ソルダーレジスト）である。
を説明するための模式図であり、図６（ａ）は半導体装
置の概略構成を示す模式平面図、図６（ｂ）は図６
（ａ）のＤ−Ｄ’線での断面図である。図６（ａ）及び
図６（ｂ）において、１０５はスルーホールビア、１０
６は配線保護膜（ソルダーレジスト）である。
【００４３】前記ファンアウト型の半導体装置は、図６
（ａ）及び図６（ｂ）に示すように、ポリイミドテープ
のような絶縁性基材１０１の一主面（表側面）に配線１
０２Ａ及びその外部接続端子１０２Ｂが形成されてい
る。このとき、前記外部接続端子１０２Ｂは、フリップ
チップ接合される半導体チップ３の外側の領域に形成さ
れる。また、前記外部接続端子１０２Ｂは前記絶縁性基
材１に設けられたスルーホールビア１０５により前記配
線形成面と対向する面（裏側面）に引き出されており、
前記スルーホールビア１０５には、例えば、ボール端子
６が接続されている。また、前記配線１０２Ａ、外部接
続端子１０２Ｂ、及び絶縁性基材１０１の裏側面の所定
領域は、ソルダーレジストのような配線保護膜１０６に
より保護されている。なお、図６（ａ）及び図６（ｂ）
では省略しているが、前記絶縁性基材１０１がポリイミ
ドテープのような、薄いテープ状のものである場合に
は、前記半導体チップ３の外側の領域にスティフナ等の
補強部材を設けて、前記絶縁性基材１０１（配線基板
１）の反りや折れ曲がりを防ぐようにしている。
（ａ）及び図６（ｂ）に示すように、ポリイミドテープ
のような絶縁性基材１０１の一主面（表側面）に配線１
０２Ａ及びその外部接続端子１０２Ｂが形成されてい
る。このとき、前記外部接続端子１０２Ｂは、フリップ
チップ接合される半導体チップ３の外側の領域に形成さ
れる。また、前記外部接続端子１０２Ｂは前記絶縁性基
材１に設けられたスルーホールビア１０５により前記配
線形成面と対向する面（裏側面）に引き出されており、
前記スルーホールビア１０５には、例えば、ボール端子
６が接続されている。また、前記配線１０２Ａ、外部接
続端子１０２Ｂ、及び絶縁性基材１０１の裏側面の所定
領域は、ソルダーレジストのような配線保護膜１０６に
より保護されている。なお、図６（ａ）及び図６（ｂ）
では省略しているが、前記絶縁性基材１０１がポリイミ
ドテープのような、薄いテープ状のものである場合に
は、前記半導体チップ３の外側の領域にスティフナ等の
補強部材を設けて、前記絶縁性基材１０１（配線基板
１）の反りや折れ曲がりを防ぐようにしている。
【００４４】このようなファンアウト型の半導体装置に
おいても、前記半導体チップ３を配線基板１上にフリッ
プチップ接合する際に、前記半導体チップ３の中央部分
をフィルム状接着層２により接着することにより、外部
電極３０１、突起導体４、突起導体４と配線１０２Ａの
接続部分の周辺のみを液状の封止絶縁体５で封止すれば
よいので、半導体チップの中央部や、前記封止絶縁体５
を塗布する側面と対向する側面の周辺でボイドが発生す
ることを防げる。そのため、ボイドの熱膨張による半導
体装置の信頼性の低下を防ぐことができる。
おいても、前記半導体チップ３を配線基板１上にフリッ
プチップ接合する際に、前記半導体チップ３の中央部分
をフィルム状接着層２により接着することにより、外部
電極３０１、突起導体４、突起導体４と配線１０２Ａの
接続部分の周辺のみを液状の封止絶縁体５で封止すれば
よいので、半導体チップの中央部や、前記封止絶縁体５
を塗布する側面と対向する側面の周辺でボイドが発生す
ることを防げる。そのため、ボイドの熱膨張による半導
体装置の信頼性の低下を防ぐことができる。
【００４５】また、前記半導体チップ３の外周部の周辺
のみを液状の封止絶縁体５で封止すればよいので、前記
封止絶縁体５を流し込む時間を短縮することができ、作
業時間を短縮することができる。
のみを液状の封止絶縁体５で封止すればよいので、前記
封止絶縁体５を流し込む時間を短縮することができ、作
業時間を短縮することができる。
【００４６】以上、本発明を、前記実施例に基づき具体
的に説明したが、本発明は、前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることはもちろんである。
的に説明したが、本発明は、前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることはもちろんである。
【００４７】
【発明の効果】本発明において開示される発明のうち、
代表的なものによって得られる効果を簡単に説明すれ
ば、以下のとおりである。
代表的なものによって得られる効果を簡単に説明すれ
ば、以下のとおりである。
【００４８】（１）回路形成面の外周部に外部電極が設
けられた半導体チップをフリップチップ接合した半導体
装置において、前記半導体チップと配線基板の間の封止
樹脂にボイドが生じるのを防ぐことできる。
けられた半導体チップをフリップチップ接合した半導体
装置において、前記半導体チップと配線基板の間の封止
樹脂にボイドが生じるのを防ぐことできる。
【００４９】（２）回路形成面の外周部に外部電極が設
けられた半導体チップをフリップチップ接合した半導体
装置において、前記半導体チップの外部電極と配線との
接続信頼性を向上させることできる。
けられた半導体チップをフリップチップ接合した半導体
装置において、前記半導体チップの外部電極と配線との
接続信頼性を向上させることできる。
【図１】本発明による一実施例の半導体装置の概略構成
を示す模式図であり、図１（ａ）は半導体装置の平面
図、図１（ｂ）は図１（ａ）のＡ−Ａ’線での断面図で
ある。
を示す模式図であり、図１（ａ）は半導体装置の平面
図、図１（ｂ）は図１（ａ）のＡ−Ａ’線での断面図で
ある。
【図２】本実施例の半導体装置の製造方法を説明するた
めの模式図であり、図２（ａ）は一工程の平面図、図２
（ｂ）は図２（ａ）のＢ−Ｂ’線での断面図である。
めの模式図であり、図２（ａ）は一工程の平面図、図２
（ｂ）は図２（ａ）のＢ−Ｂ’線での断面図である。
【図３】本実施例の半導体装置の製造方法を説明するた
めの模式図であり、図３（ａ）は一工程の平面図、図３
（ｂ）は図３（ａ）のＢ−Ｂ’線での断面図である。
めの模式図であり、図３（ａ）は一工程の平面図、図３
（ｂ）は図３（ａ）のＢ−Ｂ’線での断面図である。
【図４】本実施例の半導体装置の製造方法を説明するた
めの模式図であり、図４（ａ）は一工程の平面図、図４
（ｂ）は図４（ａ）のＢ−Ｂ’線での断面図である。
めの模式図であり、図４（ａ）は一工程の平面図、図４
（ｂ）は図４（ａ）のＢ−Ｂ’線での断面図である。
【図５】本実施例の半導体装置の製造方法を説明するた
めの模式図であり、図５（ａ）は一工程の平面図、図５
（ｂ）は図５（ａ）のＣ−Ｃ’線での断面図である。
めの模式図であり、図５（ａ）は一工程の平面図、図５
（ｂ）は図５（ａ）のＣ−Ｃ’線での断面図である。
【図６】前記実施例の半導体装置の応用例を説明するた
めの模式図であり、図６（ａ）は半導体装置の平面図、
図６（ｂ）は図６（ａ）のＤ−Ｄ’線での断面図であ
る。
めの模式図であり、図６（ａ）は半導体装置の平面図、
図６（ｂ）は図６（ａ）のＤ−Ｄ’線での断面図であ
る。
【図７】従来の半導体装置の概略構成を示す模式図であ
り、図７（ａ）は半導体装置の平面図、図７（ｂ）は図
７（ａ）のＥ−Ｅ’線での断面図。
り、図７（ａ）は半導体装置の平面図、図７（ｂ）は図
７（ａ）のＥ−Ｅ’線での断面図。
【図８】従来の半導体装置の製造方法を説明するための
模式図であり、図８（ａ）は一工程の平面図、図８
（ｂ）は図８（ａ）のＦ−Ｆ’線での断面図である。
模式図であり、図８（ａ）は一工程の平面図、図８
（ｂ）は図８（ａ）のＦ−Ｆ’線での断面図である。
【図９】従来の半導体装置の別の製造方法を説明するた
めの模式図であり、図９（ａ）はフリップチップ接合前
の断面図。図９（ｂ）はフリップチップ接合後の断面
図。
めの模式図であり、図９（ａ）はフリップチップ接合前
の断面図。図９（ｂ）はフリップチップ接合後の断面
図。
１ 配線基板 １０１ 絶縁性基材 １０２Ａ 配線 １０２Ｂ 外部接続端子 １０３ ビア孔 １０４ スプロケットホール １０５ スルーホールビア １０６ 配線保護膜 ２ フィルム状接着層 ３ 半導体チップ ３０１ 外部電極 ４ 突起導体（バンプ） ５ 封止絶縁体 ６ ボール端子 ７ 樹脂注入用ノズル ８ シート状封止材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 洋 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内 (72)発明者 石原 剛 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内 (72)発明者 嶋崎 洋典 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内 (72)発明者 御田 護 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内 Ｆターム(参考） 4M109 AA02 BA01 CA10 EB12 EC04 5F044 KK03 LL11 RR16
Claims (7)
- 【請求項１】絶縁性基材の一主面（表側面）に配線及び
その外部接続端子が設けられた配線基板を設け、前記配
線基板の表側面の所定位置にフィルム状接着層を設け、
前記配線基板の表側面に、半導体基板の回路形成面の外
周部に外部電極が設けられた半導体チップを、その回路
形成面が前記配線基板と向かい合うように設け、前記半
導体チップの回路形成面の中央部が前記フィルム状接着
層を介して前記配線基板と接着され、前記配線基板の配
線と前記半導体チップの回路形成面上に設けられた外部
電極とが突起導体により電気的に接続され、前記半導体
チップの外部電極、突起導体、及び突起導体と配線の接
続部の周辺が封止絶縁体により封止されていることを特
徴とする半導体装置。 - 【請求項２】前記請求項１に記載の半導体装置におい
て、 前記配線基板に設けられた外部接続端子の少なくとも一
部が、前記半導体チップと平面的に重なる領域に設けら
れていることを特徴とする半導体装置。 - 【請求項３】前記請求項１または２に記載の半導体装置
において、 前記フィルム状接着層の弾性率が、前記封止絶縁体の弾
性率よりも低いことを特徴とする半導体装置及び熱膨張
係数と異なることを特徴とする半導体装置。 - 【請求項４】前記請求項１または２に記載の半導体装置
において、 前記封止絶縁体の熱膨張係数が、前記フィルム状接着層
の熱膨張係数よりも小さいことを特徴とする半導体装
置。 - 【請求項５】前記請求項１乃至４のいずれか１項に記載
の半導体装置において、 前記フィルム状接着層は、弾性率が１ギガパスカル（Ｇ
Ｐａ）以下であることを特徴とする半導体装置。 - 【請求項６】半導体基板の回路形成面上の外周部に外部
電極が形成され、前記外部電極上に突起電極を形成した
半導体チップを準備し、 絶縁性基材の一主面（表側面）に配線及びその外部接続
端子が形成された配線基板を形成し、 前記配線基板の所定位置にフィルム状の接着層を形成
し、 前記配線基板の表側面に半導体チップを、その回路形成
面が前記配線基板と向かい合い、前記フィルム状接着層
が前記半導体チップの中央部にくるように配置し、 前記半導体チップの回路形成面の中央部と前記配線基板
とを、前記フィルム状接着層により接着し、 前記配線基板の配線と前記半導体チップの外部電極を突
起電極で接続し、 前記半導体チップの外部電極、突起電極、及び突起電極
と配線の接続部の周辺を液状の封止絶縁体で封止するこ
とを特徴とする半導体装置の製造方法。 - 【請求項７】前記請求項６に記載の半導体装置の製造方
法において、 前記配線基板の外部接続端子の少なくとも一部を、前記
半導体チップと平面的に重なる領域に形成することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000369612A JP4085572B2 (ja) | 2000-11-30 | 2000-11-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000369612A JP4085572B2 (ja) | 2000-11-30 | 2000-11-30 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002170854A true JP2002170854A (ja) | 2002-06-14 |
| JP4085572B2 JP4085572B2 (ja) | 2008-05-14 |
Family
ID=18839622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000369612A Expired - Fee Related JP4085572B2 (ja) | 2000-11-30 | 2000-11-30 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4085572B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128488A (ja) * | 2004-10-29 | 2006-05-18 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2007234674A (ja) * | 2006-02-27 | 2007-09-13 | Denso Corp | 電子装置 |
| JP2008021933A (ja) * | 2006-07-14 | 2008-01-31 | Matsushita Electric Ind Co Ltd | 基板構造および携帯端末 |
| CN100440488C (zh) * | 2003-09-26 | 2008-12-03 | 精工爱普生株式会社 | 中间芯片模块、半导体器件、电路基板、电子设备 |
| WO2015198982A1 (ja) * | 2014-06-26 | 2015-12-30 | シャープ株式会社 | 回路基板、表示パネル及び表示装置 |
| CN112435968A (zh) * | 2019-08-26 | 2021-03-02 | 三星电子株式会社 | 半导体封装 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111292634B (zh) * | 2020-03-26 | 2022-08-09 | 京东方科技集团股份有限公司 | 一种显示基板和显示面板 |
-
2000
- 2000-11-30 JP JP2000369612A patent/JP4085572B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100440488C (zh) * | 2003-09-26 | 2008-12-03 | 精工爱普生株式会社 | 中间芯片模块、半导体器件、电路基板、电子设备 |
| JP2006128488A (ja) * | 2004-10-29 | 2006-05-18 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP4737370B2 (ja) * | 2004-10-29 | 2011-07-27 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2007234674A (ja) * | 2006-02-27 | 2007-09-13 | Denso Corp | 電子装置 |
| JP2008021933A (ja) * | 2006-07-14 | 2008-01-31 | Matsushita Electric Ind Co Ltd | 基板構造および携帯端末 |
| WO2015198982A1 (ja) * | 2014-06-26 | 2015-12-30 | シャープ株式会社 | 回路基板、表示パネル及び表示装置 |
| CN112435968A (zh) * | 2019-08-26 | 2021-03-02 | 三星电子株式会社 | 半导体封装 |
| CN112435968B (zh) * | 2019-08-26 | 2024-04-19 | 三星电子株式会社 | 半导体封装 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4085572B2 (ja) | 2008-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3604248B2 (ja) | 半導体装置の製造方法 | |
| JP2001127186A (ja) | ボールグリッドアレイパッケージ及びその製造方法と半導体装置 | |
| KR20020003305A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH11340359A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6713880B2 (en) | Semiconductor device and method for producing the same, and method for mounting semiconductor device | |
| JP3593833B2 (ja) | 半導体装置 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
| KR20000053570A (ko) | 비.지.에이.용 테이프 캐리어 및 그것을 이용한 반도체장치 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP3225800B2 (ja) | 半導体装置 | |
| JP2001230267A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH10256304A (ja) | 半導体装置の製造方法 | |
| JP2001035886A (ja) | 半導体装置及びその製造方法 | |
| JP2000216195A (ja) | 半導体装置、その製造方法およびこの製造方法に用いる接着剤 | |
| JPH11340352A (ja) | 実装構造体 | |
| JP3525331B2 (ja) | 半導体チップの実装基板および半導体装置の実装方法 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JP3721986B2 (ja) | 半導体装置及びその製造方法 | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
| JP4310631B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
| JP2001127102A (ja) | 半導体装置およびその製造方法 | |
| JP4562950B2 (ja) | 半導体装置およびその製造方法 | |
| JP3921897B2 (ja) | Ｂｇａ用配線テープの製造方法 | |
| JP3714127B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20060120 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060120 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20060120 |
|
| A977 | Report on retrieval |
Effective date: 20070810 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071012 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20071106 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080211 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20110228 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20130228 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |