JP2001127186A - ボールグリッドアレイパッケージ及びその製造方法と半導体装置 - Google Patents
ボールグリッドアレイパッケージ及びその製造方法と半導体装置Info
- Publication number
- JP2001127186A JP2001127186A JP30249799A JP30249799A JP2001127186A JP 2001127186 A JP2001127186 A JP 2001127186A JP 30249799 A JP30249799 A JP 30249799A JP 30249799 A JP30249799 A JP 30249799A JP 2001127186 A JP2001127186 A JP 2001127186A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor chip
- base material
- wiring pattern
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/8547—Zirconium (Zr) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
- H01L2225/06586—Housing with external bump or bump-like connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Abstract
田ボールを有効利用する。 【解決手段】 銅板21の表面側に搭載された半導体チ
ップ28の電極は、該銅板21上の絶縁材22を介して
形成された銅箔配線23により、電極が半田ボール34
に接続されている。銅板21には、該銅板21とは絶縁
されたスルーホール30が形成されている。銅板21の
裏面側に搭載された半導体チップ36の電極は、銅板2
1上に絶縁材25を介して形成された銅箔配線26によ
り、スルーホール30に接続され、スルーホール30に
より、半田ボール34に接続されている。そのため、半
導体チップ28の電極に接続されない余剰の半田ボール
34が、半導体チップ36の端子として用いることがで
きる。
Description
レイパッケージ(以下、BGAパッケージという)及び
該BGAパッケージの製造方法と半導体装置とに関する
ものである。
ッケージの一例を示す断面図である。図3(a),
(b)は、従来のBGAパッケージの他の例を示す断面
図であり、図2中の要素と共通の要素には共通の符号が
付されている。一般的な放熱性を考慮したBGAパッケ
ージでは、厚さ0.3〜0.4mmの銅板1に、厚さ1
0〜30μmのポリイミド等からなる絶縁材2が、貼付
けられている。絶縁材2の上に、厚さ12〜35μmの
銅箔配線3が形成されている。銅板1の表面側には、図
2のように、切削加工よって半導体チップ4の搭載箇所
5aが形成されるか、図3のように、金型絞り加工によ
って半導体チップ4の搭載箇所5bが形成され、基板が
構成されている。
面とその反対側の背面とを有している。搭載箇所5a,
5bの底部に導電性或いは絶縁性のペースト6が塗布さ
れ、そこに半導体チップ4が背面を向けて固着されてい
る。半導体チップ4の電極と銅箔配線3とがボンディン
グワイヤ7で接続され、該半導体チップ4の搭載されて
いるキャビティ部分が、エポキシ樹脂8によって充填さ
れている。基板の表面側のエポキシ樹脂8のない部分
に、半田ボール9が格子状に取り付けられている。基板
の表面側のエポキシ樹脂8及び半田ボール9のない場所
は、レジスト膜10で覆われている。なお、封止後の基
板の反り対策或いは汚れ防止対策として、基板の裏面側
に、図3のように絶縁材11が貼付けられる場合もあ
る。
図2及び図3のBGAパッケージでは、次のような課題
があった。図4(a),(b)は、図2及び図3のBG
Aパッケージの課題の説明図である。多ピン化に対応す
るために、半田ボール9からなる格子状の端子の列数を
増加したり、該端子のピッチを狭くすると、図4(a)
のように、銅箔配線3の幅とギャップからの制約によ
り、半導体チップ4の電極とボンディングワイヤ7で接
続されるボンディングポスト12に結線されない余剰端
子13が多数発生する。また、図2或いは図3のBGA
パッケージを、図4(b)のようにマザーボード14に
実装しようとしても、多ピン化に伴って該BGAパッケ
ージの外形寸法が増加するので実装面積が増大する。よ
って、マザーボード14の寸法も増大させる必要があっ
た。
に、本発明のうちの第1の発明は、BGAパッケージに
おいて、次のような構成にしている。即ち、表面と裏面
とを有する板状の基材と、電極が形成された電極面と該
電極面の反対側で該電極を持たない背面とを有し、背面
が基材の表面側に固着された第1の半導体チップと、基
材の表面側に配列された複数の半田ボールと、基材の表
面側に形成され、複数の半田ボールのうちの一部の半田
ボールと導通を持つ第1の配線パターンと、第1の半導
体チップの電極と第1の配線パターンとを接続する第1
の接続部材と、基材の裏面側に形成された第2の配線パ
ターンと、電極面及び背面を有し、基板の裏面側に搭載
された任意数の第2の半導体チップと、第2の半導体チ
ップの電極と第2の配線パターンとを接続する第2の接
続部材と、基材に形成され、基材の表面側の複数の半田
ボールのうちの残った半田ボールと基材の裏面側の第2
の配線パターンとを接続するスルーホールと、第1の半
導体チップの電極面を封止する第1の封止部材と、第2
の半導体チップの電極面を封止する第2の封止部材と
を、備えている。
半導体チップは、背面を基材の裏面側に固定し、第2の
接続部材は、ボンディングワイヤで構成している。第3
の発明は、第1の発明における第2の接続部材は、第2
の半導体チップの電極に突設された複数のバンプで構成
し、第2の半導体チップは、電極側が基材の裏面側に対
向し、バンプによって電極が第2の配線パターンに接続
されている。
て、次のような構成にしている。即ち、表面と裏面とを
有する板状の基材と、電極が形成された電極面と該電極
面の反対側で該電極を持たない背面とを有し、背面が基
材の表面側に固着された第1の半導体チップと、基材の
表面側に配列された複数の半田ボールと、基材の表面側
に形成され、複数の半田ボールのうちの一部の半田ボー
ルと導通を持つ第1の配線パターンと、第1の半導体チ
ップの電極と第1の配線パターンとを接続する第1の接
続部材と、基材の裏面側に形成された第2の配線パター
ンと、端子のみが露出し、他が既に封止された任意数の
半導体装置と、半導体装置の端子と第2の配線パターン
とを接続する第2の接続部材と、基材に形成され、基材
の表面側の複数の半田ボールのうちの残った半田ボール
に基材の裏面側の第2の配線パターンを接続するスルー
ホールと、第1の半導体チップの電極面を封止する第1
の封止部材とを備えている。
ージを製造するBGAパッケージの製造方法において、
次のような製造方法を講じている。即ち、表面と裏面と
を有する板状の基材にスルーホールを形成し、該基材の
表面側に第1の配線パターンを形成すると共に基材の裏
面側にスルーホールと導通を持つ第2の配線パターンを
形成するパターン形成処理とを最初に行う。そして、パ
ターン形成処理の後に、電極が形成された電極面と該電
極面の反対側で該電極を持たない背面とを有する第1の
半導体チップを、背面を基材の表面側に向けて固着し、
第1の半導体チップの電極と第1の配線パターンとを第
1の接続部材で接続する第1の搭載処理と、第1の半導
体チップの前記電極面を第1の封止樹脂で封止する第1
の封止処理と、パターン形成処理の後の第1の搭載処理
及び第1の封止処理の前または後に、電極が形成された
電極面と電極面の反対側で該電極を持たない背面とを有
し、電極には導電性のバンプが突設された第2の半導体
チップを、電極面側を基材の裏面側に対向させ、第2の
配線パターンに該バンプを加熱圧着することにより、第
2の半導体チップを該基材に搭載する第2の搭載処理
と、搭載された第2の半導体チップと基材の間に、第2
の半導体チップの横から液状の第2の封止樹脂を注入
し、液状の第2の封止樹脂を硬化させて第2の半導体チ
ップの電極面を封止する第2の封止処理と、基材の表面
側に、第1の配線パターンと導通を持つ半田ボール及び
スルーホールと導通を持つ半田ボールを形成する半田ボ
ール形成処理とを行うようにしている。
ージを製造するBGAパッケージの製造方法において、
次のような製造方法を講じている。即ち、表面と裏面と
を有する板状の基材にスルーホールを形成し、該基材の
表面側に第1の配線パターンを形成すると共に該基材の
裏面側に該スルーホールに導通を持つ第2の配線パター
ンを形成するパターン形成処理と、前記パターン形成処
理の前または後に、基材の第2の半導体チップ搭載予定
領域に表面から裏面に貫通する孔を形成する貫通孔形成
処理とを行う。そして、パターン形成処理及び貫通孔形
成処理の後に、電極が形成された電極面と該電極面の反
対側で電極を持たない背面とを有し、電極には導電性の
バンプが突設された第2の半導体チップを、電極面側を
基材の裏面側に対向させ、第2の配線パターンにバンプ
を加熱圧着することにより、第2の半導体チップを基材
に搭載する第1の搭載処理と、第2の半導体チップの電
極面と基材の裏面との間に孔を介して液状の第2の封止
樹脂を注入し、液状の第2の封止樹脂を硬化させて第2
の半導体チップの電極面を封止する第1の封止処理と、
第1の封止処理の後に、電極が形成された電極面と該電
極面の反対側で電極を持たない背面とを有する第1の半
導体チップを、背面を基材の表面側に向けて固着し、第
1の半導体チップの電極と第1の配線パターンとを第1
の接続部材で接続する第2の搭載処理と、第1の半導体
チップの電極面を第1の封止樹脂で封止する第1の封止
処理と、基材の表面側に、第1の配線パターンと導通を
持つ半田ボール及びスルーホールと導通を持つ半田ボー
ルを形成する半田ボール形成処理とを行うようにしてい
る。
ージを製造するBGAパッケージの製造方法において、
次のような製造方法を講じている。即ち、表面と裏面と
を有する板状の基材にスルーホールを形成し、基材の表
面側に第1の配線パターンを形成すると共に基材の裏面
側にスルーホールに導通を持つ第2の配線パターンを形
成するパターン形成処理を行う。そして、パターン形成
処理の後に、電極が形成された電極面と該電極面の反対
側で該電極を持たない背面とを有する第1の半導体チッ
プを、背面を基材の表面側に向けて固着し、第1の半導
体チップの電極と第1の配線パターンとを第1の接続部
材で接続する第1の搭載処理と、第1の半導体チップの
電極面を第1の封止樹脂で封止する第1の封止処理と、
パターン形成処理の後の第1の搭載処理及び第1の封止
処理の前または後に、基材の第2の半導体チップ搭載予
定領域にテープ状の第2の封止樹脂を置くテープ載置処
理と、電極が形成された電極面と該電極面の反対側で該
電極を持たない背面とを有し、電極には導電性のバンプ
が突設された第2の半導体チップを、電極面側を基材の
裏面側に対向させ、第2の配線パターンに該バンプを加
熱圧着することにより、第2の半導体チップを基材に搭
載する第2の搭載処理と、これと同時に行われ、第2の
封止樹脂を溶融させた後に硬化させ、第2の半導体チッ
プの電極面を封止する第2の封止工程と、基材の表面側
に、第1の配線パターンと導通を持つ半田ボール及びス
ルーホールと導通を持つ半田ボールを形成する半田ボー
ル形成工程とを、行うようにしている。
にBGAパッケージ及び該BGAパッケージの製造方法
を構成したので、基材の表面側には、第1の半導体チッ
プが搭載され、基材の裏面側には第2の半導体チップま
たは半導体装置が搭載される。この第2の半導体チップ
の電極または半導体装置の端子は、第2の配線パターン
及びスルーホールを介して基材の表面側の半田ボールと
接続される。そのため、第2の半導体チップまたは半導
体装置への信号の入出力には、その半田ボールが用いら
れる。
て、表面と裏面とを有する基板と、その基板の表面に形
成された第1の外部電極と、基板の表面に搭載されると
ともに、第1の外部電極と電気的に接続された第1の半
導体チップと、基板の表面に形成された第2の外部電極
と、基板の裏面に搭載されるとともに、第2の外部電極
と、基板に形成されたスルーホールを介して電気的に接
続された第2の半導体チップとを含むようにしている。
おいて、第1の半導体装置は、基板の表面に形成された
第1の配線パターンを介して第1の外部電極に電気的に
接続し、第2の半導体チップは、基板の裏面に形成され
た第2の配線パターンを介して第2の外部電極に電気的
に接続した構成にしている。
における第2の外部電極は実質的に、基板のコーナー部
近傍に設けている。第11の発明は、第8の発明の半導
体装置において、基板には凹部を形成し、第1の半導体
チップはこの凹部内に配置している。第12の発明は、
第8の発明の半導体装置において、第1の外部電極及び
第2の外部電極は半田ボールで構成している。第8から
第12の発明によれば、以上のように半導体装置を構成
したので、基板の表面に第1の外部電極及び第2の外部
電極が形成されている。基板の表面に第1の半導体チッ
プが搭載され、裏面に第2の半導体チップが搭載され
る。第1の半導体チップは第1の外部電極に電気的に接
続され、第2の半導体チップは、スルーホールを介して
第2の外部電極に電気的に接続される。そのため、第2
の半導体チップへの信号の入出力は、基板の表面に形成
された第2の外部電極が用いられる。
ジの断面図である。図5(a)〜(c)は、図1のBG
Aパッケージのベースとなる基板20を示す図であり、
図1中の要素と共通の要素には共通の符号が付されてい
る。このBGAパッケージのベースとなる基板20に
は、厚さ0.3〜0.4mmの銅板21が基材として用
いられている。銅板21の表面側には、従来と同様に厚
さ10〜30μmのポリイミド等からなる絶縁材22が
貼付けられ、該絶縁材22の上に厚さ12〜35μmの
第1の配線パターンである銅箔配線23が形成されてい
る。銅箔配線23の上部は、一部を残してソルダーレジ
スト24が塗布されている。銅板21の裏面側には、図
5(b)のように、厚さ10〜30μmのポリイミド等
からなる絶縁材25が貼付けられ、該絶縁材25の上に
厚さ12〜35μmの第2の配線パターンである銅箔配
線26が形成されている。銅箔配線26の上は、一部を
残してソルダーレジスト27が塗布されている。
表面側には、第1の半導体チップ28の搭載箇所29が
凹状に形成されている。銅板21には、さらに、表面と
裏面をつなぐスルーホール30が形成されている。スル
ーホール30は、銅板21とは絶縁されている。各銅箔
配線23,26の一端が、後述するボンディングワイヤ
に接続されるボンディングポスト25a,26aになっ
ている。裏面側の銅箔配線26の他端は、スルーホール
30に接続されている。搭載箇所29に例えば絶縁ペー
スト31が塗布され、該搭載箇所29に、半導体チップ
28が電極面とは反対の背面を向けて固着されている。
半導体チップ28の電極と銅箔配線23とが第1の接続
部材であるボンディングワイヤ32で接続され、該半導
体チップ28の搭載されているキャビティ部分が、第1
の封止樹脂のエポキシ樹脂33によって封止されてい
る。基板20の表面側には、複数の半田ボール34が例
えば格子状に配置されている。銅箔配線23のソルダー
レジスト27の開口した部分に、半田ボール34が形成
され、さらに、各スルーホール30も半田ボール34と
導通を持つように形成されている。
性或いは絶縁性のペースト35が塗布され、図1のよう
に、第2の半導体チップ36が搭載され、半導体チップ
36の背面がペースト35によって固着されている。半
導体チップ36の電極と銅箔配線26のボンディングポ
スト26aとが、第2の接続部材であるボンディングワ
イヤ37により、接続されている。この半導体チップ3
6も、第2の封止樹脂であるエポキシ樹脂38により、
封止されている。半導体チップ28,36が搭載された
図1のBGAパッケージでは、信号が半田ボール34及
び銅箔配線23を介して半導体チップ28に入出力され
るばかりでなく、半田ボール34、スルーホール30及
び銅箔配線26を介して半導体チップ36に信号が入出
力される。
基材21の表面側と裏面側の両方に銅泊配線23,26
を形成すると共に、該基材21にスルーホール30を設
け、基材21の裏面側に搭載した半導体チップ36の電
極を表面側に配列した半田ボール34に接続したので、
半導体チップ28に接続できなかった半田ボール34、
つまり、余剰端子を半導体チップ36の端子として有効
に使用することができる。また、半導体チップ28と半
導体チップ36とを基材21の両側に搭載するので、マ
ザーボードに実装する時の実装面積を低減でき、マザー
ボードの面積も小さくできる。
ジの断面図である。図7(a),(b)は、図6のBG
Aパッケージのベースとなる基板40を示す図であり、
図6中の要素と共通の要素には共通の符号が付されてい
る。このBGAパッケージのベースとなる基板40は、
第1の実施形態と同様の銅板41が基材として用いら
れ、該銅板41の表面側には、厚さ10〜30μmの絶
縁材42が貼付けられている。絶縁材42の上に、厚さ
12〜35μmの第1の配線パターンである銅箔配線4
3が形成されている。銅箔配線43の上部は、一部を残
してソルダーレジスト44が塗布されている。
に、厚さ10〜30μmのポリアミド等からなる絶縁材
45が貼付けられ、該絶縁材45の上に、厚さ12〜3
5μmの第2の配線パターンである銅箔配線46が形成
されている。銅箔配線46の上は、一部を残してソルダ
ーレジスト47が塗布されている。金型絞り加工によ
り、銅板41の表面側に第1の半導体チップ48の搭載
箇所49が凹状に形成されている。銅板41には、さら
に、該銅板41とは絶縁され、表面側と裏面側をつなぐ
スルーホール50が形成されている。銅箔配線43の一
端が、ボンディングワイヤに接続されるボンディングポ
スト43aになっている。裏面側の銅箔配線46の一端
が後述する金バンプに接続されるランド46aになって
おり、例えば該ランド46aには、下地にNiメッキが
施され、さらに、その上に金メッキが施されている。
に接続されている。搭載箇所49の底部には例えば絶縁
ペースト51が塗布され、該搭載箇所49に、第1の半
導体チップ48が電極面とは反対の背面を向けて搭載さ
れている。半導体チップ48の電極と銅箔配線43とが
第1の接続部材であるボンディングワイヤ52で接続さ
れ、該半導体チップ48の搭載されているキャビティ部
分が、第1の封止樹脂のエポキシ樹脂53によって封止
されている。複数の半田ボール54が基板50の表面側
に例えば格子状に配置されている。各銅箔配線43のソ
ルダーレジスト47の開口した部分に、半田ボール54
が形成され、さらに、各スルーホール50も半田ボール
54に接続されている。
接続部材である金バンプ55が電極に突設された第2の
半導体チップ56が搭載されている。この場合、半導体
チップ56の電極が金バンプで銅箔配線46に接続され
ているので、基板40の裏面側に該半導体チップ56の
電極面が対向している。基板40の裏面側と半導体チッ
プ56の電極面との間が、第2の封止樹脂57によって
封止されている。
ケージの製造工程の概要を示す断面図である。この第2
の実施形態のBGAパッケージは、図8(a)〜(d)
の工程により、製造される。まず、図8の(a)の工程
において、パターン形成処理により、銅板41にスルー
ホール50を形成し、銅板41の表面側に絶縁材42を
貼付け、その上に銅箔配線43を形成し、銅板41の裏
面側に絶縁材45を貼付け、さらに、該絶縁材45の上
に銅箔配線46を形成する。銅箔配線43,46の必要
部分にソルダーレジスト44,47を塗布した後、第1
の搭載処理により、半導体チップ48を搭載箇所49に
固着し、該半導体チップ48の電極をボンディングワイ
ヤ52で銅箔配線43と接続する。そして、第1の封止
処理を行い、半導体チップ48の電極面をエポキシ樹脂
53で封止する。一方、半導体チップ56の電極面の電
極には、金バンプ55を突設させておく。
理により、半導体チップ56の電極面を銅板41の裏面
に対向させて金バンプ55をランド46aに当接し、熱
圧着法によって接続する。さらに、半導体チップ56の
電極面と銅板41の裏面側との間に、液状の樹脂57を
側面から注入する。図8(c)の工程において、第2の
封止処理を行い、加熱により、注入した樹脂57を硬化
させ、半導体チップ56の電極面を封止する。図8
(d)の工程において、銅板41の表面側の銅箔配線4
3及びスルーホール50の該表面側に半田ボール54を
形成する。半導体チップ48,56が搭載された図7の
BGAパッケージでは、信号が半田ボール54及び銅箔
配線43を介して半導体チップ48に入出力されるばか
りでなく、半田ボール54、スルーホール50及び銅箔
配線46を介して信号が半導体チップ54に入出力され
る。
銅板41の裏面側に形成された銅泊配線46とスルーホ
ール50とを設け、銅板41の裏面側に搭載した半導体
チップ46の電極を表面側に配列した半田ボール54に
接続したので、半導体チップ48に接続できなかった半
田ボール54を半導体チップ56の端子として有効に使
用することができる。また、半導体チップ48と半導体
チップ56とを銅板41の両側に搭載するので、マザー
ボードに実装する時の実装面積を低減でき、マザーボー
ドの面積も小さくできる。さらに、半導体チップ56の
搭載を金バンプ55にて行うので、第1の実施形態より
も短時間で接続できる。
BGAパッケージの製造方法の断面図であり、第2の実
施形態の図6中の要素と共通の要素には共通の符号が付
されている。
GAパッケージに対する第2の実施形態とは異なる製造
方法を説明する。まず、図9(a)の工程において、パ
ターン形成処理を行い、銅板41の表面側に絶縁材42
を貼付け、その上に銅箔配線43を形成し、銅板41の
裏面側に絶縁材45を貼付け、該絶縁材45の上に銅箔
配線46を形成し、さらに、スルーホール50も基材4
1に形成する。銅箔配線43,46の必要部分にソルダ
ーレジスト44,47を塗布する。また、貫通孔形成処
理を行い、銅板41の表面側から裏面側に貫通する孔6
0を、半導体チップ56の搭載予定位置の中央に形成し
ておく。一方、半導体チップ56の電極面の電極には、
金バンプ55を突設させておく。
理により、半導体チップ56の電極面を銅板41の裏面
に対向させて金バンプ55をランド46aに当接し、熱
圧着法によって接続する。そして、孔60を介して液状
の樹脂57を半導体チップ56の電極面と基板40の裏
面側との間に注入する。図9(c)の工程において、第
1の封止処理を行い、液状の樹脂57を加熱硬化させ、
半導体チップ56の電極面を封止する。
理により、半導体チップ48を搭載箇所49に固着し、
該半導体チップ48の電極をボンディングワイヤ52で
銅箔配線43と接続する。そして、第2の封止処理を行
い、半導体チップ48の電極面をエポキシ樹脂53で封
止する。図9(e)の工程において、半田ボール形成処
理により、銅板41の表面側の銅箔配線43及びスルー
ホール50の該表面側に半田ボール54を形成する。
第2の実施形態と同様に、銅板41の裏面側に形成され
た銅泊配線46とスルーホール50とを設け、銅板41
の裏面側に搭載した半導体チップ46の電極を表面側に
配列した半田ボール54に接続したので、半導体チップ
48に接続できなかった半田ボール54を半導体チップ
56の端子として有効に使用することができる。半導体
チップ48と半導体チップ56とを銅板41の両側に搭
載するので、マザーボードに実装する時の実装面積を低
減でき、マザーボードの面積も小さくできる。さらに、
半導体チップ56の搭載を金バンプ55にて行うので、
第1の実施形態よりも短時間で接続できる。その上、樹
脂57が貫通孔60から注入されるので、該樹脂57が
均一に分布し、完成後の熱応力による樹脂57の膨脹収
縮が原因で、半導体チップ56の接続信頼性が劣化する
ことを、予防できる。
すBGAパッケージの製造方法の断面図であり、第2の
実施形態の図6中の要素と共通の要素には共通の符号が
付されている。この第3の実施形態では、図6と同様の
BGAパッケージに対する第2の実施形態とは異なる製
造方法を説明する。まず、図10(a)の工程におい
て、パターン形成処理を行い、銅板41の表面側に絶縁
材42を貼付け、その上に銅箔配線43を形成し、銅板
41の裏面側に絶縁材45を貼付け、該絶縁材45の上
に銅箔配線46を形成し、スルーホール50も基材41
に形成する。銅箔配線43,46の必要部分にソルダー
レジスト44,47を塗布する。ここで、第1の搭載処
理により、半導体チップ48を搭載箇所49に固着し、
該半導体チップ48の電極をボンディングワイヤ52で
銅箔配線43と接続する。そして、第1の封止処理を行
い、半導体チップ48の電極面をエポキシ樹脂53で封
止する。一方、半導体チップ56の電極面の電極には、
金バンプ55を突設させておくと共に、テープ状に形成
された樹脂57を用意する。
処理により、基板40の裏面側の半導体チップ56の搭
載予定領域にテープ状の樹脂57を載置し、続いて、第
2の搭載処理を行い、半導体チップ56の電極面を銅板
41の裏面に対向させて金バンプ55をランド46aに
当接し、熱圧着法によって接続する。このとき、第2の
封止処理が同時に行われ、テープ状の樹脂57が加熱さ
れて溶融して硬化するる。よって、半導体チップ56の
電極面が封止される。図10(c)の工程において、銅
板41の表面側の銅箔配線43及びスルーホール50の
該表面側に半田ボール54を形成する。
第2及び第3の実施形態と同様に、銅板41の裏面側に
形成された銅泊配線46とスルーホール50とを設け、
銅板41の裏面側に搭載した半導体チップ46の電極を
表面側に配列した半田ボール54に接続したので、半田
ボール54を半導体チップ56の端子として有効に使用
することができると共に、マザーボードに実装する時の
実装面積を低減でき、マザーボードの面積も小さくでき
る。その上、半導体チップ56の搭載を金バンプ55に
て行うので、第1の実施形態よりも短時間で接続でき
る。さらに、半導体チップ56の封止を、バンプ55の
接続と同時にできるので、第2及び第3の実施形態より
も、短時間で封止できることなる。
ージの断面図である。図12(a),(b)は、図11
のBGAパッケージのベースとなる基板70を示す図で
あり、図11中の要素と共通の要素には共通の符号が付
されている。このBGAパッケージのベースとなる基板
70は、第1の実施形態と同様の銅板71が基材として
用いられ、該銅板71の表面側には、厚さ10〜30μ
mの絶縁材72が貼付けられている。絶縁材72の上
に、厚さ12〜35μmの第1の配線パターンである銅
箔配線73が形成されている。銅箔配線73の上部は、
一部を残してソルダーレジスト74が塗布されている。
うに、厚さ10〜30μmのポリイミド等からなる絶縁
材75が貼付けられ、該絶縁材75の上に、厚さ12〜
35μmの第2の配線パターンである銅箔配線76が形
成されている。銅箔配線76の上は、一部を残してソル
ダーレジスト77が塗布されている。金型絞り加工によ
り、銅板71の表面側に第1の半導体チップ78の搭載
箇所79が凹状に形成されている。銅板71には、さら
に、表面と裏面をつなぐスルーホール80が形成されて
いる。銅箔配線73の一端が、ボンディングワイヤに接
続されるボンディングポスト73aになっている。裏面
側の銅箔配線76の一端が半田ボール接続用ランド76
aになっており、例えば該ランド76aは、例えば耐熱
性プリフラックスがコートされている。
に接続されている。搭載箇所79の底部には例えば絶縁
ペースト81が塗布され、該搭載箇所79に、第1の半
導体チップ78が電極面とは反対の背面を向けて搭載さ
れている。半導体チップ78の電極と銅箔配線73とが
第1の接続部材であるボンディングワイヤ82で接続さ
れ、該半導体チップ78の搭載されているキャビティ部
分が、第1の封止樹脂のエポキシ樹脂83によって封止
されている。複数の半田ボール84が基板80の表面側
に例えば格子状に配置されている。各銅箔配線73のソ
ルダーレジスト77の開口した部分に、半田ボール84
が形成され、さらに、各スルーホール80も半田ボール
84に接続されている。
接続部材となる半田ボール85のみが電極面から露出し
たチップ・サイズ・パッケージ等の半導体装置86が搭
載されている。半導体装置86の端子が半田ボール85
で銅箔配線76のランド76aに接続されている。この
ようなBGAパッケージを製造する場合には、半導体装
置86の半田ボール85を加熱リフローしては、該半導
体装置86の端子を銅箔配線76のランド76aに接続
し、最後に、半田ボール84を形成することにより、半
田ボール84の変形が防止される。
銅板71の裏面側に形成された銅泊配線76とスルーホ
ール80とを設け、銅板71の裏面側に搭載した半導体
装置86の端子を表面側に配列した半田ボール84に接
続したので、半導体チップ78に接続できなかった半田
ボール84を半導体装置86の端子として有効に使用す
ることができる。その上,半導体装置86は、事前に封
止されているので、第2から第4の実施形態では必要で
あった樹脂57が不要であり、部材費の低減が可能であ
る。なお、本発明は、上記実施形態に限定されず種々の
変形が可能である。例えば、第1、第2及び第4の実施
形態では、基板20,40の表面側の半導体チップ2
8,48をよりも先に搭載しているが、逆に、半導体チ
ップ36,56を先に搭載するようにしていもよい。
7の発明によれば、基材に形成されたスルーホールと、
該基材の裏面側に形成された第2の配線パターンとを有
すると共に、基材の表面側に第1の半導体チップを搭載
し、基材の裏面側に第2の半導体チップまたは半導体装
置を搭載し、該第2の半導体チップまたは半導体装置の
電極或いは端子を第2の配線パターン及びスルーホール
を介して半田ボールと接続したので、第1の半導体チッ
プに接続できなかった半田ボール、つまり、余剰端子を
第2の半導体チップまたは半導体装置の端子として有効
に使用することができる。マザーボードに実装する時の
実装面積を低減でき、マザーボードの面積も小さくでき
る。
導体チップを基板の表面に搭載し、第2の半導体チップ
を基板の裏面に搭載し、これら第1及び第2の半導体チ
ップの信号の入出力が、共に基板の表面に形成された第
1及び第2の外部電極で行うようにしたので、マザーボ
ードに実装する時の実装面積を低減でき、マザーボード
の面積を小さくできる。
ジの断面図である。
ある。
である。
図である。
0を示す図である。
ジの断面図である。
0を示す図である。
す断面図である。
ジの製造方法の断面図である。
ージの製造方法の断面図である。
ージの断面図である。
板70を示す図である。
Claims (12)
- 【請求項1】 表面と裏面とを有する板状の基材と、 電極が形成された電極面と該電極面の反対側で該電極を
持たない背面とを有し、該背面が前記基材の表面側に固
着された第1の半導体チップと、 前記基材の表面側に配列された複数の半田ボールと、 前記基材の表面側に形成され、前記複数の半田ボールの
うちの一部の半田ボールと導通を持つ第1の配線パター
ンと、 前記第1の半導体チップの前記電極と前記第1の配線パ
ターンとを接続する第1の接続部材と、 前記基材の裏面側に形成された第2の配線パターンと、 前記電極面及び背面を有し、前記基板の裏面側に搭載さ
れた任意数の第2の半導体チップと、 前記第2の半導体チップの前記電極と前記第2の配線パ
ターンとを接続する第2の接続部材と、 前記基材に形成され、該基材の表面側の前記複数の半田
ボールのうちの残った半田ボールと該基材の裏面側の前
記第2の配線パターンとを接続するスルーホールと、 前記第1の半導体チップの前記電極面を封止する第1の
封止部材と、 前記第2の半導体チップの前記電極面を封止する第2の
封止部材とを、備えたことを特徴とするボールグリッド
アレイパッケージ。 - 【請求項2】 前記第2の半導体チップは、前記背面を
前記基材の裏面側に固定し、 前記第2の接続部材は、ボンディングワイヤで構成した
ことを特徴とする請求項1記載のボールグリッドアレイ
パッケージ。 - 【請求項3】 前記第2の接続部材は、前記第2の半導
体チップの電極に突設された複数のバンプで構成し、 前記第2の半導体チップは、前記電極側が前記基材の裏
面側に対向し、前記バンプによって前記電極が前記第2
の配線パターンに接続されていることを特徴とする請求
項1記載のボールグリッドアレイパッケージ。 - 【請求項4】 表面と裏面とを有する板状の基材と、 電極が形成された電極面と該電極面の反対側で該電極を
持たない背面とを有し、該背面が前記基材の表面側に固
着された第1の半導体チップと、 前記基材の表面側に配列された複数の半田ボールと、 前記基材の表面側に形成され、前記複数の半田ボールの
うちの一部の半田ボールと導通を持つ第1の配線パター
ンと、 前記第1の半導体チップの前記電極と前記第1の配線パ
ターンとを接続する第1の接続部材と、 前記基材の裏面側に形成された第2の配線パターンと、 前記端子のみが露出し、他が既に封止された任意数の半
導体装置と、 前記半導体装置の端子と前記第2の配線パターンとを接
続する第2の接続部材と、 前記基材に形成され、該基材の表面側の前記複数の半田
ボールのうちの残った半田ボールに該基材の裏面側の前
記第2の配線パターンを接続するスルーホールと、 前記第1の半導体チップの前記電極面を封止する第1の
封止部材とを、備えたことを特徴とするボールグリッド
アレイパッケージ。 - 【請求項5】 請求項3記載のボールグリッドアレイパ
ッケージを製造するボールグリッドアレイパッケージの
製造方法において、 表面と裏面とを有する板状の基材にスルーホールを形成
し、該基材の表面側に第1の配線パターンを形成すると
共に該基材の裏面側に該スルーホールと導通を持つ第2
の配線パターンを形成するパターン形成処理と、 前記パターン形成処理の後に、電極が形成された電極面
と該電極面の反対側で該電極を持たない背面とを有する
第1の半導体チップを、該背面を前記基材の表面側に向
けて固着し、該第1の半導体チップの該電極と前記第1
の配線パターンとを第1の接続部材で接続する第1の搭
載処理と、 前記第1の半導体チップの前記電極面を第1の封止樹脂
で封止する第1の封止処理と、 前記パターン形成処理の後の前記第1の搭載処理及び前
記第1の封止処理の前または後に、電極が形成された電
極面と該電極面の反対側で該電極を持たない背面とを有
し、該電極には導電性のバンプが突設された第2の半導
体チップを、該電極面側を前記基材の裏面側に対向さ
せ、前記第2の配線パターンに該バンプを加熱圧着する
ことにより、該第2の半導体チップを該基材に搭載する
第2の搭載処理と、 前記搭載された第2の半導体チップと前記基材の間に、
該第2の半導体チップの横から液状の第2の封止樹脂を
注入し、該液状の第2の封止樹脂を硬化させて該第2の
半導体チップの電極面を封止する第2の封止処理と、 前記基材の表面側に、前記第1の配線パターンと導通を
持つ半田ボール及び前記スルーホールと導通を持つ半田
ボールを形成する半田ボール形成処理とを、含むことを
特徴とするボールグリッドアレイパッケージの製造方
法。 - 【請求項6】 請求項3記載のボールグリッドアレイパ
ッケージを製造するボールグリッドアレイパッケージの
製造方法において、 表面と裏面とを有する板状の基材にスルーホールを形成
し、該基材の表面側に第1の配線パターンを形成すると
共に該基材の裏面側に該スルーホールに導通を持つ第2
の配線パターンを形成するパターン形成処理と、 前記パターン形成処理の前または後に、前記基材の第2
の半導体チップ搭載予定領域に前記表面から前記裏面に
貫通する孔を形成する貫通孔形成処理と、 前記パターン形成処理及び前記貫通孔形成処理の後に、
電極が形成された電極面と該電極面の反対側で該電極を
持たない背面とを有し、該電極には導電性のバンプが突
設された第2の半導体チップを、該電極面側を前記基材
の裏面側に対向させ、前記第2の配線パターンに該バン
プを加熱圧着することにより、該第2の半導体チップを
該基材に搭載する第1の搭載処理と、 前記第2の半導体チップの前記電極面と前記基材の裏面
との間に前記孔を介して液状の第2の封止樹脂を注入
し、該液状の第2の封止樹脂を硬化させて該第2の半導
体チップの電極面を封止する第1の封止処理と、 前記第1の封止処理の後に、電極が形成された電極面と
該電極面の反対側で該電極を持たない背面とを有する第
1の半導体チップを、該背面を前記基材の表面側に向け
て固着し、該第1の半導体チップの該電極と前記第1の
配線パターンとを第1の接続部材で接続する第2の搭載
処理と、 前記第1の半導体チップの前記電極面を第1の封止樹脂
で封止する第1の封止処理と、 前記基材の表面側に、前記第1の配線パターンと導通を
持つ半田ボール及び前記スルーホールと導通を持つ半田
ボールを形成する半田ボール形成処理とを、含むことを
特徴とするボールグリッドアレイパッケージの製造方
法。 - 【請求項7】 請求項3記載のボールグリッドアレイパ
ッケージを製造するボールグリッドアレイパッケージの
製造方法において、 表面と裏面とを有する板状の基材にスルーホールを形成
し、該基材の表面側に第1の配線パターンを形成すると
共に該基材の裏面側に該スルーホールに導通を持つ第2
の配線パターンを形成するパターン形成処理と、 前記パターン形成処理の後に、電極が形成された電極面
と該電極面の反対側で該電極を持たない背面とを有する
第1の半導体チップを、該背面を前記基材の表面側に向
けて固着し、該第1の半導体チップの該電極と前記第1
の配線パターンとを第1の接続部材で接続する第1の搭
載処理と、 前記第1の半導体チップの前記電極面を第1の封止樹脂
で封止する第1の封止処理と、 前記パターン形成処理の後の第1の搭載処理及び第1の
封止処理の前または後に、前記基材の第2の半導体チッ
プ搭載予定領域にテープ状の第2の封止樹脂を置くテー
プ載置処理と、 電極が形成された電極面と該電極面の反対側で該電極を
持たない背面とを有し、該電極には導電性のバンプが突
設された第2の半導体チップを、該電極面側を前記基材
の裏面側に対向させ、前記第2の配線パターンに該バン
プを加熱圧着することにより、該第2の半導体チップを
該基材に搭載する第2の搭載処理と、 前記第2の搭載処理と同時に行われ、前記第2の封止樹
脂を溶融させた後に硬化させ、前記第2の半導体チップ
の前記電極面を封止する第2の封止工程と、 前記基材の表面側に、前記第1の配線パターンと導通を
持つ半田ボール及び前記スルーホールと導通を持つ半田
ボールを形成する半田ボール形成工程とを、含むことを
特徴とするボールグリッドアレイパッケージの製造方
法。 - 【請求項8】 表面と裏面とを有する基板と、 前記基板の前記表面に形成された第1の外部電極と、 前記基板の前記表面に搭載されるとともに、前記第1の
外部電極と電気的に接続された第1の半導体チップと、 前記基板の前記表面に形成された第2の外部電極と、 前記基板の前記裏面に搭載されるとともに、前記第2の
外部電極と、前記基板に形成されたスルーホールを介し
て電気的に接続された第2の半導体チップとを、含むこ
とを特徴とする半導体装置。 - 【請求項9】 前記第1の半導体装置は、前記基板の前
記表面に形成された第1の配線パターンを介して前記第
1の外部電極に電気的に接続され、前記第2の半導体チ
ップは、前記基板の前記裏面に形成された第2の配線パ
ターンを介して前記第2の外部電極に電気的に接続され
たことを特徴とする請求項8記載の半導体装置。 - 【請求項10】 前記第2の外部電極は実質的に、前記
基板のコーナー部近傍に設けたことを特徴とする請求項
8記載の半導体装置。 - 【請求項11】 前記基板には凹部が形成され、前記第
1の半導体チップはこの凹部内に配置されることを特徴
とする請求項8記載の半導体装置。 - 【請求項12】 前記第1の外部電極及び前記第2の外
部電極は半田ボールであることを特徴とする請求項8記
載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30249799A JP3485507B2 (ja) | 1999-10-25 | 1999-10-25 | 半導体装置 |
US09/532,028 US6472732B1 (en) | 1999-10-25 | 2000-03-21 | BGA package and method for fabricating the same |
EP00106301A EP1096567A3 (en) | 1999-10-25 | 2000-03-22 | BGA package and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30249799A JP3485507B2 (ja) | 1999-10-25 | 1999-10-25 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003198678A Division JP3903025B2 (ja) | 2003-07-17 | 2003-07-17 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001127186A true JP2001127186A (ja) | 2001-05-11 |
JP3485507B2 JP3485507B2 (ja) | 2004-01-13 |
Family
ID=17909680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30249799A Expired - Fee Related JP3485507B2 (ja) | 1999-10-25 | 1999-10-25 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6472732B1 (ja) |
EP (1) | EP1096567A3 (ja) |
JP (1) | JP3485507B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006520531A (ja) * | 2003-02-21 | 2006-09-07 | フリースケール セミコンダクター インコーポレイテッド | マルチダイ半導体パッケージ |
US7352052B2 (en) | 2004-04-30 | 2008-04-01 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method therefor |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6916682B2 (en) * | 2001-11-08 | 2005-07-12 | Freescale Semiconductor, Inc. | Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing |
US6617181B1 (en) * | 2002-02-01 | 2003-09-09 | Lsi Logic Corporation | Flip chip testing |
US7205647B2 (en) * | 2002-09-17 | 2007-04-17 | Chippac, Inc. | Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages |
US6838761B2 (en) * | 2002-09-17 | 2005-01-04 | Chippac, Inc. | Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield |
US20040061213A1 (en) * | 2002-09-17 | 2004-04-01 | Chippac, Inc. | Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages |
US7053476B2 (en) * | 2002-09-17 | 2006-05-30 | Chippac, Inc. | Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages |
US7064426B2 (en) * | 2002-09-17 | 2006-06-20 | Chippac, Inc. | Semiconductor multi-package module having wire bond interconnect between stacked packages |
US6972481B2 (en) * | 2002-09-17 | 2005-12-06 | Chippac, Inc. | Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages |
EP1556895A4 (en) | 2002-10-08 | 2009-12-30 | Chippac Inc | SEMICONDUCTOR STACKED MULTIPLE CAPSULATION MODULE WITH INVERTED SECOND CAPACITY |
US7034387B2 (en) * | 2003-04-04 | 2006-04-25 | Chippac, Inc. | Semiconductor multipackage module including processor and memory package assemblies |
US6833628B2 (en) * | 2002-12-17 | 2004-12-21 | Delphi Technologies, Inc. | Mutli-chip module |
JP2004200464A (ja) * | 2002-12-19 | 2004-07-15 | Anden | 金属配線板 |
US20040217471A1 (en) * | 2003-02-27 | 2004-11-04 | Tessera, Inc. | Component and assemblies with ends offset downwardly |
US7239024B2 (en) * | 2003-04-04 | 2007-07-03 | Thomas Joel Massingill | Semiconductor package with recess for die |
WO2005059967A2 (en) * | 2003-12-17 | 2005-06-30 | Chippac, Inc. | Multiple chip package module having inverted package stacked over die |
US20050258527A1 (en) * | 2004-05-24 | 2005-11-24 | Chippac, Inc. | Adhesive/spacer island structure for multiple die package |
US20050269692A1 (en) | 2004-05-24 | 2005-12-08 | Chippac, Inc | Stacked semiconductor package having adhesive/spacer structure and insulation |
US8552551B2 (en) * | 2004-05-24 | 2013-10-08 | Chippac, Inc. | Adhesive/spacer island structure for stacking over wire bonded die |
US7253511B2 (en) * | 2004-07-13 | 2007-08-07 | Chippac, Inc. | Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package |
US7405474B1 (en) * | 2004-10-12 | 2008-07-29 | Cypress Semiconductor Corporation | Low cost thermally enhanced semiconductor package |
US20080203552A1 (en) * | 2005-02-15 | 2008-08-28 | Unisemicon Co., Ltd. | Stacked Package and Method of Fabricating the Same |
US7364945B2 (en) | 2005-03-31 | 2008-04-29 | Stats Chippac Ltd. | Method of mounting an integrated circuit package in an encapsulant cavity |
US7372141B2 (en) * | 2005-03-31 | 2008-05-13 | Stats Chippac Ltd. | Semiconductor stacked package assembly having exposed substrate surfaces on upper and lower sides |
WO2006118720A2 (en) * | 2005-03-31 | 2006-11-09 | Stats Chippac Ltd. | Semiconductor assembly including chip scale package and second substrate and having exposed substrate surfaces on upper and lower sides |
US7429786B2 (en) * | 2005-04-29 | 2008-09-30 | Stats Chippac Ltd. | Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides |
US7354800B2 (en) | 2005-04-29 | 2008-04-08 | Stats Chippac Ltd. | Method of fabricating a stacked integrated circuit package system |
US7582960B2 (en) | 2005-05-05 | 2009-09-01 | Stats Chippac Ltd. | Multiple chip package module including die stacked over encapsulated package |
US7394148B2 (en) * | 2005-06-20 | 2008-07-01 | Stats Chippac Ltd. | Module having stacked chip scale semiconductor packages |
TWI261350B (en) * | 2005-09-02 | 2006-09-01 | Wintek Corp | Electronic member with conductive connection structure |
US7511371B2 (en) * | 2005-11-01 | 2009-03-31 | Sandisk Corporation | Multiple die integrated circuit package |
US7352058B2 (en) * | 2005-11-01 | 2008-04-01 | Sandisk Corporation | Methods for a multiple die integrated circuit package |
US7511359B2 (en) * | 2005-12-29 | 2009-03-31 | Intel Corporation | Dual die package with high-speed interconnect |
US7768125B2 (en) | 2006-01-04 | 2010-08-03 | Stats Chippac Ltd. | Multi-chip package system |
US7456088B2 (en) | 2006-01-04 | 2008-11-25 | Stats Chippac Ltd. | Integrated circuit package system including stacked die |
US7750482B2 (en) | 2006-02-09 | 2010-07-06 | Stats Chippac Ltd. | Integrated circuit package system including zero fillet resin |
US8704349B2 (en) | 2006-02-14 | 2014-04-22 | Stats Chippac Ltd. | Integrated circuit package system with exposed interconnects |
JP2007305955A (ja) * | 2006-04-10 | 2007-11-22 | Toshiba Corp | 半導体装置及びその製造方法 |
KR20090012933A (ko) * | 2007-07-31 | 2009-02-04 | 삼성전자주식회사 | 반도체 패키지, 스택 모듈, 카드, 시스템 및 반도체패키지의 제조 방법 |
JP5110441B2 (ja) * | 2008-01-15 | 2012-12-26 | 大日本印刷株式会社 | 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置 |
US8159830B2 (en) * | 2009-04-17 | 2012-04-17 | Atmel Corporation | Surface mounting chip carrier module |
KR102059402B1 (ko) * | 2013-04-15 | 2019-12-26 | 삼성전자주식회사 | 전자소자 패키지 및 이에 사용되는 패키지 기판 |
DE102013219992A1 (de) * | 2013-10-02 | 2015-04-02 | Conti Temic Microelectronic Gmbh | Schaltungsvorrichtung und Verfahren zu deren Herstellung |
KR102243285B1 (ko) * | 2014-07-01 | 2021-04-23 | 삼성전자주식회사 | 반도체 패키지 |
CN107564877A (zh) * | 2016-06-30 | 2018-01-09 | 华邦电子股份有限公司 | 半导体元件封装体及半导体元件封装制程 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH053183A (ja) * | 1991-06-26 | 1993-01-08 | Nec Corp | 半導体装置及びその製造方法 |
JPH1079405A (ja) * | 1996-09-04 | 1998-03-24 | Hitachi Ltd | 半導体装置およびそれが実装された電子部品 |
JPH1093013A (ja) * | 1996-09-17 | 1998-04-10 | Seiko Epson Corp | 半導体装置 |
JPH10270477A (ja) * | 1997-03-27 | 1998-10-09 | Hitachi Ltd | 半導体パッケージ製造方法 |
JPH10270497A (ja) * | 1997-03-27 | 1998-10-09 | Sumitomo Bakelite Co Ltd | 半導体素子固定方法 |
JPH1174421A (ja) * | 1997-08-30 | 1999-03-16 | Mitsui High Tec Inc | 複合型半導体装置 |
JPH11233571A (ja) * | 1998-02-12 | 1999-08-27 | Hitachi Ltd | 半導体装置及びアンダーフィル材並びに熱硬化性フィルム材 |
JPH11251360A (ja) * | 1998-03-04 | 1999-09-17 | Toshiba Corp | 半導体装置およびその製造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4987100A (en) * | 1988-05-26 | 1991-01-22 | International Business Machines Corporation | Flexible carrier for an electronic device |
US5200362A (en) * | 1989-09-06 | 1993-04-06 | Motorola, Inc. | Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film |
DE3935680A1 (de) * | 1989-10-26 | 1991-05-02 | Standard Elektrik Lorenz Ag | Verfahren zum herstellen einer metallkern-leiterplatte |
US5227338A (en) * | 1990-04-30 | 1993-07-13 | International Business Machines Corporation | Three-dimensional memory card structure with internal direct chip attachment |
JP2819523B2 (ja) * | 1992-10-09 | 1998-10-30 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 印刷配線板及びその製造方法 |
US5796164A (en) * | 1993-05-11 | 1998-08-18 | Micromodule Systems, Inc. | Packaging and interconnect system for integrated circuits |
JPH08167630A (ja) * | 1994-12-15 | 1996-06-25 | Hitachi Ltd | チップ接続構造 |
US5798564A (en) * | 1995-12-21 | 1998-08-25 | Texas Instruments Incorporated | Multiple chip module apparatus having dual sided substrate |
JP2828053B2 (ja) * | 1996-08-15 | 1998-11-25 | 日本電気株式会社 | 半導体装置 |
US5869889A (en) * | 1997-04-21 | 1999-02-09 | Lsi Logic Corporation | Thin power tape ball grid array package |
US5900675A (en) * | 1997-04-21 | 1999-05-04 | International Business Machines Corporation | Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates |
US5981312A (en) * | 1997-06-27 | 1999-11-09 | International Business Machines Corporation | Method for injection molded flip chip encapsulation |
US5899705A (en) * | 1997-11-20 | 1999-05-04 | Akram; Salman | Stacked leads-over chip multi-chip module |
DE69934153T2 (de) * | 1998-02-02 | 2007-09-20 | Shin-Etsu Chemical Co., Ltd. | Verfahren zur Montage von Flip-Chip-Halbleiterbauelementen |
JP3648053B2 (ja) * | 1998-04-30 | 2005-05-18 | 沖電気工業株式会社 | 半導体装置 |
US6232667B1 (en) * | 1999-06-29 | 2001-05-15 | International Business Machines Corporation | Technique for underfilling stacked chips on a cavity MLC module |
-
1999
- 1999-10-25 JP JP30249799A patent/JP3485507B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-21 US US09/532,028 patent/US6472732B1/en not_active Expired - Fee Related
- 2000-03-22 EP EP00106301A patent/EP1096567A3/en not_active Withdrawn
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH053183A (ja) * | 1991-06-26 | 1993-01-08 | Nec Corp | 半導体装置及びその製造方法 |
JPH1079405A (ja) * | 1996-09-04 | 1998-03-24 | Hitachi Ltd | 半導体装置およびそれが実装された電子部品 |
JPH1093013A (ja) * | 1996-09-17 | 1998-04-10 | Seiko Epson Corp | 半導体装置 |
JPH10270477A (ja) * | 1997-03-27 | 1998-10-09 | Hitachi Ltd | 半導体パッケージ製造方法 |
JPH10270497A (ja) * | 1997-03-27 | 1998-10-09 | Sumitomo Bakelite Co Ltd | 半導体素子固定方法 |
JPH1174421A (ja) * | 1997-08-30 | 1999-03-16 | Mitsui High Tec Inc | 複合型半導体装置 |
JPH11233571A (ja) * | 1998-02-12 | 1999-08-27 | Hitachi Ltd | 半導体装置及びアンダーフィル材並びに熱硬化性フィルム材 |
JPH11251360A (ja) * | 1998-03-04 | 1999-09-17 | Toshiba Corp | 半導体装置およびその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006520531A (ja) * | 2003-02-21 | 2006-09-07 | フリースケール セミコンダクター インコーポレイテッド | マルチダイ半導体パッケージ |
JP4680888B2 (ja) * | 2003-02-21 | 2011-05-11 | フリースケール セミコンダクター インコーポレイテッド | マルチダイ半導体パッケージ及びその形成方法 |
US7352052B2 (en) | 2004-04-30 | 2008-04-01 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method therefor |
US7932605B2 (en) | 2004-04-30 | 2011-04-26 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method therefor |
Also Published As
Publication number | Publication date |
---|---|
EP1096567A2 (en) | 2001-05-02 |
JP3485507B2 (ja) | 2004-01-13 |
US6472732B1 (en) | 2002-10-29 |
EP1096567A3 (en) | 2003-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001127186A (ja) | ボールグリッドアレイパッケージ及びその製造方法と半導体装置 | |
US7534660B2 (en) | Methods for assembly and packaging of flip chip configured dice with interposer | |
US6975035B2 (en) | Method and apparatus for dielectric filling of flip chip on interposer assembly | |
US6791195B2 (en) | Semiconductor device and manufacturing method of the same | |
US7285446B2 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
JPH08111433A (ja) | 半導体装置及び半導体装置製造用テープ | |
JP3475426B2 (ja) | 半導体装置の製造方法 | |
JP3593833B2 (ja) | 半導体装置 | |
JP3565090B2 (ja) | 半導体装置の製造方法 | |
JP3228339B2 (ja) | 半導体装置およびその製造方法 | |
JP2000277649A (ja) | 半導体装置及びその製造方法 | |
JP2001250876A (ja) | 半導体装置及びその製造方法 | |
JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
JP4038021B2 (ja) | 半導体装置の製造方法 | |
JP3903025B2 (ja) | 半導体装置の製造方法 | |
JPH05235091A (ja) | フィルムキャリア半導体装置 | |
JP3874115B2 (ja) | 半導体装置 | |
JPH11163054A (ja) | 半導体装置の構造及びその製造方法 | |
JP2004186629A (ja) | 半導体装置およびその製造方法 | |
JPH09148482A (ja) | 半導体装置 | |
JP3457547B2 (ja) | 半導体装置およびその製造方法ならびにフィルムキャリア | |
JP2001127102A (ja) | 半導体装置およびその製造方法 | |
JP2000269256A (ja) | 半導体装置及びその製造方法 | |
JP3099767B2 (ja) | 電子部品組立体およびその製造方法 | |
JP3257931B2 (ja) | 半導体パッケージとその製造方法および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030617 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031007 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |