JP5110441B2 - 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置 - Google Patents

半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置 Download PDF

Info

Publication number
JP5110441B2
JP5110441B2 JP2009004827A JP2009004827A JP5110441B2 JP 5110441 B2 JP5110441 B2 JP 5110441B2 JP 2009004827 A JP2009004827 A JP 2009004827A JP 2009004827 A JP2009004827 A JP 2009004827A JP 5110441 B2 JP5110441 B2 JP 5110441B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
wiring member
copper wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009004827A
Other languages
English (en)
Other versions
JP2009194373A (ja
Inventor
場 進 馬
田 正 親 増
木 博 通 鈴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2009004827A priority Critical patent/JP5110441B2/ja
Priority to TW102131281A priority patent/TWI501371B/zh
Priority to TW098123933A priority patent/TWI416688B/zh
Publication of JP2009194373A publication Critical patent/JP2009194373A/ja
Application granted granted Critical
Publication of JP5110441B2 publication Critical patent/JP5110441B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

本発明は、半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置に係り、とりわけ、従来より小型化（ファイン化）された半導体チップを確実に実装することができるともに、製造コストを低減することができる半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置に関する。
近年、半導体装置は、高集積化や小型化技術の進歩、電子機器の高性能化と軽薄短小化の傾向から、ますます高集積化、高機能化が進んできている。このように高集積化、高機能化された半導体装置においては、外部端子（ピン）の総和の増加や更なる多端子（ピン）化が要請されている。
このような半導体装置としては、リードフレームにＩＣチップ、ＬＳＩチップなどの半導体チップが搭載され、絶縁性樹脂で封止された構造をもつ半導体パッケージがある。このような半導体装置では、高集積化および小型化が進むに従ってパッケージの構造が、ＳＯＪ（Small Outline J-Leaded Package）やＱＦＰ（Quad Flat Package）のような樹脂パッケージの側壁から外部リードが外側に突出したタイプを経て、外部リードが外側に突出せずに樹脂パッケージの裏面に外部リードが露出するように埋設された、ＱＦＮ（Quad Flat Non-leaded package）やＳＯＮ（Small Outline Nonleaded Package）などの薄型で実装面積の小さいタイプに進展している。
またＱＦＰパッケージが抱える実装効率、実装性の問題を回避するために、半田ボールをパッケージの外部端子として備えた表面実装型パッケージであるＢＧＡ(Ball Grid Array)と呼ばれる樹脂封止型の半導体装置が量産されている。また、ＢＧＡの半田ボールに代えてマトリックス状の平面電極からなる外部端子が設けられた表面実装型パッケージとして、ＬＧＡ(Land Grid Array)と呼ばれる半導体装置が存在する。
特許第２６８８０９９号公報 特開平１０−４１４３４号公報
ところで、半導体チップはますます小型化（ファイン化）が進んでいるが、リードフレームのインナーリード部のピッチ（間隔）を狭くすることには限界があるため、このようなファイン化された半導体チップをリードフレームに搭載することは次第に困難になることが予想される。
またこのような半導体装置の検査を行なう場合、半導体チップを実装し、半導体チップを含む半導体装置として完成させた後にかかる検査を行なう必要がある。したがって、仮に半導体チップが良品でなかった場合、半導体装置全体を破棄しなければならない。このため、半導体チップの歩留まりが悪化した場合、コスト面での損失が大きくなることが懸念される。
本発明はこのような点を考慮してなされたものであり、小型化（ファイン化）された半導体チップを確実に実装することができるとともに、半導体装置としてパッケージングする前に半導体チップの検査を行なうことができ、かつ製造コストを低減することができる、半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置を提供することを目的とする。
本発明は、半導体チップ上の電極と外部配線部材とを電気的に接続する半導体装置用配線部材において、絶縁層と、絶縁層の一の側に配置された金属基板と、絶縁層の他の側に配置された銅配線層とを備え、絶縁層の銅配線層側または銅配線層上に半導体チップ載置部が形成され、銅配線層は、半導体チップ上の電極と接続される第１端子部と、外部配線部材と接続される第２端子部と、第１端子部と第２端子部とを接続する配線部とを含み、銅配線層は、半導体チップ上の複数の電極と電気的に接続される端子ブロック部を有することを特徴とする半導体装置用配線部材である。
本発明は、金属基板は、ステンレスからなることを特徴とする半導体装置用配線部材である。
本発明は、半導体チップ上の電極と配線基板とを電気的に接続するための半導体装置用複合配線部材において、配線部材と、この配線部材に電気的に接続されたリードフレームとを備え、配線部材は、絶縁層と、絶縁層の一の側に配置された金属基板と、絶縁層の他の側に配置された銅配線層とを有し、絶縁層の銅配線層側または銅配線層上に半導体チップ載置部が形成され、銅配線層は、半導体チップ上の電極と接続される第１端子部と、リードフレームと接続される第２端子部と、第１端子部と第２端子部とを接続する配線部とを含み、銅配線層の第２端子部とリードフレームとは第２接続部を介して電気的に接続され、銅配線層は、半導体チップ上の複数の電極と電気的に接続される端子ブロック部を有することを特徴とする半導体装置用複合配線部材である。
本発明は、金属基板は、ステンレスからなることを特徴とする半導体装置用複合配線部材である。
本発明は、第２接続部は、半田からなることを特徴とする半導体装置用複合配線部材である。
本発明は、第２接続部は、ボンディングワイヤからなることを特徴とする半導体装置用複合配線部材である。
本発明は、樹脂封止型半導体装置において、絶縁層と、絶縁層の一の側に配置された金属基板と、絶縁層の他の側に配置された銅配線層とを有し、絶縁層の銅配線層側または銅配線層上に半導体チップ載置部が形成され、銅配線層は、半導体チップ上の電極と接続される第１端子部と、外部配線部材と接続される第２端子部と、第１端子部と第２端子部とを接続する配線部とを含む配線部材と、この配線部材に電気的に接続されたリードフレームと、配線部材の半導体チップ載置部に載置され、電極を有する半導体チップとを備え、半導体チップ上の電極と第１端子部とは第１接続部により電気的に接続され、第２端子部とリードフレームとは第２接続部により電気的に接続され、リードフレームの一部を露出した状態で半導体チップ、銅配線層、リードフレーム、第１接続部、および第２接続部が樹脂封止部により樹脂封止され、銅配線層は、半導体チップ上の複数の電極と電気的に接続される端子ブロック部を有することを特徴とするエマルジョン形成用マイクロチップの製造方法である。
以上のように本発明によれば、半導体チップと銅配線層との間が第１接続部により電気的に接続され、銅配線層とリードフレームとの間が第２接続部により電気的に接続されるので、比較的ピッチが広いリードフレームのインナーリード部と比較的ピッチが狭い半導体チップの電極との間を確実に接続することができる。これにより、従来より小さい半導体チップを半導体装置のリードフレームに搭載することができる。
また本発明によれば、半導体装置としてパッケージングする前に、半導体装置用配線部材または半導体装置用複合配線部材に搭載した状態で半導体チップの検査を行なうことができる。
また本発明によれば、第１接続部と第２接続部との間に銅配線層が設けられているので、半導体チップとリードフレームとを直接ボンディングワイヤで接続する場合と比較して製造コストを低減することができる。
また本発明によれば、金属基板はステンレスからなっているので、従来のポリイミドからなる基板と比較して剛性があり、取り扱いがしやすく、かつ厚さを薄くすることができる。また、半導体チップからの熱を金属基板の裏面から放熱させることができる。
また本発明によれば、銅配線層は、半導体チップ上の複数の電極と電気的に接続される端子ブロック部を有するので、半導体チップの電極のうち例えば電源端子をこの端子ブロック部にまとめて接続することができる。これにより第２接続部を減らすことができ、半導体装置中の総端子数を減らすことができる。また、パッケージ後の半導体装置の外形を小さくすることができ、リードフレーム内のパッケージ取り数を増加させることができるので、半導体装置の製造コストを低減することができる。さらに、半導体装置用配線部材を、半導体装置用配線部材よりやや大きい分割ダイパッド上に載置するとともに、半導体装置用配線部材と分割ダイパッドとを結線することにより、この分割ダイパッドをＧＮＤブロックとして構成することも可能である。さらに、半導体チップの下に絶縁フィルム（またはペースト）を介して銅配線層を配置し、ダイパッドを半導体チップのサイズより大きくし、このダイパッドをＧＮＤ層としてワイヤボンディングにより接続することもでき、この場合半導体装置中の総端子数を減らすことができる。
図１は、本発明による半導体装置用配線部材（ワイヤ接続タイプ）の第１の実施の形態を示す概略断面図。 図２は、本発明の第１の実施の形態を示す概略平面図。 図３は、本発明の第１の実施の形態による半導体装置用配線部材の変形例１（ソルダー接続タイプ）を示す概略断面図。 図４は、図１に示す半導体装置用配線部材を含む半導体装置を示す概略断面図。 図５は、図３に示す半導体装置用配線部材を含む半導体装置を示す概略断面図。 図６（ａ）−（ｄ）は、半導体装置用配線部材の製造方法を示す図。 図７（ａ）−（ｆ）は、図４に示す半導体装置の製造方法を示す図。 図８（ａ）−（ｆ）は、図５に示す半導体装置の製造方法を示す図。 図９は、本発明の第１の実施の形態による半導体装置用配線部材の変形例２を示す概略平面図。 図１０は、本発明の第１の実施の形態による半導体装置用配線部材の変形例３を示す概略平面図。 図１１（ａ）は、本発明の第１の実施の形態による半導体装置用配線部材の変形例４を示す概略平面図であり、図１１（ｂ）は、図１１（ａ）のＡ−Ａ線断面図。 図１２は、本発明による半導体装置の第２の実施の形態を示す概略断面図。 図１３（ａ）−（ｅ）は、パッケージタイプの半導体装置の製造方法を示す図。 図１４（ａ）−（ｆ）は、図４に示す半導体装置の製造方法の変形例を示す図。 図１５（ａ）−（ｆ）は、図５に示す半導体装置の製造方法の変形例を示す図。 図１６は、本発明の第３の実施の形態による半導体装置用配線部材を示す概略断面図。 図１７は、本発明の第３の実施の形態による半導体装置用複合配線部材を示す概略断面図。 図１８は、本発明の第３の実施の形態による半導体装置用配線部材の変形例を示す概略断面図。 図１９は、本発明の第３の実施の形態による半導体装置を示す概略断面図。 図２０（ａ）−（ｄ）は、本発明の第３の実施の形態による半導体装置用配線部材の製造方法を示す図。 図２１（ａ）−（ｆ）は、本発明の第３の実施の形態による半導体装置の製造方法を示す図。 図２２は、本発明の第４の実施の形態による半導体装置を示す概略断面図。 図２３は、本発明の第４の実施の形態による半導体装置に用いられる半導体装置用配線部材を示す平面図。 図２４（ａ）−（ｅ）は、本発明の第４の実施の形態による半導体装置の製造方法を示す図。 本発明の第４の実施の形態による半導体装置の変形例を示す概略断面図。
以下、図面を参照して本発明の実施の形態について説明する。
第１の実施の形態
図１乃至図１１は、本発明の第１の実施の形態を示す図である。ここで、図１は、本発明の第１の実施の形態を示す概略断面図であり、図２は、本発明の第１の実施の形態を示す概略平面図である。また図３は、本発明の第１の実施の形態の変形例１を示す概略断面図であり、図４は、図１に示す半導体装置用配線部材を含む半導体装置を示す概略断面図である。また図５は、図３に示す半導体装置用配線部材を含む半導体装置を示す概略断面図であり、図６（ａ）−（ｄ）は、半導体装置用配線部材の製造方法を示す図である。また図７（ａ）−（ｆ）は、図４に示す半導体装置の製造方法を示す図であり、図８（ａ）−（ｆ）は、図５に示す半導体装置の製造方法を示す図である。また図９は、本発明の第１の実施の形態による半導体装置用配線部材の変形例２を示す概略平面図であり、図１０は、本発明の第１の実施の形態による半導体装置用配線部材の変形例３を示す概略平面図である。また図１１（ａ）は、本発明の第１の実施の形態による半導体装置用配線部材の変形例４を示す概略平面図であり、図１１（ｂ）は、図１１（ａ）のＡ−Ａ線断面図である。図１４（ａ）−（ｆ）は、図４に示す半導体装置の製造方法の変形例を示す図であり、図１５（ａ）−（ｆ）は、図５に示す半導体装置の製造方法の変形例を示す図である。
まず図１乃至図３により、本発明による半導体装置用配線部材の概略について説明する。
図１に示すように、本実施の形態によるワイヤ接続タイプの半導体装置用配線部材１０は、半導体チップ１５の電極１５Ａ（後述）と例えばリードフレーム２０のインナーリード部２１（後述）等の外部配線部材とを電気的に接続するためのものである。
このような半導体装置用配線部材１０は、例えばポリイミドからなる絶縁層１１と、絶縁層１１の一の側に配置された金属基板１２と、絶縁層１１の他の側に配置された銅配線層１３とを備えている。このうち銅配線層１３は、半導体チップ１５の電極１５Ａと各々電気的に接続される複数の第１端子部１３Ｄと、インナーリード部２１（外部配線部材）と各々電気的に接続される複数の第２端子部１３Ｅと、第１端子部１３Ｄと第２端子部１３Ｅとを各々電気的に接続する複数の配線部１３Ｃとを含んでいる。
また銅配線層１３の各第２端子部１３Ｅ上に、リードフレーム２０用の第２接続部１９が各々設けられている。すなわち第２接続部１９は、一端がそれぞれ対応する第２端子部１３Ｅに接続されるとともに、他端がリードフレーム２０のインナーリード部２１（後述）に接続されている。なお図１および図２において、各第２接続部１９は金製のボンディングワイヤからなっている。
一方、銅配線層１３の配線部１３Ｃは、それぞれ図２に示すように半導体チップ１５から放射状に延びている。また銅配線層１３の断面は、図１に示すように、中心の銅層１３Ａと、銅層１３Ａを覆うめっき層１３Ｂとから構成されている。このうちめっき層１３Ｂは、例えばニッケル（Ｎｉ）めっき層と、ニッケル（Ｎｉ）めっき層上に設けられた金（Ａｕ）めっき層とからなっている。
なお金属基板１２としては各種金属を用いることができるが、金属基板１２がステンレスからなることが最も好ましい。金属基板１２がステンレスからなることにより、金属基板１２の剛性を高めることができ、金属基板１２の厚さを薄くすることができる。また、半導体チップ１５からの熱を金属基板１２の裏面から放熱させることができる。
また絶縁層１１の銅配線層１３側に半導体チップ載置部１１Ａが形成されている。半導体チップ１５は、図２に示すように、その周囲に沿って設けられた複数の電極１５Ａを有している。半導体チップ１５は、半導体チップ載置部１１Ａ上に接着層１４を介して載置固定される。また半導体チップ１５の各電極１５Ａと銅配線層１３の各第１端子部１３Ｄとの間が、それぞれ金（Ａｕ）製のボンディングワイヤからなる第１接続部１６により電気的に接続されている。
次に図３により半導体装置用配線部材１０の他の構成（変形例１）について説明する。図３において、図１および図２に示す半導体装置用配線部材１０と同一部分には、同一符号を付して詳細な説明は省略する。
図３に示すように、ソルダー接続タイプの半導体装置用配線部材１０は、絶縁層１１と、絶縁層１１の一の側に配置された金属基板１２と、絶縁層１１の他の側に配置された銅配線層１３とを備えている。
また絶縁層１１の銅配線層１３側に半導体チップ載置部１１Ａが形成され、この半導体チップ載置部１１Ａに、接着層１４を介して半導体チップ１５が載置されている。さらに半導体チップ１５と銅配線層１３の第１端子部１３Ｄとの間が、金製のボンディングワイヤからなる第１接続部１６により電気的に接続されている。
図３において、銅配線層１３の各第２端子部１３Ｅ上に、各々リードフレーム２０用の第２接続部１８が設けられている。すなわち第２接続部１８は、下端がそれぞれ対応する第２端子部１３Ｅに接続されるとともに、上端がリードフレーム２０のインナーリード部２１（後述）に接続されている。なお図３において、各第２接続部１８は半田接続部（半田ボール）からなっている。
なお、図１乃至図３において、半導体装置用配線部材１０と、この半導体装置用配線部材１０に電気的に接続されたリードフレーム２０と、銅配線層１３の第２端子部１３Ｅとリードフレーム２０とを電気的に接続する第２接続部１８、１９とにより、半導体装置用複合配線部材１０Ａが構成される。この半導体装置用複合配線部材１０Ａにより、半導体チップ１５上の電極１５Ａと図示しない外部の配線基板とを電気的に接続することができる。
ここで、図１または図３に示した半導体装置用配線部材１０の使用形態として、半導体チップ１５の各電極１５Ａと銅配線層１３の第１端子部１３Ｄとの電気的接続にボンディングワイヤ（第１接続部１６）を用いたが、別の接続方法として金バンプ接続やはんだボール接続を用いることができる。このような金バンプやはんだボールによる接続方法を用いた場合、半導体チップ１５は、その電極１５Ａを配線部材１０の第１端子部１３Ｄに対向するように配置して載置する（図示せず）。さらに、第１接続部１６の接続方法として金バンプやはんだボールを用いる方法は、ＢＧＡパッケージに対応した第２の実施の形態（後述）にも用いることができる。
次に図４および図５により、上述した半導体装置用配線部材を有する半導体装置の概略について説明する。
図４に示す半導体装置３０は、図１に示す半導体装置用配線部材１０を含んでいる。すなわち半導体装置３０は、ダイパッド２２を有するリードフレーム２０と、リードフレーム２０のダイパッド２２上に載置されリードフレーム２０に電気的に接続された半導体装置用配線部材１０と、半導体装置用配線部材１０の半導体チップ載置部１１Ａに載置され、電極１５Ａを有する半導体チップ１５とを有している。
このうちリードフレーム２０の上面に複数の導電性のインナーリード部２１が形成され、ボンディングワイヤからなる各第２接続部１９は、銅配線層１３の各第２端子部１３Ｅと対応するインナーリード部２１とを電気的に接続している。また、半導体チップ１５上の電極１５Ａと第１端子部１３Ｄとは第１接続部１６により電気的に接続されている。さらに、リードフレーム２０の一部を露出した状態で半導体チップ１５、銅配線層１３、リードフレーム２０、第１接続部１６、および第２接続部１９が樹脂封止部２３により樹脂封止されている。
他方、図５に示す半導体装置３０は、図３に示す半導体装置用配線部材１０を含んでいる。すなわち半導体装置３０は、リードフレーム２０と、リードフレーム２０の中心に配置されリードフレーム２０に電気的に接続された半導体装置用配線部材１０と、半導体装置用配線部材１０の半導体チップ載置部１１Ａに載置され、電極１５Ａを有する半導体チップ１５とを有している。
このうちリードフレーム２０の下面に複数の導電性のインナーリード部２１が形成され、半田接続部からなる各第２接続部１８は、銅配線層１３の各第２端子部１３Ｅと対応するインナーリード部２１とを電気的に接続している。また、半導体チップ１５上の電極１５Ａと第１端子部１３Ｄとは第１接続部１６により電気的に接続されている。さらに、リードフレーム２０の一部（アウタリード部と呼ばれる）を露出した状態で半導体チップ１５、銅配線層１３、リードフレーム２０、第１接続部１６、および第２接続部１８が樹脂封止部２３により樹脂封止されている。
なお、図４および図５において、図１および図３に示す半導体装置用配線部材１０をリードフレーム２０に搭載する例を示したが、これに限らず、例えば半導体装置用配線部材１０または図１２に示す半導体装置（後述）をビルドアップ基板に内蔵させることにより、薄型の半導体装置を製造することもできる。
次にこのような構成からなる本実施の形態の作用について説明する。
はじめに、上述した半導体装置用配線部材１０を製造する方法について、図６（ａ）−（ｄ）により説明する。
まず、ステンレスからなる金属基板１２を準備する（図６（ａ））。次に金属基板１２上にポリイミドからなる絶縁層１１を積層する（図６（ｂ））。
次いで、絶縁層１１上にアディティブ法またはエッチング法により銅層１３Ａを形成する（図６（ｃ））。次いで電解めっきまたは無電解めっきにより、銅層１３Ａ上に例えばニッケル（Ｎｉ）めっき層および金（Ａｕ）めっき層からなるめっき層１３Ｂを形成することにより、銅層１３Ａおよびめっき層１３Ｂからなる銅配線層１３を形成する（図６（ｄ））。この際、銅配線層１３の第１端子部１３Ｄ、第２端子部１３Ｅ、および配線部１３Ｃも同時に形成される。このようにして、絶縁層１１と金属基板１２と銅配線層１３とを有する半導体装置用配線部材１０を作製することができる。
次に、ワイヤ接続タイプの半導体装置用配線部材を含む半導体装置（図４）を製造する方法について、図７（ａ）−（ｆ）により説明する。
まず上述した図６（ａ）−（ｄ）に示す工程により、半導体装置用配線部材１０を作製する（図７（ａ））。次に、半導体装置用配線部材１０の半導体チップ載置部１１Ａ上に接着層１４を介して半導体チップ１５を載置して固定するとともに（図７（ｂ））、半導体チップ１５の各電極１５Ａと銅配線層１３の各第１端子部１３Ｄとの間をボンディングワイヤからなる第１接続部１６により接続する（図７（ｃ））。
次に、インナーリード部２１とダイパッド２２とを有するリードフレーム２０を準備し、このリードフレーム２０のダイパッド２２上に半導体装置用配線部材１０を載置する（図７（ｄ））。
次に、銅配線層１３の各第２端子部１３Ｅと、対応するリードフレーム２０のインナーリード部２１とを、それぞれボンディングワイヤからなる第２接続部１９により接続する（図７（ｅ））。その後、リードフレーム２０の一部（アウタリード部）を露出した状態で半導体装置用配線部材１０、半導体チップ１５、第１接続部１６、ダイパッド２２、第２接続部１９、およびインナーリード部２１を封止樹脂部２３により封止することにより、図４に示す半導体装置３０が作製される（図７（ｆ））。
次に、ワイヤ接続タイプの半導体装置用配線部材を含む半導体装置（図４）を製造する方法の変形例について、図１４（ａ）−（ｆ）により説明する。
まず上述した図６（ａ）−（ｄ）に示す工程により、半導体装置用配線部材１０を作製する（図１４（ａ））。次に、インナーリード部２１とダイパッド２２とを有するリードフレーム２０を準備し、このリードフレーム２０のダイパッド２２上に半導体装置用配線部材１０を載置する（図１４（ｂ））。
次に、半導体装置用配線部材１０の半導体チップ載置部１１Ａ上に接着層１４を介して半導体チップ１５を載置して固定するとともに（図１４（ｃ））、半導体チップ１５の各電極１５Ａと銅配線層１３の各第１端子部１３Ｄとの間をボンディングワイヤからなる第１接続部１６により接続する（図１４（ｄ））。
次に、銅配線層１３の各第２端子部１３Ｅと、対応するリードフレーム２０のインナーリード部２１とを、それぞれボンディングワイヤからなる第２接続部１９により接続する（図１４（ｅ））。その後、リードフレーム２０の一部（アウタリード部）を露出した状態で半導体装置用配線部材１０、半導体チップ１５、第１接続部１６、ダイパッド２２、第２接続部１９、およびインナーリード部２１を封止樹脂部２３により封止することにより、図４に示す半導体装置３０が得られる（図１４（ｆ））。
次に、ソルダー接続タイプの半導体装置用配線部材を含む半導体装置（図５）を製造する方法について、図８（ａ）−（ｆ）により説明する。
まず上述した図６（ａ）−（ｄ）に示す工程により、半導体装置用配線部材１０を作製する（図８（ａ））。次に、半導体装置用配線部材１０の半導体チップ載置部１１Ａ上に接着層１４を介して半導体チップ１５を載置して固定するとともに（図８（ｂ））、半導体チップ１５の各電極１５Ａと銅配線層１３の各第１端子部１３Ｄとの間をボンディングワイヤからなる第１接続部１６により接続する（図８（ｃ））。
次に、銅配線層１３の各第２端子部１３Ｅ上に、各々半田接続部（半田ボール）からなるリードフレーム２０用の第２接続部１８を設ける（図８（ｄ））。
次にリードフレーム２０を準備し、各第２接続部１８と対応するリードフレーム２０のインナーリード部２１とをそれぞれ接続する（図８（ｅ））。その後、リードフレーム２０の一部（アウタリード部）を露出した状態で半導体装置用配線部材１０、半導体チップ１５、第１接続部１６、第２接続部１８、およびインナーリード部２１を封止樹脂部２３により封止することにより、図５に示す半導体装置３０が作製される（図８（ｆ））。
次に、ソルダー接続タイプの半導体装置用配線部材を含む半導体装置（図５）を製造する方法の変形例について、図１５（ａ）−（ｆ）により説明する。
まず上述した図６（ａ）−（ｄ）に示す工程により、半導体装置用配線部材１０を作製する（図１５（ａ））。次に、半導体装置用配線部材１０の銅配線層１３の各第２端子部１３Ｅ上に、各々半田接続部（半田ボール）からなるリードフレーム２０用の第２接続部１８を設ける（図１５（ｂ））。次にリードフレーム２０を準備し、各第２接続部１８と、対応するリードフレーム２０のインナーリード部２１とをそれぞれ接続する（図１５（ｃ））。
次に、半導体装置用配線部材１０の半導体チップ載置部１１Ａ上に接着層１４を介して半導体チップ１５を載置して固定するとともに（図１５（ｄ））、半導体チップ１５の各電極１５Ａと銅配線層１３の各第１端子部１３Ｄとの間をボンディングワイヤからなる第１接続部１６により接続する（図１５（ｅ））。
その後、リードフレーム２０の一部（アウタリード部）を露出した状態で半導体装置用配線部材１０、半導体チップ１５、第１接続部１６、第２接続部１８、およびインナーリード部２１を封止樹脂部２３により封止することにより、図５に示す半導体装置３０が得られる（図１５（ｆ））。
このように本実施の形態によれば、従来よりファイン化された小型の半導体チップ１５をリードフレーム２０に搭載することができる。すなわちリードフレーム２０のインナーリード部２１間のピッチは比較的広く（例えば１３０μｍ）、半導体チップ１５の電極１５Ａ間のピッチは比較的狭い（例えば４０μｍ）。このような場合であっても、本実施の形態によれば、半導体チップ１５の電極１５Ａと銅配線層１３の第１端子部１３Ｄとの間が第１接続部１６により接続され、銅配線層１３の第２端子部１３Ｅとリードフレーム２０のインナーリード部２１との間が第２接続部１８、１９により接続されているので、半導体チップ１５をリードフレーム２０に確実に電気的に接続することができる。
これに対して、比較例として、半導体チップ１５の電極１５Ａとリードフレーム２０のインナーリード部２１とを直接金製のボンディングワイヤで接続することも考えられる。しかしながら、この場合、金製のボンディングワイヤの長さが相対的に長くなるため、製造コストが上昇する。一方、本実施の形態によれば、第１接続部１６と第２接続部１８、１９との間に銅配線層１３を介在させているので、半導体チップ１５の電極１５Ａとリードフレーム２０のインナーリード部２１とを直接金製のボンディングワイヤで接続する場合（上述した比較例）と比較して半導体装置３０の製造コストを低減することができる。
また本実施の形態によれば、半導体装置３０としてパッケージングする前に、半導体装置用配線部材１０に搭載した状態で半導体チップ１５の検査を行なうことができる。
また本実施の形態によれば、金属基板１２はステンレスからなっているので、従来のポリイミドからなる基板と比較して剛性があり、取り扱いがしやすく、かつ厚さを薄くすることができる。また、半導体チップ１５からの熱を金属基板１２の裏面から放熱させることができる。
次に、図９乃至図１１により半導体装置用配線部材１０の他の構成（変形例２乃至４）について説明する。図９乃至図１１において、図１乃至図３に示す半導体装置用配線部材１０と同一部分には、同一符号を付して詳細な説明は省略する。
図９（変形例２）において、銅配線層１３は、第１接続部１６を介して半導体チップ１５上の複数の電源端子用電極１５Ａと電気的に接続される電源端子ブロック部１３Ｆと、第１接続部１６を介して半導体チップ１５上の複数のグランド端子用電極１５Ａと電気的に接続されるＧＮＤ（グランド）端子ブロック部１３Ｇと、他の第１接続部１６がそれぞれ接続される第１端子部１３Ｄと、第２接続部１９が接続される平行四辺形状の第２端子部１３Ｅとを有している。また第１端子部１３Ｄと第２端子部１３Ｅとの間、電源端子ブロック部１３Ｆと第２端子部１３Ｅとの間、およびＧＮＤ（グランド）端子ブロック部１３Ｇと第２端子部１３Ｅとの間にそれぞれ配線部１３Ｃが介在されている。
図１０（変形例３）において、銅配線層１３は、第１接続部１６を介して半導体チップ１５上の複数の電源端子用電極１５Ａと電気的に接続される電源端子ブロック部１３Ｆと、第１接続部１６を介して半導体チップ１５上の複数のグランド端子用電極１５Ａと電気的に接続されるＧＮＤ（グランド）端子ブロック部１３Ｇと、他の第１接続部１６がそれぞれ接続される第１端子部１３Ｄと、第２接続部１８が接続される円形状の第２端子部１３Ｅとを有している。また第１端子部１３Ｄと第２端子部１３Ｅとの間、電源端子ブロック部１３Ｆと第２端子部１３Ｅとの間、およびＧＮＤ（グランド）端子ブロック部１３Ｇと第２端子部１３Ｅとの間にそれぞれ配線部１３Ｃが介在されている。なお図１０（変形例３）において、第２端子部１３Ｅに接続される配線（配線部１３Ｃ）、引き出し線は、はんだボール実装時のはんだ流れを防止するため、それぞれクランク形状の配線、引き出し線としている。
図９および図１０に示すように、電源端子ブロック部１３ＦとＧＮＤ（グランド）端子ブロック部１３Ｇとを設け、電極１５Ａのうち電源端子およびグランド端子をそれぞれまとめて電気的に接続することにより、第２接続部１８、１９の数を減らすことができる。
図１１（変形例４）において、半導体装置用配線部材１０は、半導体装置用配線部材１０より若干大きい分割ダイパッド２０Ａ上に載置されている。また銅配線層１３は、第１接続部１６を介して半導体チップ１５上の複数の電源端子用電極１５Ａと電気的に接続される電源端子ブロック部１３Ｆと、第１接続部１６を介して半導体チップ１５上の複数のグランド端子用電極１５Ａと電気的に接続されるＧＮＤ（グランド）端子ブロック部１３Ｇとを有している。分割ダイパッド２０ＡはＧＮＤブロックとして構成され、分割ダイパッド２０ＡとＧＮＤ（グランド）端子ブロック部１３Ｇとは、第２接続部１９によって接続されている。
図１１において、電源端子ブロック部１３ＦとＧＮＤ（グランド）端子ブロック部１３Ｇとを設け、電極１５Ａのうち電源端子およびグランド端子をそれぞれまとめて電気的に接続し、かつ分割ダイパッド２０ＡとＧＮＤ（グランド）端子ブロック部１３Ｇとを第２接続部１９によって接続することにより、半導体装置全体における第２接続部１９の数を減らすことができる。
図９乃至図１１（変形例２乃至変形例４）において、半導体チップ１５のサイズより大きい銅配線層からなるダイパッドを設け、このダイパッド上に絶縁フィルム（またはペースト）を介して半導体チップ１５を搭載しても良い。この場合、銅配線層からなるダイパッドをＧＮＤ（グランド）層として構成し、半導体チップ１５の電極１５Ａとダイパッドとをワイヤにより接続することにより、半導体装置中の総端子数を減らすことができる。
第２の実施の形態
次に、本発明の第２の実施の形態について図１２および図１３（ａ）−（ｅ）を参照して説明する。
ここで、図１２は、本発明の第２の実施の形態を示す概略断面図であり、図１３（ａ）−（ｅ）は、パッケージタイプの半導体装置の製造方法を示す図である。図１２および図１３（ａ）−（ｅ）に示す第２の実施の形態は、第２接続部が封止樹脂部から外方に露出している点が異なるものであり、他の構成は上述した第１の実施の形態と略同一である。図１２および図１３（ａ）−（ｅ）において、図１乃至図１１に示す第１の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
図１２に示すように、本実施の形態によるパッケージタイプの半導体装置４０は、上述した半導体装置用配線部材１０と、半導体装置用配線部材１０の半導体チップ載置部１１Ａ上に接着層１４を介して載置され複数の電極１５Ａを有する半導体チップ１５とを備えている。
さらに、半導体チップ１５の各電極１５Ａと銅配線層１３の各第１端子部１３Ｄとの間が、それぞれ金（Ａｕ）製のボンディングワイヤからなる第１接続部１６により接続されている。
一方、銅配線層１３の各第２端子部１３Ｅ上に、半田接続部からなる外部接続用の第２接続部２４が各々設けられている。図１２に示すように、第２接続部２４は、半田ボールを２段に積層することにより構成されているが、第２接続部２４の高さを一定以上とすることができるのであればこのような構造に限定されない。
また銅配線層１３、半導体チップ１５、および第１接続部１６が封止樹脂部２３により封止されている。さらに、上述した第２接続部２４は、封止樹脂部２３から外方に露出している。第２接続部２４のうち封止樹脂部２３外方に露出した部分は、例えば外部機器の導電性部材と電気的に接続するために設けられており、これにより半導体チップ１５と外部機器とを確実に電気的に接続することができる。
なお金属基板１２としては各種金属を用いることができるが、金属基板１２がステンレスからなることが最も好ましい。金属基板１２がステンレスからなることにより、金属基板１２の剛性を高めることができ、金属基板１２の厚さを薄くすることができる。また、半導体チップ１５からの熱を金属基板１２の裏面から放熱させることができる。
次に、図１２に示すパッケージタイプの半導体装置４０を製造する方法について、図１３（ａ）−（ｅ）により説明する。
まず図６（ａ）−（ｄ）に示す工程により、半導体装置用配線部材１０を作製する（図１３（ａ））。次に、半導体装置用配線部材１０の半導体チップ載置部１１Ａ上に接着層１４を介して半導体チップ１５を載置して固定する（図１３（ｂ））。次いで、半導体チップ１５の各電極１５Ａと銅配線層１３の各第１端子部１３Ｄとの間をボンディングワイヤからなる第１接続部１６により接続する（図１３（ｃ））。
次に、銅配線層１３の各第２端子部１３Ｅ上に各々外部接続用の第２接続部２４（半田ボール）を設ける（図１３（ｄ））。その後、封止樹脂部２３により銅配線層１３、半導体チップ１５、および第１接続部１６を封止することにより、図１２に示す半導体装置４０が作製される（図１３（ｅ））。
このように本実施の形態によれば、従来より小型の半導体チップ１５を外部機器に接続することができる。すなわち本実施の形態によれば、半導体チップ１５の電極１５Ａと銅配線層１３の第１端子部１３Ｄとの間が第１接続部１６により接続され、銅配線層１３の各第２端子部１３Ｅ上に半田接続部からなる外部接続用の第２接続部２４が設けられている。これにより、外部機器の各導電性部材間のピッチが相対的に広く、半導体チップ１５の各電極１５Ａ間のピッチが相対的に狭い（例えば４０μｍ）場合であっても、半導体チップ１５と外部機器とを確実に接続することができる。
また本実施の形態によれば、第１接続部１６と第２接続部２４との間に銅配線層１３を介在させているので、半導体チップ１５の電極１５Ａと第２接続部２４との間を直接金製のボンディングワイヤで接続する場合と比較して半導体装置４０の製造コストを低減することができる。
また本実施の形態によれば、金属基板１２はステンレスからなっているので、従来のポリイミドからなる基板と比較して剛性があり、取り扱いがしやすく、かつ厚さを薄くすることができる。また、半導体チップ１５からの熱を金属基板１２の裏面から放熱させることができる。
なお図１２に示す半導体装置４０は、多面付けされた状態（図示せず）からダイサーカットにより個別に切り離されるようになっている。しかしながら、金属基板１２がステンレスからなるため、半導体装置４０をカットすることが難しいことも考えられる。この場合、エッチングにより、予め金属基板１２にダイサーカット刃（ブレード）より幅の広いダイサーカットライン部を形成しておくことにより、ダイシング効率を向上させることができる。
なお、上述した各実施の形態において、絶縁層１１の銅配線層１３側ではなく、銅配線層１３上に半導体チップ載置部１１Ａを形成しても良い。この場合、半導体チップ１５は、絶縁フィルム（またはペースト）を介して半導体チップ載置部１１Ａに載置される。
第３の実施の形態
次に、本発明の第３の実施の形態について図１６乃至図２１を参照して説明する。
ここで、図１６は、本発明の第３の実施の形態による半導体装置用配線部材を示す概略断面図であり、図１７は、本発明の第３の実施の形態による半導体装置用複合配線部材を示す概略断面図である。図１８は、本発明の第３の実施の形態による半導体装置用配線部材の変形例を示す概略断面図であり、図１９は、本発明の第３の実施の形態による半導体装置を示す概略断面図である。また図２０（ａ）−（ｄ）は、本発明の第３の実施の形態による半導体装置用配線部材の製造方法を示す図であり、図２１（ａ）−（ｆ）は、本発明の第３の実施の形態による半導体装置の製造方法を示す図である。図１６乃至図２１において、図１乃至図１１に示す第１の実施の形態と同一部分には同一の符号を付してある。
まず図１６により、本実施の形態による半導体装置用配線部材の概略について説明する。なお図１６において、便宜上、半導体装置用配線部材を構成する部分以外を仮想線（２点鎖線）で示している。
図１６に示すように、本実施の形態によるワイヤ接続タイプの半導体装置用配線部材１０は、例えばポリイミドからなる絶縁層１１と、絶縁層１１の一の側に配置された金属基板１２と、絶縁層１１の他の側に配置された銅配線層１３とを備えている。このうち銅配線層１３は、半導体チップ１５の電極１５Ａと各々電気的に接続される複数の第１端子部１３Ｄと、インナーリード部２１（外部配線部材）と各々電気的に接続される複数の第２端子部１３Ｅと、第１端子部１３Ｄと第２端子部１３Ｅとを各々電気的に接続する複数の配線部１３Ｃとを含んでいる。
金属基板１２としては各種金属を用いることができるが、ステンレスからなることが最も好ましい。金属基板１２がステンレスからなることにより、金属基板１２の剛性を高めることができ、金属基板１２の厚さを薄くすることができる。
また銅配線層１３上に半導体チップ載置部３１が形成されている。この半導体チップ載置部３１上に、その周囲に沿って設けられた複数の電極１５Ａを有する半導体チップ１５を載置できるようになっている。この場合、半導体チップ１５は、半導体チップ載置部３１上に接着層１４を介して載置固定される。また半導体チップ１５の各電極１５Ａと銅配線層１３の各第１端子部１３Ｄとの間が、それぞれ金（Ａｕ）製のボンディングワイヤからなる第１接続部１６により電気的に接続可能となっている。
他方、銅配線層１３の各第２端子部１３Ｅとリードフレーム２０の各インナーリード部２１とは、第２接続部１９を介して電気的に接続されるようになっている。
次に図１７により、本実施の形態による半導体装置用複合配線部材の概略について説明する。なお図１７において、便宜上、半導体装置用複合配線部材を構成する部分以外を仮想線（２点鎖線）で示している。
図１７に示すように、半導体装置用複合配線部材１０Ａは、上述した半導体装置用配線部材１０と、この半導体装置用配線部材１０に電気的に接続されたリードフレーム２０と、銅配線層１３の第２端子部１３Ｅとリードフレーム２０とを電気的に接続する第２接続部１９とにより構成されている。この半導体装置用複合配線部材１０Ａは、半導体チップ１５上の電極１５Ａと図示しない外部の配線基板とを電気的に接続するものである。
このうちリードフレーム２０は、半導体装置用配線部材１０を載置するダイパッド２２と、ダイパッド２２外方に位置するリード部２５とを有している。リード部２５上には、銀めっきまたはパラジウムめっきからなるインナーリード部２１（外部配線部材）が設けられている。
またダイパッド２２は、半導体チップ１５を載置する中央エリア２２ａと、中央エリア２２ａ外周に位置し、リード部２５と略同一の厚みを有する周縁エリア２２ｂとを有している。このダイパッド２２の中央エリア２２ａと周縁エリア２２ｂとの間には、スリット孔２６が設けられている。このスリット孔２６は、後述するように、半導体装置用配線部材１０とリードフレーム２０とを接着する接着剤から発生するガスを外方へ排出するためのものである。
なおダイパッド２２のうち少なくとも中央エリア２２ａはハーフエッチング等の方法により薄く形成されている。すなわち中央エリア２２ａの厚みは、リード部２５および周縁エリア２２ｂの厚みより薄く形成されている。これにより、半導体チップ１５が搭載された半導体装置３０を薄型に構成することが可能となる。
一方、第２接続部１９は、金製のボンディングワイヤからなり、それぞれその一端が対応する第２端子部１３Ｅに接続されるとともに、他端がリードフレーム２０のインナーリード部２１に接続されている。
ところで、図１８の変形例に示すように、半導体チップ１５の各電極１５Ａを銅配線層１３側に向けるとともに、この半導体チップ１５の各電極１５Ａと銅配線層１３の各第１端子部１３Ｄとの間をバンプまたは半田ボールからなる第１接続部１６Ａにより接続してもよい（フリップチップ接続）。この場合、第１接続部として金製のボンディングワイヤを使用しないため、製造コストを更に削減することができる。
次に図１９により、上述した半導体装置用配線部材および半導体装置用複合配線部材を有する半導体装置の概略について説明する。
図１９に示す半導体装置３０は、図１６に示す半導体装置用配線部材１０および図１７に示す半導体装置用複合配線部材１０Ａを含んでいる。すなわち半導体装置３０は、ダイパッド２２を有するリードフレーム２０と、リードフレーム２０のダイパッド２２上に載置されリードフレーム２０に電気的に接続された半導体装置用配線部材１０と、半導体装置用配線部材１０の半導体チップ載置部３１に載置され、電極１５Ａを有する半導体チップ１５とを有している。
このうちリードフレーム２０の上面に、複数の導電性のインナーリード部２１が形成されている。ボンディングワイヤからなる各第２接続部１９は、銅配線層１３の各第２端子部１３Ｅと、対応するインナーリード部２１とを電気的に接続している。また、半導体チップ１５上の電極１５Ａと第１端子部１３Ｄとはボンディングワイヤからなる第１接続部１６により電気的に接続されている。さらに、リードフレーム２０のリード部２５の一部を露出した状態で半導体チップ１５、銅配線層１３、リードフレーム２０、第１接続部１６、および第２接続部１９が封止樹脂部２３により樹脂封止されている。
なお、ダイパッド２２の構成は図１７を用いて既に説明したもの同様であるので、ここでは説明を省略する。
また図１９において、ダイパッド２２底面から封止樹脂部２３下面までの長さＨ1と、半導体装置用配線部材１０から封止樹脂部２３上面までの長さＨ2とは、略同一の長さとなっている。このことにより、吸湿試験（リフロー試験）の際、半導体装置３０に反りやクラックが発生することを防止することができる（詳細は後述する）。
次にこのような構成からなる本実施の形態の作用について説明する。
はじめに、本実施の形態による半導体装置用配線部材１０（図１６）を製造する方法について、図２０（ａ）−（ｄ）により説明する。
まず、ステンレスからなる金属基板１２を準備する（図２０（ａ））。次に金属基板１２上にポリイミドからなる絶縁層１１を積層する（図２０（ｂ））。
次いで、絶縁層１１上にアディティブ法またはエッチング法により銅層１３Ａを形成する（図２０（ｃ））。次いで電解めっきまたは無電解めっきにより、銅層１３Ａ上に例えばニッケル（Ｎｉ）めっき層および金（Ａｕ）めっき層からなるめっき層１３Ｂを形成することにより、銅層１３Ａおよびめっき層１３Ｂからなる銅配線層１３を形成する（図２０（ｄ））。この際、銅配線層１３の第１端子部１３Ｄ、第２端子部１３Ｅ、および配線部１３Ｃも同時に形成される。このようにして、絶縁層１１と金属基板１２と銅配線層１３とを有する半導体装置用配線部材１０が得られる。また銅配線層１３上に半導体チップ載置部３１が形成される。
次に、本実施の形態による半導体装置（図１９）を製造する方法について、図２１（ａ）−（ｆ）により説明する。
まず上述した図２０（ａ）−（ｄ）に示す工程により、半導体装置用配線部材１０を作製する（図２１（ａ））。次に、インナーリード部２１とダイパッド２２とを有するリードフレーム２０を準備し、このリードフレーム２０のダイパッド２２上に半導体装置用配線部材１０を載置する（図２１（ｂ））。この際、半導体装置用配線部材１０は、ダイパッド２２に接着剤を用いて接着される。この場合、半導体装置用配線部材１０の表面が平坦に形成されているので、ダイパッド２２に対して半導体装置用配線部材１０を面内で均等に加圧することができる。これにより、接着後に半導体装置用配線部材１０とダイパッド２２との間に隙間が生じないようになっている。
次に、半導体装置用配線部材１０の半導体チップ載置部３１上に接着層１４を介して半導体チップ１５を載置して固定するとともに（図２１（ｃ））、半導体チップ１５の各電極１５Ａと銅配線層１３の各第１端子部１３Ｄとの間をボンディングワイヤからなる第１接続部１６により接続する（図２１（ｄ））。
次に、銅配線層１３の各第２端子部１３Ｅと、対応するリードフレーム２０のインナーリード部２１とを、それぞれボンディングワイヤからなる第２接続部１９により接続する（図２１（ｅ））。その後、リードフレーム２０の一部（アウタリード部）を露出した状態で半導体装置用配線部材１０、半導体チップ１５、第１接続部１６、ダイパッド２２、第２接続部１９、およびインナーリード部２１を封止樹脂部２３により封止することにより、図１９に示す半導体装置３０が得られる（図２１（ｆ））。
ところで、封止樹脂部２３による樹脂封止の際、半導体装置用配線部材１０およびダイパッド２２は約１８０℃程度で加熱される。この際、半導体装置用配線部材１０とダイパッド２２とを接着する接着剤も加熱され、これにより接着剤から有機ガスが発生する場合がある。また、接着剤に吸湿した水が加熱されて水蒸気が発生することもありうる。これに対して本実施の形態において、ダイパッド２２の中央エリア２２ａと周縁エリア２２ｂとの間にスリット孔２６を設けているので、接着剤から発生したガス（有機ガスおよび／または水蒸気）は、封止樹脂部２３が固化するまでの間にスリット孔２６を通って外方へ排出され、封止樹脂部２３内に残存することがない。
他方、このようなスリット孔２６を設けなかった場合、ガス（有機ガスおよび／または水蒸気）がダイパッド２２と半導体装置用配線部材１０との間付近に残存したまま封止樹脂部２３が固化する。この場合、完成後の半導体装置３０に対して吸湿試験（リフロー試験）を行った際、ガスが残存した部分が膨潤し、ここからクラックが発生するおそれがある。これに対して本実施の形態によれば、ダイパッド２２にスリット孔２６を設けたことにより接着剤からのガスを外方へ逃がすことができるので、吸湿試験（リフロー試験）の際に、半導体装置３０にクラックが発生することがない。
このように本実施の形態によれば、従来よりファイン化された小型の半導体チップ１５をリードフレーム２０に搭載することができる。すなわちリードフレーム２０のインナーリード部２１間のピッチは比較的広く（例えば１３０μｍ）、半導体チップ１５の電極１５Ａ間のピッチは比較的狭いが（例えば４０μｍ）、このような場合であっても、半導体チップ１５とリードフレーム２０のインナーリード部２１とを確実に接続することができる。
また本実施の形態によれば、ダイパッド２２のうち少なくとも半導体チップ１５を載置する中央エリア２２ａの厚みをリード部２５の厚みより薄くしたので、半導体装置３０を薄型に構成することができる。
また本実施の形態によれば、ダイパッド２２の中央エリア２２ａと周縁エリア２２ｂとの間にスリット孔２６を設け、半導体装置用配線部材１０とリードフレーム２０とを接着する接着剤から発生するガスをスリット孔２６から外方へ排出するので、吸湿試験（リフロー試験）の際、半導体装置３０にクラックが発生することを防止することができる。
また本実施の形態によれば、ダイパッド２２底面から封止樹脂部２３下面までの長さと、半導体装置用配線部材１０の銅配線層１３から封止樹脂部２３上面までの長さとを略同一としている。すなわち封止樹脂部２３の体積が、半導体装置３０の表面側と裏面側とで略均一となっている。この結果、吸湿試験（リフロー試験）の際、表面側と裏面側とで封止樹脂部２３が均一に膨張するので、半導体装置３０に反りやクラックが発生することを防止することができる。
また本実施の形態によれば、第１接続部１６と第２接続部１８との間に銅配線層１３を介在させているので、半導体チップ１５の電極１５Ａとリードフレーム２０のインナーリード部２１とを直接金製のボンディングワイヤで接続する場合と比較して、半導体装置３０の製造コストを低減することができる。
また本実施の形態によれば、金属基板１２はステンレスからなっているので、従来のポリイミドからなる基板と比較して剛性があり、取り扱いがしやすく、かつ厚さを薄くすることができる。
第４の実施の形態
次に、本発明の第４の実施の形態について図２２乃至図２５を参照して説明する。
ここで、図２２は、本発明の第４の実施の形態による半導体装置を示す概略断面図であり、図２３は、本発明の第４の実施の形態による半導体装置に用いられる半導体装置用配線部材を示す平面図である。図２４（ａ）−（ｅ）は、本発明の第４の実施の形態による半導体装置の製造方法を示す図であり、図２５は、本発明の第４の実施の形態による半導体装置の変形例を示す概略断面図である。図２２乃至図２５に示す第４の実施の形態は、第２接続部２７Ａ、２７Ｂ、銅配線層１３、および半導体チップ載置部３１の構成が異なるものであり、他の構成は上述した第２の実施の形態と略同一である。図２２乃至図２５において、図１２および図１３（ａ）−（ｅ）に示す第２の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
図２２に示すように、本実施の形態によるパッケージタイプの半導体装置４０は、上述した半導体装置用配線部材１０と、半導体装置用配線部材１０の銅配線層１３上に形成された半導体チップ載置部３１上に接着層１４を介して載置されるとともに、複数の電極１５Ａを有する半導体チップ１５とを備えている。
半導体装置用配線部材１０は、絶縁層１１と、例えばステンレスからなる金属基板１２と、銅配線層１３とを有している。このうち銅配線層１３は、半導体チップ１５の電極１５Ａと各々電気的に接続される複数の第１端子部１３Ｄと、外部接続用の複数の第２端子部１３Ｅと、第１端子部１３Ｄと第２端子部１３Ｅとを各々電気的に接続する配線部１３Ｃとを含んでいる。
さらに、半導体チップ１５の各電極１５Ａと銅配線層１３の各第１端子部１３Ｄとの間が、それぞれ金（Ａｕ）製のボンディングワイヤからなる第１接続部１６により接続されている。
一方、銅配線層１３の各第２端子部１３Ｅ上に、半田接続部からなる外部接続用の第２接続部２７Ａ、２７Ｂが各々設けられている。各第２接続部２７Ａ、２７Ｂは半田ボールからなっている。図２２に示すように、これら第２接続部２７Ａ、２７Ｂのうち、半導体チップ１５（第１端子部１３Ｄ）に近い方の第２接続部を符号２７Ａで示し、半導体チップ１５（第１端子部１３Ｄ）から遠い方の第２接続部を符号２７Ｂで示す。
また銅配線層１３、半導体チップ１５、および第１接続部１６が封止樹脂部２３により封止されている。この場合、上述した第２接続部２７Ａ、２７Ｂは、その頂部が封止樹脂部２３から外方に露出している。第２接続部２７Ａ、２７Ｂのうち封止樹脂部２３外方に露出した部分は、例えば外部機器の導電性部材と電気的に接続するために設けられており、これにより半導体チップ１５と外部機器とを電気的に接続することができる。
なお金属基板１２としては各種金属を用いることができるが、金属基板１２がステンレスからなることが最も好ましい。金属基板１２がステンレスからなることにより、金属基板１２の剛性を高めることができ、金属基板１２の厚さを薄くすることができる。また、半導体チップ１５からの熱を金属基板１２の裏面から放熱させることができる。
ところで、図２３は、本実施の形態による半導体装置４０に用いられる半導体装置用配線部材１０を示す平面図である。図２３に示すように、銅配線層１３の複数の第２端子部１３Ｅは、それぞれ平面円形形状を有している。図２３において、複数の第２端子部１３Ｅのうち、第１端子部１３Ｄに近い位置に設けられた第２端子部を符号１３Ｅ1で示し、第１端子部１３Ｄから遠い位置に設けられた第２端子部を符号１３Ｅ2で示している。
図２３に示すように、銅配線層１３の各配線部１３Ｃは、それぞれその途中にクランク部１３Ｈを有している。また第１端子部１３Ｄと（第１端子部１３Ｄに近い方の）第２端子部Ｅ1とを接続する配線部１３Ｃは、第２端子部Ｅ1を囲むように引き回されている（囲み部１３Ｉ）。
このようにクランク部１３Ｈおよび囲み部１３Ｉを設けることにより、以下の効果が得られる。すなわち、第２端子部Ｅ1、Ｅ2上に第２接続部２７Ａ、２７Ｂを半田により形成する際、溶融した半田が配線部１３Ｃに沿って流動する。この場合、クランク部１３Ｈおよび囲み部１３Ｉにより流動する半田が第１端子部１３Ｄから遠ざけられ、これにより、半田が第１端子部１３Ｄまで達しないようになっている。これに対して、仮にクランク部１３Ｈおよび囲み部１３Ｉを設けない場合、流動する半田が第１端子部１３Ｄに達してしまう可能性がある。この場合、ワイヤボンディング工程において、第１接続部１６（ボンディングワイヤ）が第１端子部１３Ｄに接続できない不具合が生じるおそれがある。
なお、図２５の変形例に示すように、銅配線層１３の裏面に、放熱板接着層２８を介して放熱板２９を取り付けても良い。この場合、放熱板接着層２８は例えばダイアタッチメントフィルムからなり、放熱板２９は例えば銅からなっている。このような構成により、半導体チップ１５からの熱が放熱板２９を介して外方へ放熱されるので、半導体装置４０の放熱特性を更に向上させることができる。
次に、図２２に示すパッケージタイプの半導体装置４０を製造する方法について、図２４（ａ）−（ｅ）により説明する。
まず図２０（ａ）−（ｄ）に示す工程により、半導体装置用配線部材１０を作製する（図２４（ａ））。次に、銅配線層１３の各第２端子部１３Ｅ（第２端子部１３Ｅ1、第２端子部Ｅ2）上に各々外部接続用の第２接続部２７Ａ、２７Ｂ（半田ボール）を設ける（図２４（ｂ））。この際、上述したように配線部１３Ｃは第２端子部１３Ｅ1を囲むように引き回されている（図２３）。これにより、第２接続部２７Ａ、２７Ｂを形成するとき、半田が配線部１３Ｃに沿って流動した場合でも、この半田が第１端子部１３Ｄまで達しないようになっている。
次に、半導体装置用配線部材１０の半導体チップ載置部３１上に接着層１４を介して半導体チップ１５を載置して固定する（図２４（ｃ））。次いで、半導体チップ１５の各電極１５Ａと銅配線層１３の各第１端子部１３Ｄとの間をボンディングワイヤからなる第１接続部１６により接続する（図２４（ｄ））。
その後、封止樹脂部２３により銅配線層１３、半導体チップ１５、および第１接続部１６を封止することにより、図２２に示す半導体装置４０が得られる（図２４（ｅ））。
このように本実施の形態によれば、従来より小型の半導体チップ１５を外部機器に接続することができる。すなわち本実施の形態によれば、半導体チップ１５の電極１５Ａと銅配線層１３の第１端子部１３Ｄとの間が第１接続部１６により接続され、銅配線層１３の各第２端子部１３Ｅ上に半田ボールからなる外部接続用の第２接続部２７Ａ、２７Ｂが設けられている。これにより、外部機器の各導電性部材間のピッチが相対的に広く、半導体チップ１５の各電極１５Ａ間のピッチが相対的に狭い（例えば４０μｍ）場合であっても、半導体チップ１５と外部機器とを確実に接続することができる。
また本実施の形態によれば、第１接続部１６と第２接続部２７Ａ、２７Ｂとの間に銅配線層１３を介在させているので、半導体チップ１５の電極１５Ａと第２接続部２７Ａ、２７Ｂとの間を直接金製のボンディングワイヤで接続する場合と比較して半導体装置４０の製造コストを低減することができる。
また本実施の形態によれば、金属基板１２はステンレスからなっているので、従来のポリイミドからなる基板と比較して剛性があり、取り扱いがしやすく、かつ厚さを薄くすることができる。また、半導体チップ１５からの熱を金属基板１２の裏面から放熱させることができる。
１０ 半導体装置用配線部材
１０Ａ 半導体装置用複合配線部材
１１ 絶縁層
１１Ａ、３１ 半導体チップ載置部
１２ 金属基板
１３ 銅配線層
１４ 接着層
１５ 半導体チップ
１６ 第１接続部
１８、１９、２４、２７Ａ、２７Ｂ 第２接続部
２０ リードフレーム
２１ インナーリード部
２２ ダイパッド
２３ 封止樹脂部
２５ リード部
２６ スリット孔
２８ 放熱板接着層
２９ 放熱板
３０、４０ 半導体装置

Claims (7)

  1. 半導体チップ上の電極と外部配線部材とを電気的に接続する半導体装置用配線部材において、
    絶縁層と、
    絶縁層の一の側に配置された金属基板と、
    絶縁層の他の側に配置された銅配線層とを備え、
    絶縁層の銅配線層側または銅配線層上に半導体チップ載置部が形成され、
    銅配線層は、半導体チップ上の電極と接続される第１端子部と、外部配線部材と接続される第２端子部と、第１端子部と第２端子部とを接続する配線部とを含み、
    銅配線層は、半導体チップ上の複数の電極と電気的に接続される端子ブロック部を有することを特徴とする半導体装置用配線部材。
  2. 金属基板は、ステンレスからなることを特徴とする請求項１記載の半導体装置用配線部材。
  3. 半導体チップ上の電極と配線基板とを電気的に接続するための半導体装置用複合配線部材において、
    配線部材と、
    この配線部材に電気的に接続されたリードフレームとを備え、
    配線部材は、絶縁層と、絶縁層の一の側に配置された金属基板と、絶縁層の他の側に配置された銅配線層とを有し、
    絶縁層の銅配線層側または銅配線層上に半導体チップ載置部が形成され、
    銅配線層は、半導体チップ上の電極と接続される第１端子部と、リードフレームと接続される第２端子部と、第１端子部と第２端子部とを接続する配線部とを含み、
    銅配線層の第２端子部とリードフレームとは第２接続部を介して電気的に接続され、
    銅配線層は、半導体チップ上の複数の電極と電気的に接続される端子ブロック部を有することを特徴とする半導体装置用複合配線部材。
  4. 金属基板は、ステンレスからなることを特徴とする請求項３記載の半導体装置用複合配線部材。
  5. 第２接続部は、半田からなることを特徴とする請求項３または４記載の半導体装置用複合配線部材。
  6. 第２接続部は、ボンディングワイヤからなることを特徴とする請求項３または４記載の半導体装置用複合配線部材。
  7. 樹脂封止型半導体装置において、
    絶縁層と、絶縁層の一の側に配置された金属基板と、絶縁層の他の側に配置された銅配線層とを有し、絶縁層の銅配線層側または銅配線層上に半導体チップ載置部が形成され、銅配線層は、半導体チップ上の電極と接続される第１端子部と、外部配線部材と接続される第２端子部と、第１端子部と第２端子部とを接続する配線部とを含む配線部材と、
    この配線部材に電気的に接続されたリードフレームと、
    配線部材の半導体チップ載置部に載置され、電極を有する半導体チップとを備え、
    半導体チップ上の電極と第１端子部とは第１接続部により電気的に接続され、
    第２端子部とリードフレームとは第２接続部により電気的に接続され、
    リードフレームの一部を露出した状態で半導体チップ、銅配線層、リードフレーム、第１接続部、および第２接続部が樹脂封止部により樹脂封止され、
    銅配線層は、半導体チップ上の複数の電極と電気的に接続される端子ブロック部を有することを特徴とする樹脂封止型半導体装置。
JP2009004827A 2008-01-15 2009-01-13 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置 Active JP5110441B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009004827A JP5110441B2 (ja) 2008-01-15 2009-01-13 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置
TW102131281A TWI501371B (zh) 2009-01-13 2009-07-15 A wiring member for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed type semiconductor device
TW098123933A TWI416688B (zh) 2009-01-13 2009-07-15 A wiring device for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008005521 2008-01-15
JP2008005521 2008-01-15
JP2009004827A JP5110441B2 (ja) 2008-01-15 2009-01-13 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012183336A Division JP5545332B2 (ja) 2008-01-15 2012-08-22 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JP2009194373A JP2009194373A (ja) 2009-08-27
JP5110441B2 true JP5110441B2 (ja) 2012-12-26

Family

ID=40898364

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2009004827A Active JP5110441B2 (ja) 2008-01-15 2009-01-13 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置
JP2012183336A Active JP5545332B2 (ja) 2008-01-15 2012-08-22 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置
JP2014100868A Pending JP2014143450A (ja) 2008-01-15 2014-05-14 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2012183336A Active JP5545332B2 (ja) 2008-01-15 2012-08-22 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置
JP2014100868A Pending JP2014143450A (ja) 2008-01-15 2014-05-14 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置

Country Status (2)

Country Link
US (3) US8148804B2 (ja)
JP (3) JP5110441B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5110441B2 (ja) * 2008-01-15 2012-12-26 大日本印刷株式会社 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置
TWI395314B (zh) * 2009-10-16 2013-05-01 Neobulb Technologies Inc 晶片導線架及光電能量轉換模組
JP2012114173A (ja) * 2010-11-23 2012-06-14 Shinko Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
US8525312B2 (en) * 2011-08-12 2013-09-03 Tessera, Inc. Area array quad flat no-lead (QFN) package
CN103715164B (zh) * 2012-09-29 2016-08-10 富葵精密组件(深圳)有限公司 柔性电路板及芯片封装结构
US9736924B2 (en) * 2013-02-26 2017-08-15 Tatsuta Electric Wire & Cable Co., Ltd. Reinforcing member for flexible printed wiring board, flexible printed wiring board, and shield printed wiring board

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2688099B2 (ja) 1989-07-01 1997-12-08 イビデン株式会社 半導体搭載用基板とその製造方法
JPH03191560A (ja) 1989-12-20 1991-08-21 Nec Corp 樹脂封止型半導体装置
JP2605157B2 (ja) 1990-01-29 1997-04-30 沖電気工業株式会社 モールドパッケージ型厚膜ハイブリッドｉｃ
JPH04139837A (ja) * 1990-10-01 1992-05-13 Seiko Epson Corp 半導体装置用リードフレーム
JPH04280462A (ja) * 1991-03-08 1992-10-06 Mitsubishi Electric Corp リードフレームおよびこのリードフレームを使用した半導体装置
JPH04326562A (ja) * 1991-04-26 1992-11-16 Nec Corp 半導体装置
JPH05335468A (ja) * 1992-06-03 1993-12-17 Toppan Printing Co Ltd リードフレームの製造方法
JPH06252336A (ja) * 1993-02-24 1994-09-09 Toppan Printing Co Ltd リードフレームおよびその製造方法
JPH0794551A (ja) * 1993-09-25 1995-04-07 Nec Corp 半導体装置
JPH07211852A (ja) * 1994-01-21 1995-08-11 Sony Corp リードフレーム、それを用いた半導体装置及びその製造装置
WO1995026047A1 (en) * 1994-03-18 1995-09-28 Hitachi Chemical Company, Ltd. Semiconductor package manufacturing method and semiconductor package
JPH07283266A (ja) * 1994-04-14 1995-10-27 Fujitsu Ltd 両面接続構造および電子部品
US5717252A (en) * 1994-07-25 1998-02-10 Mitsui High-Tec, Inc. Solder-ball connected semiconductor device with a recessed chip mounting area
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
JPH08250529A (ja) * 1995-03-09 1996-09-27 Citizen Watch Co Ltd 樹脂封止型半導体装置及びその製造方法
JP2896751B2 (ja) 1995-03-30 1999-05-31 株式会社巴川製紙所 電子部品用接着テープ
JPH09186285A (ja) * 1996-01-04 1997-07-15 Toppan Printing Co Ltd 二層リードフレーム
US5852870A (en) * 1996-04-24 1998-12-29 Amkor Technology, Inc. Method of making grid array assembly
JP2817717B2 (ja) 1996-07-25 1998-10-30 日本電気株式会社 半導体装置およびその製造方法
JP3982895B2 (ja) * 1997-04-09 2007-09-26 三井化学株式会社 金属ベース半導体回路基板
JP2954112B2 (ja) * 1997-10-13 1999-09-27 九州日本電気株式会社 Ｂｇａ型半導体装置及びその製造方法
JPH11186465A (ja) * 1997-12-25 1999-07-09 Matsushita Electron Corp 半導体装置およびその製造方法
JP2000269376A (ja) * 1999-03-16 2000-09-29 Toshiba Microelectronics Corp 半導体装置
JP2001077288A (ja) * 1999-09-01 2001-03-23 Dainippon Printing Co Ltd リードフレーム部材およびその製造方法
JP3485507B2 (ja) * 1999-10-25 2004-01-13 沖電気工業株式会社 半導体装置
JP3247357B2 (ja) * 1999-11-01 2002-01-15 中村製作所株式会社 放熱器付パッケージ及びその形成方法
US7161239B2 (en) * 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
KR100352778B1 (ko) * 2001-01-31 2002-09-16 삼성전자 주식회사 투영 공백 패턴을 갖는 접지 금속판을 포함하는 접속 구조및 반도체 칩 패키지
JP2002335056A (ja) * 2001-05-08 2002-11-22 Nitto Shinko Kk 金属ベース基板及びその製造方法
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP4540884B2 (ja) * 2001-06-19 2010-09-08 三菱電機株式会社 半導体装置
JP2003204015A (ja) * 2002-01-10 2003-07-18 Oki Electric Ind Co Ltd 半導体装置、半導体装置の製造方法、及びインターポーザ基板の製造方法
JP2003209366A (ja) * 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
JP3972182B2 (ja) * 2002-03-05 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
JP4207112B2 (ja) * 2002-06-10 2009-01-14 富士電機デバイステクノロジー株式会社 樹脂封止型半導体装置の製造方法
JP3732194B2 (ja) * 2003-09-03 2006-01-05 沖電気工業株式会社 半導体装置
JP2005116685A (ja) * 2003-10-06 2005-04-28 Seiko Epson Corp プリント配線基板、電子部品モジュール及び電子機器
US7008820B2 (en) * 2004-06-10 2006-03-07 St Assembly Test Services Ltd. Chip scale package with open substrate
JP2006128249A (ja) * 2004-10-27 2006-05-18 Sumitomo Metal Electronics Devices Inc 半導体素子収納用パッケージ及びその製造方法
JP2006179856A (ja) * 2004-11-25 2006-07-06 Fuji Electric Holdings Co Ltd 絶縁基板および半導体装置
JP5110441B2 (ja) * 2008-01-15 2012-12-26 大日本印刷株式会社 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置
JP2009246104A (ja) * 2008-03-31 2009-10-22 Kyushu Institute Of Technology 配線用電子部品及びその製造方法
US8227908B2 (en) * 2008-07-07 2012-07-24 Infineon Technologies Ag Electronic device having contact elements with a specified cross section and manufacturing thereof
JP5293469B2 (ja) * 2009-07-13 2013-09-18 大日本印刷株式会社 半導体装置用複合配線部材および樹脂封止型半導体装置
JP5469546B2 (ja) * 2010-06-22 2014-04-16 株式会社ジェイデバイス 半導体装置の製造方法

Also Published As

Publication number Publication date
US9324636B2 (en) 2016-04-26
US8148804B2 (en) 2012-04-03
JP2014143450A (ja) 2014-08-07
US20120175759A1 (en) 2012-07-12
US8796832B2 (en) 2014-08-05
JP5545332B2 (ja) 2014-07-09
US20140299995A1 (en) 2014-10-09
US20090189263A1 (en) 2009-07-30
JP2012248889A (ja) 2012-12-13
JP2009194373A (ja) 2009-08-27

Similar Documents

Publication Publication Date Title
US11289409B2 (en) Method for fabricating carrier-free semiconductor package
US6756252B2 (en) Multilayer laser trim interconnect method
JP5545332B2 (ja) 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置
US7298026B2 (en) Large die package and method for the fabrication thereof
US20110210442A1 (en) Semiconductor Package and Trace Substrate with Enhanced Routing Design Flexibility and Method of Manufacturing Thereof
JP2009140962A (ja) 半導体装置およびその製造方法
US6841884B2 (en) Semiconductor device
US9281289B2 (en) Semiconductor device and method of manufacturing the same
JP5293469B2 (ja) 半導体装置用複合配線部材および樹脂封止型半導体装置
KR20120031132A (ko) 반도체 디바이스용 높은 접착 라인 두께
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
US20090102029A1 (en) Semiconductor Device
US20100289145A1 (en) Wafer chip scale package with center conductive mass
CN111199924B (zh) 半导体封装结构及其制作方法
TWI416688B (zh) A wiring device for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed semiconductor device
JP3968321B2 (ja) 半導体装置およびその製造方法
CN219658704U (zh) 基板及封装结构
KR20070079654A (ko) 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법
CN115954329A (zh) 扇出型封装结构及其制造方法
JP2010034101A (ja) 半導体装置
KR20100040152A (ko) 반도체 패키지 및 그의 제조 방법
KR20080055324A (ko) 반도체 패키지
JPH11102927A (ja) ボール・グリッド・アレイ・チップサイズ・パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5110441

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150