JPH09186285A - 二層リードフレーム - Google Patents

二層リードフレーム

Info

Publication number
JPH09186285A
JPH09186285A JP8000094A JP9496A JPH09186285A JP H09186285 A JPH09186285 A JP H09186285A JP 8000094 A JP8000094 A JP 8000094A JP 9496 A JP9496 A JP 9496A JP H09186285 A JPH09186285 A JP H09186285A
Authority
JP
Japan
Prior art keywords
lead frame
engagement
lead
heat dissipation
dissipation plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8000094A
Other languages
English (en)
Inventor
Takao Segawa
隆雄 瀬川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP8000094A priority Critical patent/JPH09186285A/ja
Publication of JPH09186285A publication Critical patent/JPH09186285A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】放熱板を有する二層リードフレームにおいて、
製造コストが安価で、放熱板と吊りリードとの係合が容
易に行え、かつ、放熱板の位置精度の良い二層リードフ
レームを提供する。 【解決手段】放熱板とリードフレームとからなり、該放
熱板と、該放熱板を保持すべく該リードフレームに形成
された吊りリードとが係合部位で係合されている二層リ
ードフレームにおいて、該放熱板と該吊りリードとの係
合状態が、該放熱板の係合部にプレス加工により形成さ
れた係合用突起と、該吊りリードの係合部に形成された
係合用孔とが嵌挿され、前記係合用突起の頭部をつぶし
加工により圧潰して係止した状態であることを特徴とす
る二層リードフレーム。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置等に用
いるリードフレームに係わり、特に、リードフレームに
別途作成された放熱板を係合した、所謂、二層リードフ
レームに関する。
【0002】
【従来の技術】従来、半導体集積回路チップ(以下、I
Cチップと記す)から生じる熱の半導体装置内での蓄熱
は問題となっており、この問題を解決する各種の手段が
提案されている。例えば、図9に示すように、予め製造
されたリードフレーム1に、熱伝導率が高く放熱効果の
ある金属(例えば、銅、銅合金、ステンレス鋼、コバー
ル等)等よりなる放熱板4を係合した二層リードフレー
ムが知られている。なお、図中の吊りリード2は、放熱
板4を保持すべく形成されたものであり、放熱板4と吊
りリード2とが係合されるものである。
【0003】上記の二層リードフレームにおいては、図
8に示すように、放熱板4上にICチップ8を載置固定
した後、ワイヤー9等でICチップ8とリード3との電
気的接続を行い、しかる後、封止樹脂7にてリードフレ
ーム1の主要部を封止し半導体装置とするものである。
この封止の際、図中に示すように、放熱板4のICチッ
プ8が載置された面とは反対側の面を封止樹脂7より露
出させることで、ICチップ8から出た熱を、封止樹脂
7より露出した放熱板4面より放散させるものである。
【0004】
【発明が解決しようとする課題】上述した、放熱板4と
吊りリード2とを係合する手段として、両者の係合部を
両面粘着テープで貼りあわせる方法、または、両者の係
合部をレーザースポット溶接する方法等が知られてい
る。
【0005】しかし、両面粘着テープを用いる場合、両
面粘着テープのベースとなるテープ本体は、封止樹脂に
てリードフレームの主要部を封止する際、溶融した封止
樹脂の温度に耐えられるよう耐熱性が要求される。この
ため、テープ本体の材質をポリイミド樹脂等の耐熱性を
有する高価なものとしなければならず、二層リードフレ
ームの製造コストが高くなるとともに、テープ貼り工程
が煩雑になるという問題がある。
【0006】また、レーザースポット溶接を用いる場合
においても、高価なレーザースポット溶接機が必要にな
り、二層リードフレームの製造コストが高くなるもので
ある。
【0007】さらに、放熱板4と吊りリード2とを係合
させる際、両者の位置合わせが煩雑で生産性が低く、か
つ、放熱板の位置が不正確になりやすく、放熱板が位置
ズレを生じることで製品の歩留りが低下するという問題
等もあった。
【0008】本発明は、上述した問題に鑑みてなされた
ものであり、放熱板を有する二層リードフレームにおい
て、製造コストが安価で、放熱板と吊りリードとの係合
が容易に行え、かつ、放熱板の位置精度の良い二層リー
ドフレームを提供することを目的とする。
【0009】
【課題を解決するための手段】すなわち、本発明は、放
熱板とリードフレームとからなり、該放熱板と、該放熱
板を保持すべく該リードフレームに形成された吊りリー
ドとが係合部位で係合されている二層リードフレームに
おいて、該放熱板と該吊りリードとの係合状態が、該放
熱板の係合部にプレス加工により形成された係合用突起
と、該吊りリードの係合部に形成された係合用孔とが嵌
挿され、前記係合用突起の頭部をつぶし加工により圧潰
して係止した状態であることを特徴とする二層リードフ
レームを提供することにより、上記の課題を解決したも
のである。
【0010】
【発明の実施の形態】以下に、図面を用い本発明の説明
を行なう。図1は本発明の一実施例を示す説明図であ
る。図1に示すように、本発明の二層リードフレーム
は、フォトエッチング法または金型を用いた打ち抜き法
等の公知の手段で得られた吊りリード2を有するリード
フレーム1と、例えば、銅、銅合金(リン青銅)、ステ
ンレス鋼、コバール、42合金(Ni42重量%、残部鉄)
等の熱伝導率が高く放熱効果のある金属よりなる放熱板
4とで構成されている。
【0011】ここで、本発明の二層リードフレームの特
徴として、図1および、図1のX−X’線における断面
図である図4(b)に示すように、放熱板4と吊りリー
ド2との係合状態が、放熱板の係合部にプレス加工によ
り形成された係合用突起と、吊りリードの係合部に形成
された係合用孔とが嵌挿され、前記係合用突起の頭部を
つぶし加工により圧潰して係止した状態であることを特
徴としている。
【0012】以下に図面を用い、さらに説明を行う。ま
ず、本発明に用いる放熱板4は、予めリードフレーム1
との係合前に、吊りリード2と係合する部位に、以下の
図2に示すように、係合用の突起5をプレス加工により
形成されているものである。
【0013】すなわち、図2(a)に示すように、所定
の平面形状を有する放熱板4にプレス加工を行い、図2
(b)に示すように、係合用の突起5を形成しているも
のである。なお、プレス加工で形成される突起5の位置
は、放熱板4と吊りリード2と係合する際、後述する吊
りリード2に設けた係合用の貫通孔6と一致する位置と
するものである。
【0014】また、突起5の高さは、後述するように、
吊りリード2の係合用の貫通孔6に係合用の突起5を嵌
挿した際、吊りリード2の表面から突起5が突出する高
さとするものであり、突起5の径は、吊りリード2の係
合用の貫通孔6に嵌挿できるよう、貫通孔6の径より若
干小さめにするものである。例えば、吊りリード2の厚
みが 0.125mmで、貫通孔6の径が0.25〜 0.3mm程度であ
った場合、突起5の高さは 0.4mm程度、また径は 0.2mm
程度とするものである。
【0015】次いで、各吊りリード2には、図3に示す
ように、放熱板4に形成した係合用の突起5が嵌挿され
る、係合用の貫通孔6を設けているものである。なお、
吊りリード2に設ける係合用の貫通孔6は、リードフレ
ーム1を製造した後にドリル等で開けても構わないが、
工程が煩雑になるため、リードフレーム1を製造する際
に形成しておくことが望ましい。例えば、フォトエッチ
ング法でリードフレーム1を製造する場合、エッチング
で係合用の貫通孔6を形成し、また、金型を用いた打ち
抜き法でリードフレーム1を製造する場合、リードフレ
ーム1の製造と同時に打ち抜き等により係合用の貫通孔
6を形成することが望ましい。
【0016】次いで、本発明の二層リードフレームを得
るにあたり、図4(a)に示すように、放熱板4に形成
した係合用の突起5を、吊りリード2に設けた係合用の
孔6に嵌挿する。次いで、吊りリード2表面より突出し
た係合用の突起5の頭部をプレスすることで突起頭部の
つぶしを行い、図4(b)に示すように圧潰させ、放熱
板4と吊りリード2とがカシメられる。これにより、放
熱板4は吊りリード2に係合、係止され、本発明の二層
リードフレームが得られるものである。
【0017】次いで、本発明の二層リードフレームを用
いて半導体装置とする場合、従来通り、例えば図8に示
すように放熱板4上にICチップ8を載置固定した後、
ワイヤー9等でICチップ8とリード3との電気的接続
を行い、しかる後、封止樹脂7にてリードフレームの主
要部を封止し半導体装置とするものであり、この封止の
際、図8中に示すように、放熱板4のICチップ8が載
置された面とは反対側の面を封止樹脂7より露出させる
ものである。
【0018】なお、本発明の実施の形態は、上述した記
述または図に限定されるものではなく、本発明の趣旨に
基づき種々の変形が可能なことはいうまでもない。例え
ば、吊りリード2の放熱板4と係合する部位の形状は、
強度を持たせるため図5に示すように円形であっても構
わず、また、別途製造する放熱板4の平面形状は、上記
実施例では図6(a)としたが、図6(b)〜(c)に
示すようなものとしても構わない。
【0019】また、ICチップ8の厚み、半導体装置の
仕様等によっては、図7に示すように、吊りリード2に
屈曲部を持たせ、他のリード3面より放熱板4の位置を
下げた、もしくは上げたものとしても構わない。
【0020】さらに、放熱板4と係合するリードフレー
ム1は、一枚の金属素材で形成されたものの他に、二層
に分けて製造されたリードフレームを重ね合わせて一枚
のリードフレームとした、所謂、重ね合わせリードフレ
ームであっても構わない。
【0021】
【発明の効果】本発明の二層リードフレームによれば、
放熱板と吊りリードとの係合は、放熱板の係合部にプレ
ス加工により形成された係合用突起と、吊りリードの係
合部に形成された係合用孔とが嵌挿され、係合用突起の
頭部をつぶし加工により圧潰して係止した状態としてい
る。
【0022】これにより、従来の二層リードフレームで
必要とされた両面粘着テープまたは、レーザー溶接機等
が不要となり、二層リードフレームの製造コストを安く
できる。
【0023】また、本発明の二層リードフレームでは、
放熱板と吊りリードとをカシメタ状態としているため、
両者の係合状態が強固になっている。従来の係合方法で
は、放熱板と吊りリードとの係合状態が弱く、封止樹脂
による封止の際、圧力により放熱板と吊りリードとが剥
がれるトラブルが生じることがあった。しかし、本発明
では、係合が強固なため、封止樹脂による封止の際に両
者が剥がれることは無くなる。
【0024】さらに、放熱板と吊りリードとを係合させ
る際、係合用突起のつぶし加工だけで簡単に係合ができ
るため、生産性が上がるといえる。また、放熱板と吊り
リードとの位置合わせは、係合用孔と係合用突起を合わ
せるだけで簡単に行え、放熱板の係合時の位置が正確に
なる等、本発明は低コストで品質の良い二層リードフレ
ームを得る上で実用上優れているといえる。
【0025】
【図面の簡単な説明】
【図1】本発明の二層リードフレームの一実施例の要部
を示す斜視説明図。
【図2】(a)〜(b)は、本発明の二層リードフレー
ムに用いる放熱板の製造工程の一例の要部を工程順に示
す断面説明図。
【図3】本発明の二層リードフレームに用いる吊りリー
ドの一例の要部を示す斜視説明図。
【図4】(a)〜(b)は、本発明の二層リードフレー
ムの製造工程の一例の要部を工程順に示す断面説明図。
【図5】本発明の二層リードフレームに用いる吊りリー
ドの他の例の要部を示す斜視説明図。
【図6】(a)〜(c)は、本発明の二層リードフレー
ムに用いる放熱板の形状例を示す平面説明図。
【図7】本発明の二層リードフレームの他の実施例の要
部を示す断面説明図。
【図8】二層リードフレームを用いた半導体装置の一例
の要部を示す断面説明図。
【図9】従来の二層リードフレームの一例の要部を示す
斜視説明図。
【符号の説明】 1 リードフレーム 2 吊りリード 3 リード 4 放熱板 5 突起 6 孔 7 封止樹脂 8 ICチップ 9 ワイヤー

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】放熱板とリードフレームとからなり、該放
    熱板と、該放熱板を保持すべく該リードフレームに形成
    された吊りリードとが係合部位で係合されている二層リ
    ードフレームにおいて、該放熱板と該吊りリードとの係
    合状態が、該放熱板の係合部にプレス加工により形成さ
    れた係合用突起と、該吊りリードの係合部に形成された
    係合用孔とが嵌挿され、前記係合用突起の頭部をつぶし
    加工により圧潰して係止した状態であることを特徴とす
    る二層リードフレーム。
JP8000094A 1996-01-04 1996-01-04 二層リードフレーム Pending JPH09186285A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8000094A JPH09186285A (ja) 1996-01-04 1996-01-04 二層リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8000094A JPH09186285A (ja) 1996-01-04 1996-01-04 二層リードフレーム

Publications (1)

Publication Number Publication Date
JPH09186285A true JPH09186285A (ja) 1997-07-15

Family

ID=11464530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8000094A Pending JPH09186285A (ja) 1996-01-04 1996-01-04 二層リードフレーム

Country Status (1)

Country Link
JP (1) JPH09186285A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010208A (ja) * 2007-06-28 2009-01-15 Mitsui High Tec Inc 複合リードフレーム及びこの複合リードフレームを用いた半導体装置
JP2009135515A (ja) * 2009-01-29 2009-06-18 Mitsubishi Electric Corp 半導体装置
JP2010073794A (ja) * 2008-09-17 2010-04-02 Mitsui High Tec Inc 放熱板付きリードフレームおよびその製造方法
JP2012248889A (ja) * 2008-01-15 2012-12-13 Dainippon Printing Co Ltd 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010208A (ja) * 2007-06-28 2009-01-15 Mitsui High Tec Inc 複合リードフレーム及びこの複合リードフレームを用いた半導体装置
JP2012248889A (ja) * 2008-01-15 2012-12-13 Dainippon Printing Co Ltd 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置
JP2010073794A (ja) * 2008-09-17 2010-04-02 Mitsui High Tec Inc 放熱板付きリードフレームおよびその製造方法
JP2009135515A (ja) * 2009-01-29 2009-06-18 Mitsubishi Electric Corp 半導体装置

Similar Documents

Publication Publication Date Title
JP4945508B2 (ja) 半導体装置
US7315077B2 (en) Molded leadless package having a partially exposed lead frame pad
US5409866A (en) Process for manufacturing a semiconductor device affixed to an upper and a lower leadframe
TWI409926B (zh) 導線架
JP3178618B2 (ja) 接地接続ワイヤ用隆起部を有する樹脂カプセル封入された半導体デバイス用金属製放熱用ベースプレート
JPH11150216A (ja) 樹脂封止型半導体部品及びその製造方法
US20020022304A1 (en) Semiconductor device, method for fabricating the same, circuit board and electronic device
JPH09186285A (ja) 二層リードフレーム
JP2001035985A (ja) 樹脂封止半導体装置
JPH05166979A (ja) 半導体装置及びその製造方法
JP2000232187A (ja) リードフレームの製造方法
US5294828A (en) Plate for supporting a punched leadframe
JP3155943B2 (ja) 電子部品用パッケージの形成方法
JP4961636B2 (ja) 非接触型icカード及びその製造方法
JPH03286558A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JP2001135767A (ja) 半導体装置およびその製造方法
JP4242213B2 (ja) 放熱板付きリードフレームの製造方法
EP4184560A1 (en) Header for semiconductor package
JPH0945821A (ja) 樹脂パッケージ型半導体装置およびその製造方法
JP2754675B2 (ja) 半導体装置用リードフレーム、その製造方法および半導体装置
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
JP2808955B2 (ja) 複合リードフレーム
JPS5915386B2 (ja) 半導体装置用ヘッダの製造方法
JP2000277675A (ja) 放熱板の接合方法及びそれに使用する放熱板フレーム
JP2803334B2 (ja) 半導体装置