JP2754675B2 - 半導体装置用リードフレーム、その製造方法および半導体装置 - Google Patents
半導体装置用リードフレーム、その製造方法および半導体装置Info
- Publication number
- JP2754675B2 JP2754675B2 JP1056608A JP5660889A JP2754675B2 JP 2754675 B2 JP2754675 B2 JP 2754675B2 JP 1056608 A JP1056608 A JP 1056608A JP 5660889 A JP5660889 A JP 5660889A JP 2754675 B2 JP2754675 B2 JP 2754675B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- lead
- semiconductor element
- band
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体素子を載置して半導体装置を組み立
てるために用いられる半導体装置用リードフレーム（以
下、リードフレームと称する）とその製造方法および半
導体装置に関するものである。
てるために用いられる半導体装置用リードフレーム（以
下、リードフレームと称する）とその製造方法および半
導体装置に関するものである。
［従来の技術］ 第５図は従来のリードフレームを示す斜視図であり、
リン青銅等の銅系合金や42アロイ等の鉄系合金の板材を
用いて必要なパターンにエッチングまたは金型でパンチ
ングを行ったものである。図において、１は半導体素子
が載置されるアイランド部、２は上記半導体素子を外部
に導出して電気的導通をとるためのリード部である、パ
ッケージ樹脂の内部に封入されるインナーリード部2aと
パッケージの外部に導出させるアウターリード部2bとか
らなる。３はリードフレームの両端部に配置された枠、
４、５はそれぞれリード部２、アイランド部１を枠３に
連結して支持する連結腕、支持腕である。
リン青銅等の銅系合金や42アロイ等の鉄系合金の板材を
用いて必要なパターンにエッチングまたは金型でパンチ
ングを行ったものである。図において、１は半導体素子
が載置されるアイランド部、２は上記半導体素子を外部
に導出して電気的導通をとるためのリード部である、パ
ッケージ樹脂の内部に封入されるインナーリード部2aと
パッケージの外部に導出させるアウターリード部2bとか
らなる。３はリードフレームの両端部に配置された枠、
４、５はそれぞれリード部２、アイランド部１を枠３に
連結して支持する連結腕、支持腕である。
第６図は第５図のリードフレーム上に半導体素子が組
み立てられた状態を示す斜視図であり、シリコンで作ら
れた半導体素子６がアイランド部１上に載置されて接合
材７により固着されている。半導体素子６の電極８とリ
ード部２との間は金属細線９がボンディングされて電気
的につながっている。第６図の状態から樹脂モールドな
どのパッケージが施された後、不要になった連結腕４、
支持腕５、枠３の切断除去、リード部２の曲げが行われ
て半導体装置が完成する。第７図は完成された半導体装
置を示す平面図であり、図において14はパッケージ樹脂
（封止樹脂）である。
み立てられた状態を示す斜視図であり、シリコンで作ら
れた半導体素子６がアイランド部１上に載置されて接合
材７により固着されている。半導体素子６の電極８とリ
ード部２との間は金属細線９がボンディングされて電気
的につながっている。第６図の状態から樹脂モールドな
どのパッケージが施された後、不要になった連結腕４、
支持腕５、枠３の切断除去、リード部２の曲げが行われ
て半導体装置が完成する。第７図は完成された半導体装
置を示す平面図であり、図において14はパッケージ樹脂
（封止樹脂）である。
次に動作について説明する。半導体素子６に通電する
とここで熱が発生し、各部に伝わって温度が上昇する。
この熱はリード部２やパッケージ14から外部に放散され
る。ところで、材料が異なる各部の線膨張率はそれぞれ
異なり、半導体素子６はアイランド部１に固着されてい
るので、両者の線膨張率の差と温度変化に応じて応力が
生じる。
とここで熱が発生し、各部に伝わって温度が上昇する。
この熱はリード部２やパッケージ14から外部に放散され
る。ところで、材料が異なる各部の線膨張率はそれぞれ
異なり、半導体素子６はアイランド部１に固着されてい
るので、両者の線膨張率の差と温度変化に応じて応力が
生じる。
第８図は従来の他のリードフレームを示す斜視図であ
り、アイランド部１がプレス加工により、図において下
方に沈められている。第９図は第８図のリードフレーム
上に半導体素子が組み立てられた状態を示す断面図であ
る。第６図の例では、金属細線９の両端で高さ方向に段
差が大きいので、ボンディングされた金属細線９が半導
体素子６のコーナーに近接し過ぎてしまうことがあり、
また、図においてリード部２よりも上方の寸法が大きく
なるので、リード部２をパッケージの厚さ方向の中央か
ら引き出そうとすると、図において半導体素子６の上側
とアイランド部１の下側とでモールドされたパッケージ
樹脂14の厚さが異なって、パッケージが反る方向の力が
生じるが、第９図の場合は半導体素子１の位置が低くな
るのでそのようなことはない。
り、アイランド部１がプレス加工により、図において下
方に沈められている。第９図は第８図のリードフレーム
上に半導体素子が組み立てられた状態を示す断面図であ
る。第６図の例では、金属細線９の両端で高さ方向に段
差が大きいので、ボンディングされた金属細線９が半導
体素子６のコーナーに近接し過ぎてしまうことがあり、
また、図においてリード部２よりも上方の寸法が大きく
なるので、リード部２をパッケージの厚さ方向の中央か
ら引き出そうとすると、図において半導体素子６の上側
とアイランド部１の下側とでモールドされたパッケージ
樹脂14の厚さが異なって、パッケージが反る方向の力が
生じるが、第９図の場合は半導体素子１の位置が低くな
るのでそのようなことはない。
［発明が解決しようとする課題］ 従来のリードフレームは以上のように単一材料で構成
されているので、42アロイなどの鉄系合金を用いた場合
は熱伝導率が小さいために、半導体素子で発生した熱の
外部への放散が悪い等の問題があり、また、銅系合金を
用いた場合はシリコンなどで作られた半導体素子と比較
して線膨張率が非常に大きいために、半導体素子に生じ
る応力が大きくなって特性が変化したり、著しいときは
半導体素子に割れが生じることもあるなどの問題点があ
り、最近の半導体素子への高性能化の要請などにより、
半導体素子のサイズが大きくなったようなときは上記の
問題点はますます顕著になる傾向がある。
されているので、42アロイなどの鉄系合金を用いた場合
は熱伝導率が小さいために、半導体素子で発生した熱の
外部への放散が悪い等の問題があり、また、銅系合金を
用いた場合はシリコンなどで作られた半導体素子と比較
して線膨張率が非常に大きいために、半導体素子に生じ
る応力が大きくなって特性が変化したり、著しいときは
半導体素子に割れが生じることもあるなどの問題点があ
り、最近の半導体素子への高性能化の要請などにより、
半導体素子のサイズが大きくなったようなときは上記の
問題点はますます顕著になる傾向がある。
この発明は上記のような問題点を解消するためになさ
れたもので、半導体素子に生じる応力を小さくできるリ
ードフレームを得ることを目的とする。また上記応力が
小さく、かつ熱放散の良い半導体装置を得ることを目的
とする。
れたもので、半導体素子に生じる応力を小さくできるリ
ードフレームを得ることを目的とする。また上記応力が
小さく、かつ熱放散の良い半導体装置を得ることを目的
とする。
［課題を解決するための手段］ この発明に係る半導体装置用リードフレームは、アイ
ランド部とアイランド部の両側に配置された一対の第１
帯状枠と第１帯状枠をアイランド部に連結する支持腕と
を有する第１のフレーム、および半導体素子に対する電
気的導出のためのリード部とリード部の両側に配置され
た一対の第２帯状枠と第２帯状枠をリード部に連結する
連結腕とを有する第２のフレームを備え、第１、第２帯
状枠が互いに重ね合わされ、第１のフレームは第２のフ
レームよりも線膨張率が半導体素子に近い材料で構成さ
れたものである。
ランド部とアイランド部の両側に配置された一対の第１
帯状枠と第１帯状枠をアイランド部に連結する支持腕と
を有する第１のフレーム、および半導体素子に対する電
気的導出のためのリード部とリード部の両側に配置され
た一対の第２帯状枠と第２帯状枠をリード部に連結する
連結腕とを有する第２のフレームを備え、第１、第２帯
状枠が互いに重ね合わされ、第１のフレームは第２のフ
レームよりも線膨張率が半導体素子に近い材料で構成さ
れたものである。
またこの発明に係るリードフレームの製造方法は、第
１のフレーム板材と第２のフレーム板材を重ねあわせた
材料であって、第１のフレーム板材は線膨張率が第２の
フレーム板材よりも半導体素子に近い材料で構成された
材料を準備する工程、前記材料の中の第１のフレーム板
材を選択的にエッチングしアイランド部と一対の第１帯
状枠と第１帯状枠をアイランド部に連結する支持腕とを
形成する工程、および前記材料の中の第２のフレーム板
材を選択的にエッチングしリード部と一対の第２帯状枠
と第２帯状枠をリード部に連結する連結腕とを形成する
工程を含み、第１、第２の帯状枠は互いに重なり合うよ
うに形成されるものである。
１のフレーム板材と第２のフレーム板材を重ねあわせた
材料であって、第１のフレーム板材は線膨張率が第２の
フレーム板材よりも半導体素子に近い材料で構成された
材料を準備する工程、前記材料の中の第１のフレーム板
材を選択的にエッチングしアイランド部と一対の第１帯
状枠と第１帯状枠をアイランド部に連結する支持腕とを
形成する工程、および前記材料の中の第２のフレーム板
材を選択的にエッチングしリード部と一対の第２帯状枠
と第２帯状枠をリード部に連結する連結腕とを形成する
工程を含み、第１、第２の帯状枠は互いに重なり合うよ
うに形成されるものである。
またこの発明に係る半導体装置は、アイランド部と、
アイランド部に一体に連結され樹脂封止時にアイランド
部を支持する支持腕と、アイランド部に接合された半導
体素子と、半導体素子の電気的導出のためのリード部と
インナーリード部と、このインナーリード部に半導体素
子を接続する金属細線とが樹脂封止されるとともに、リ
ード部のアウターリード部が封止樹脂の外部に導出さ
れ、支持腕の外端が封止樹脂から露出されたものにおい
て、リード部は銅系材料と同等以上の熱伝導率を有する
材料で形成され、かつアイランド部と支持腕は線膨張率
がリード部のそれよりも半導体素子の線膨張率により近
い材料で一体に形成されたものである。
アイランド部に一体に連結され樹脂封止時にアイランド
部を支持する支持腕と、アイランド部に接合された半導
体素子と、半導体素子の電気的導出のためのリード部と
インナーリード部と、このインナーリード部に半導体素
子を接続する金属細線とが樹脂封止されるとともに、リ
ード部のアウターリード部が封止樹脂の外部に導出さ
れ、支持腕の外端が封止樹脂から露出されたものにおい
て、リード部は銅系材料と同等以上の熱伝導率を有する
材料で形成され、かつアイランド部と支持腕は線膨張率
がリード部のそれよりも半導体素子の線膨張率により近
い材料で一体に形成されたものである。
［作用］ この発明に係るリードフレームは、アイランド部を有
する第１のフレームは第２のフレームよりも線膨張率が
半導体素子に近い材料で構成されているので、半導体素
子に生じる応力が低減される。
する第１のフレームは第２のフレームよりも線膨張率が
半導体素子に近い材料で構成されているので、半導体素
子に生じる応力が低減される。
またこの発明に係るリードフレームの製造方法は、エ
ッチングによりアイランド部とリード部を形成するの
で、アイランド部の沈め寸法の精度の良い加工ができ
る。
ッチングによりアイランド部とリード部を形成するの
で、アイランド部の沈め寸法の精度の良い加工ができ
る。
またこの発明に係る半導体装置は、アイランド部とリ
ード部の熱放散が良く、かつ半導体素子の応力が小さく
なる。
ード部の熱放散が良く、かつ半導体素子の応力が小さく
なる。
［発明の実施例］ 以下、この発明の一実施例を図について説明する。第
１図はこの発明の一実施例におけるリードフレームを示
す斜視図であり、図において、10は第１のフレームを構
成する42アロイ等の鉄系合金、11は第２のフレームを構
成するリン青銅等の銅系合金で、両者を重ね合わせて複
合した板状のクラッド材をエッチングすることにより、
図に示すような形状に形成したものである。１〜５は第
５図の場合と同様の形状、機能を有するが、アイランド
部１と支持腕５は鉄系合金10で、リード部２と連結腕４
は銅系合金11で、そして、枠３は鉄系合金10の第１帯状
枠3aと銅系合金11の第２帯状枠3bを重ね合わせた状態に
形成されている。すなわち、鉄系合金10からなりアイラ
ンド部１の両側に配置された一対の第１の帯状枠3aと、
銅系合金11からなるリード部２の両側に配置された一対
の第２帯状枠3bとを互いに重ね合わせて枠３を構成して
いる。
１図はこの発明の一実施例におけるリードフレームを示
す斜視図であり、図において、10は第１のフレームを構
成する42アロイ等の鉄系合金、11は第２のフレームを構
成するリン青銅等の銅系合金で、両者を重ね合わせて複
合した板状のクラッド材をエッチングすることにより、
図に示すような形状に形成したものである。１〜５は第
５図の場合と同様の形状、機能を有するが、アイランド
部１と支持腕５は鉄系合金10で、リード部２と連結腕４
は銅系合金11で、そして、枠３は鉄系合金10の第１帯状
枠3aと銅系合金11の第２帯状枠3bを重ね合わせた状態に
形成されている。すなわち、鉄系合金10からなりアイラ
ンド部１の両側に配置された一対の第１の帯状枠3aと、
銅系合金11からなるリード部２の両側に配置された一対
の第２帯状枠3bとを互いに重ね合わせて枠３を構成して
いる。
第２図は第１図のII−II線に沿った断面図であり、ア
イランド部１、リード部２は２種類の材料を重ね合わせ
たクラッド材からそれぞれ一方の材料を除去して形成さ
れているので、図において上下方向に互いにずれてい
る。
イランド部１、リード部２は２種類の材料を重ね合わせ
たクラッド材からそれぞれ一方の材料を除去して形成さ
れているので、図において上下方向に互いにずれてい
る。
このリードフレームを用いて完成された半導体装置の
平面図は第７図と同様になる。なお支持腕５の外端は封
止樹脂の側面で露出している。
平面図は第７図と同様になる。なお支持腕５の外端は封
止樹脂の側面で露出している。
次に製造方法について説明する。第３図は第１図のリ
ードフレームの製造方法を示す第２図に相当する所の断
面図であり、工程順に同図（Ａ）〜（Ｅ）で示す。同図
（Ａ）は第１のフレーム板材である鉄系合金10と第２の
フレーム板材である銅系合金11が重ね合わされたクラッ
ド材で、同図（Ｂ）のように第１のマスク12を銅系合金
11側のリード部２、連結腕４および第２帯状枠3bに相当
する所に形成し、矢印の方向からクラッド材の両材料の
境界面までエッチングすることにより、同図（Ｃ）のよ
うに銅系合金11を選択的に除去する。次に、同図（Ｄ）
のように第２のマスク13を鉄系合金10側のアイランド部
１、支持腕５および第１帯状枠3aに相当する所に形成
し、矢印の方向からクラッド材の両材料の境界面までエ
ッチングすることにより、同図（Ｅ）のように鉄系合金
10を選択的に除去して第２図と同様となる。
ードフレームの製造方法を示す第２図に相当する所の断
面図であり、工程順に同図（Ａ）〜（Ｅ）で示す。同図
（Ａ）は第１のフレーム板材である鉄系合金10と第２の
フレーム板材である銅系合金11が重ね合わされたクラッ
ド材で、同図（Ｂ）のように第１のマスク12を銅系合金
11側のリード部２、連結腕４および第２帯状枠3bに相当
する所に形成し、矢印の方向からクラッド材の両材料の
境界面までエッチングすることにより、同図（Ｃ）のよ
うに銅系合金11を選択的に除去する。次に、同図（Ｄ）
のように第２のマスク13を鉄系合金10側のアイランド部
１、支持腕５および第１帯状枠3aに相当する所に形成
し、矢印の方向からクラッド材の両材料の境界面までエ
ッチングすることにより、同図（Ｅ）のように鉄系合金
10を選択的に除去して第２図と同様となる。
上記のリードフレームを用いた半導体装置において
は、アイランド部１は鉄系合金10で形成されているの
で、銅系合金11よりも線膨張率が小さい。即ち、銅系合
金11の線膨張率はシリコンのそれの５〜10倍になるのに
対して、鉄系合金10の場合はシリコンの１〜1.5倍にな
り、シリコンの線膨張係数に近くなる。また、リード部
２は銅系合金11で形成されてるので鉄系合金よりも熱伝
導率が大きく、従って、半導体素子で発生する熱を外部
へ良く伝える。更にこの実施例では、銅系合金11は塑性
変形し易いので、Ｊリードのような場合でも曲げ加工が
容易となる。また、第１図、第２図でわかるようにアイ
ランド部１はリード部２に比べて、図において下方に沈
んでいるが、第８図の場合はプレスによる支持腕５の曲
げ加工を行うのに対して、この実施例ではエッチング加
工であるので沈め寸法の精度が良いという効果もある。
は、アイランド部１は鉄系合金10で形成されているの
で、銅系合金11よりも線膨張率が小さい。即ち、銅系合
金11の線膨張率はシリコンのそれの５〜10倍になるのに
対して、鉄系合金10の場合はシリコンの１〜1.5倍にな
り、シリコンの線膨張係数に近くなる。また、リード部
２は銅系合金11で形成されてるので鉄系合金よりも熱伝
導率が大きく、従って、半導体素子で発生する熱を外部
へ良く伝える。更にこの実施例では、銅系合金11は塑性
変形し易いので、Ｊリードのような場合でも曲げ加工が
容易となる。また、第１図、第２図でわかるようにアイ
ランド部１はリード部２に比べて、図において下方に沈
んでいるが、第８図の場合はプレスによる支持腕５の曲
げ加工を行うのに対して、この実施例ではエッチング加
工であるので沈め寸法の精度が良いという効果もある。
第４図はこの発明の他の実施例によるリードフレーム
の斜視図で、リード部２にアイランド部１まで達してこ
れと重なり合う延長部12を設けたものであり、半導体素
子で発生する熱がリード部２に更に良く伝わり、従っ
て、外部への熱放散が良好となる。第１図と同様の部分
については説明を省略する。
の斜視図で、リード部２にアイランド部１まで達してこ
れと重なり合う延長部12を設けたものであり、半導体素
子で発生する熱がリード部２に更に良く伝わり、従っ
て、外部への熱放散が良好となる。第１図と同様の部分
については説明を省略する。
なお、上記実施例では第２のフレームを構成する材料
としてリン青銅を示したが、錫入り銅、銅ニッケル合金
などを用いてもよい。
としてリン青銅を示したが、錫入り銅、銅ニッケル合金
などを用いてもよい。
［発明の効果］ 以上のように、この発明に係るリードフレームは、ア
イランド部を有する第１のフレームは第２のフレームよ
りも線膨張率が半導体に近い材料で構成したので、半導
体素子に生じる応力が低減し、また第２のフレームを別
の材料で構成できるので、リード部など他の部分を、そ
れに適した特性を持つように材料を選択することが可能
である。さらに第１、第２の帯状枠を互いに重ね合わせ
て構成したので、この重ね合わせ部分で第１、第２のフ
レームの位置決めを正確に達成できる、所望性能の半導
体装置を歩留り良く製造できる効果がある。
イランド部を有する第１のフレームは第２のフレームよ
りも線膨張率が半導体に近い材料で構成したので、半導
体素子に生じる応力が低減し、また第２のフレームを別
の材料で構成できるので、リード部など他の部分を、そ
れに適した特性を持つように材料を選択することが可能
である。さらに第１、第２の帯状枠を互いに重ね合わせ
て構成したので、この重ね合わせ部分で第１、第２のフ
レームの位置決めを正確に達成できる、所望性能の半導
体装置を歩留り良く製造できる効果がある。
またこの発明に係るリードフレームの製造方法は、重
ね合わせた材料をエッチングにより加工するので、上記
効果を有するリードフレームを寸法精度良く製造するこ
とができる。
ね合わせた材料をエッチングにより加工するので、上記
効果を有するリードフレームを寸法精度良く製造するこ
とができる。
またこの発明に係る半導体装置は、リード部が熱伝導
率の大きい材料で、そしてアイランド部が半導体素子の
線膨張率に近い材料で構成されるので、熱放散が良く、
かつ半導体素子に生じる応力の小さい半導体装置を得る
ことができる効果がある。
率の大きい材料で、そしてアイランド部が半導体素子の
線膨張率に近い材料で構成されるので、熱放散が良く、
かつ半導体素子に生じる応力の小さい半導体装置を得る
ことができる効果がある。
第１図はこの発明の一実施例によるリードフレームの斜
視図、第２図は第１図のII−II線に沿った断面図、第３
図は第１図のリードフレームの製造方法を示す断面図、
第４図はこの発明の他の実施例によるリードフレームの
斜視図、第５図は従来のフレームの斜視図、第６図は第
５図のリードフレーム上に半導体素子が組み立てられた
状態を示す斜視図、第７図は完成された半導体装置を示
す平面図、第８図は従来の他のリードフレームを示す斜
視図、第９図は第８図のリードフレーム上に半導体素子
が組み立てられた状態を示す断面図である。 図において、１はアイランド部、２はリード部、3aは第
１帯状枠、3bは第２帯状枠、４は連結腕、５は支持腕、
６は半導体素子、10は鉄系合金、11は銅系合金である。 なお、各図中同一符号は同一または相当部分を示す。
視図、第２図は第１図のII−II線に沿った断面図、第３
図は第１図のリードフレームの製造方法を示す断面図、
第４図はこの発明の他の実施例によるリードフレームの
斜視図、第５図は従来のフレームの斜視図、第６図は第
５図のリードフレーム上に半導体素子が組み立てられた
状態を示す斜視図、第７図は完成された半導体装置を示
す平面図、第８図は従来の他のリードフレームを示す斜
視図、第９図は第８図のリードフレーム上に半導体素子
が組み立てられた状態を示す断面図である。 図において、１はアイランド部、２はリード部、3aは第
１帯状枠、3bは第２帯状枠、４は連結腕、５は支持腕、
６は半導体素子、10は鉄系合金、11は銅系合金である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (3)
- 【請求項１】半導体素子が載置されるアイランド部とこ
のアイランド部の両側に配置された一対の第１帯状枠と
この第１帯状枠を前記アイランド部に連結する支持腕と
を有する第１のフレーム、および前記半導体素子に対す
る電気的導出のためのリード部とこのリード部の両側に
配置された一対の第２帯状枠とこの第２帯状枠を前記リ
ード部に連結する連結腕とを有する第２のフレームを備
え、前記第１、第２帯状枠が互いに重ね合わされ、前記
第１のフレームは前記第２のフレームよりも線膨張率が
前記半導体素子に近い材料で構成された半導体装置用リ
ードフレーム。 - 【請求項２】第１のフレーム板材と第２のフレーム板材
を重ねあわせた材料であって、前記第１のフレーム板材
は線膨張率が前記第２のフレーム板材よりも半導体素子
に近い材料で構成された材料を準備する工程、前記材料
の中の前記第１のフレーム板材を選択的にエッチングし
前記半導体素子を載置するアイランド部とこのアイラン
ド部の両側に位置する一対の第１帯状枠とこの第１帯状
枠を前記アイランド部に連結する支持腕とを形成する工
程、および前記材料の中の前記第２のフレーム板材を選
択的にエッチングし前記半導体素子に対する電気的導出
のためのリード部とこのリード部の両側に位置する一対
の第２帯状枠とこの第２帯状枠を前記リード部に連結す
る連結腕とを形成する工程を含み、前記第１、第２の帯
状枠は互いに重なり合うように形成される半導体装置用
リードフレームの製造方法。 - 【請求項３】アイランド部と、樹脂封止時に前記アイラ
ンド部を支持する支持腕と、前記アイランド部に接合さ
れた半導体素子と、この半導体素子の電気的導出のため
のリード部のインナーリード部と、このインナーリード
部に半導体素子を接続する金属細線とが樹脂封止される
とともに、前記リード部のアウターリード部が封止樹脂
の外部に導出され、また前記支持腕の外端が封止樹脂か
ら露出された半導体装置において、前記リード部は銅系
材料と同等以上の熱伝導率を有する材料で形成されると
ともに、かつ前記アイランド部と支持部は同じ材料でか
つ線膨張率が前記リード部の線膨張率よりも前記半導体
素子の線膨張率により近い材料で一体に形成された半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056608A JP2754675B2 (ja) | 1989-03-08 | 1989-03-08 | 半導体装置用リードフレーム、その製造方法および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056608A JP2754675B2 (ja) | 1989-03-08 | 1989-03-08 | 半導体装置用リードフレーム、その製造方法および半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21452997A Division JPH1074883A (ja) | 1997-08-08 | 1997-08-08 | 半導体装置用リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02235365A JPH02235365A (ja) | 1990-09-18 |
| JP2754675B2 true JP2754675B2 (ja) | 1998-05-20 |
Family
ID=13031957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1056608A Expired - Lifetime JP2754675B2 (ja) | 1989-03-08 | 1989-03-08 | 半導体装置用リードフレーム、その製造方法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2754675B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19808193B4 (de) * | 1998-02-27 | 2007-11-08 | Robert Bosch Gmbh | Leadframevorrichtung und entsprechendes Herstellungsverfahren |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5138343B2 (ja) * | 1973-07-30 | 1976-10-21 | ||
| JPS5662345A (en) * | 1979-10-26 | 1981-05-28 | Hitachi Ltd | Load frame and semiconductor device |
| JPS62136059A (ja) * | 1985-12-09 | 1987-06-19 | Mitsubishi Electric Corp | 樹脂封止半導体装置用リ−ドフレ−ム |
| JPS62213145A (ja) * | 1986-03-13 | 1987-09-19 | Sumitomo Electric Ind Ltd | 半導体装置用リ−ドフレ−ム |
| JPS6339950U (ja) * | 1986-09-01 | 1988-03-15 |
-
1989
- 1989-03-08 JP JP1056608A patent/JP2754675B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02235365A (ja) | 1990-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5633528A (en) | Lead frame structure for IC devices with strengthened encapsulation adhesion | |
| US5986333A (en) | Semiconductor apparatus and method for fabricating the same | |
| JP5414644B2 (ja) | 半導体装置 | |
| JPH04280664A (ja) | 半導体装置用リードフレーム | |
| US5250839A (en) | Multi-layer leadframes, electrically conductive plates used therefor and production of such conductive plates | |
| US7468554B2 (en) | Heat sink board and manufacturing method thereof | |
| JP2754675B2 (ja) | 半導体装置用リードフレーム、その製造方法および半導体装置 | |
| JP2009038196A (ja) | 電子装置およびワイヤボンディング方法 | |
| JPS6215844A (ja) | 半導体リ−ドフレ−ム | |
| EP1729342A1 (en) | Heat sink board and manufacturing method thereof | |
| JPH0582685A (ja) | 混成集積部品の放熱部および端子部用構造体とその構造体を用いた混成集積部品の製造方法 | |
| JPH1074883A (ja) | 半導体装置用リードフレーム | |
| JPH0735403Y2 (ja) | リードフレーム | |
| JPH11260968A (ja) | 複合半導体装置 | |
| JPH03129870A (ja) | リードフレーム | |
| JP3688760B2 (ja) | 樹脂パッケージ型半導体装置およびその製造方法 | |
| JPH10284516A (ja) | 半導体装置およびその製造方法 | |
| JP2005209805A (ja) | 半導体装置およびその製造方法 | |
| JP3442911B2 (ja) | 樹脂パッケージ型半導体装置およびその製造方法 | |
| JP2815462B2 (ja) | 金属積層基板 | |
| JPH09186285A (ja) | 二層リードフレーム | |
| JP3250213B2 (ja) | リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法 | |
| JP2700434B2 (ja) | 半導体装置 | |
| JPS5915386B2 (ja) | 半導体装置用ヘッダの製造方法 | |
| JPH06268144A (ja) | 半導体集積回路装置 |