JP2815462B2 - 金属積層基板 - Google Patents
金属積層基板Info
- Publication number
- JP2815462B2 JP2815462B2 JP2143391A JP14339190A JP2815462B2 JP 2815462 B2 JP2815462 B2 JP 2815462B2 JP 2143391 A JP2143391 A JP 2143391A JP 14339190 A JP14339190 A JP 14339190A JP 2815462 B2 JP2815462 B2 JP 2815462B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- mounting
- metal
- metal laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、PGA（ピングリッドアレー）等のパッケー
ジ用基板や表面実装用印刷基板に好適に使用できる金属
積層基板に関する。
ジ用基板や表面実装用印刷基板に好適に使用できる金属
積層基板に関する。
（従来の技術及びその課題） 近年、高集積度の半導体素子を直接表面に実装できる
パッケージ用基板や表面実装用印刷基板の開発が進めら
れている。このようなパッケージとして第３図の断面図
に示すようなPGAが例示される。このようなPGAに使用さ
れる基板５自体の材質は、通常セラミックやプラスチッ
クからなり、半導体素子４を搭載するために基材の一部
で、素子を載置する部分を一定の深さで切削して収納部
分を形成することがなされる。搭載された半導体素子４
は、基板表面に設けた導電回路３とワイヤーボンディン
グにより接合させた後、ポッティング樹脂により封止す
ることがなされ、そのために基板の表面には一定の高さ
の封止枠（ダム）６が設けられている。上記PGAでは、
半導体素子の載置する部分を形成するための切削に手間
がかかり、また封止枠を設けるために加工工程が多くな
るという問題があった。
パッケージ用基板や表面実装用印刷基板の開発が進めら
れている。このようなパッケージとして第３図の断面図
に示すようなPGAが例示される。このようなPGAに使用さ
れる基板５自体の材質は、通常セラミックやプラスチッ
クからなり、半導体素子４を搭載するために基材の一部
で、素子を載置する部分を一定の深さで切削して収納部
分を形成することがなされる。搭載された半導体素子４
は、基板表面に設けた導電回路３とワイヤーボンディン
グにより接合させた後、ポッティング樹脂により封止す
ることがなされ、そのために基板の表面には一定の高さ
の封止枠（ダム）６が設けられている。上記PGAでは、
半導体素子の載置する部分を形成するための切削に手間
がかかり、また封止枠を設けるために加工工程が多くな
るという問題があった。
また第４図の斜視図にはCCD（電荷結合）素子搭載用
のパッケージの例を示したが、パッケージ本体７はセラ
ミックにより作成され、収納部分に半導体素子（CCD素
子）４を載置した後、表面に保護用のガラス板９を取り
つけることがなされるが、ガラス板の大きさに合せ、嵌
合する位置のセラミックを切削加工し、接合段部８を形
成する必要があり、上記と同様に手間がかかるという問
題があった。
のパッケージの例を示したが、パッケージ本体７はセラ
ミックにより作成され、収納部分に半導体素子（CCD素
子）４を載置した後、表面に保護用のガラス板９を取り
つけることがなされるが、ガラス板の大きさに合せ、嵌
合する位置のセラミックを切削加工し、接合段部８を形
成する必要があり、上記と同様に手間がかかるという問
題があった。
（課題を解決するための手段） 本発明は上記問題点を解消できる金属積層基板を見出
したものであり、その要旨とするところは、金属芯板１
の表面に、耐熱性熱可塑性樹脂からなる絶縁層２を介し
て、導電回路３を形成した基板の半導体素子４搭載部分
Ａを絞り加工してなる金属複合積層基板にある。
したものであり、その要旨とするところは、金属芯板１
の表面に、耐熱性熱可塑性樹脂からなる絶縁層２を介し
て、導電回路３を形成した基板の半導体素子４搭載部分
Ａを絞り加工してなる金属複合積層基板にある。
以下、本発明を図面により説明する。第１図は本発明
基板を用いてなるPGAの一例を示す断面図、第２図はCCD
素子を搭載したパッケージの一例を示す断面図である。
基板を用いてなるPGAの一例を示す断面図、第２図はCCD
素子を搭載したパッケージの一例を示す断面図である。
本発明で使用する金属芯板１としてはアルミニウム、
銅、亜鉛、鉄、ケイ素鋼板、鉄−ニッケル合金等各種金
属からなる金属板が使用でき、厚みは用途により異なる
が0.1〜3.0mm程度のものが好適に使用でき、必要に応じ
て貫通孔を設けたものや、電解処理、アルマイト処理及
び、クロメート処理等の表面処理を施したものが好適に
使用できる。
銅、亜鉛、鉄、ケイ素鋼板、鉄−ニッケル合金等各種金
属からなる金属板が使用でき、厚みは用途により異なる
が0.1〜3.0mm程度のものが好適に使用でき、必要に応じ
て貫通孔を設けたものや、電解処理、アルマイト処理及
び、クロメート処理等の表面処理を施したものが好適に
使用できる。
上記金属芯板１の片面又は両面には耐熱性熱可塑性樹
脂からなる絶縁層２を介して導電回路３を形成する必要
があり、耐熱性熱可塑性樹脂としては、ポリエーテルイ
ミド、ポリエーテルエーテルケトン、ポリエーテルサル
フォン（PES）等の成形加工性が良好でかつ高周波特性
に優れた樹脂が好適に使用できる。
脂からなる絶縁層２を介して導電回路３を形成する必要
があり、耐熱性熱可塑性樹脂としては、ポリエーテルイ
ミド、ポリエーテルエーテルケトン、ポリエーテルサル
フォン（PES）等の成形加工性が良好でかつ高周波特性
に優れた樹脂が好適に使用できる。
またガラス繊維布等の補強材を絞り加工性を阻害しな
い範囲で使用してもよい。
い範囲で使用してもよい。
上記絶縁層の表面には必要な回路パターンからなる導
電回路３を形成してある。ここで導電回路用いる金属箔
としては延性に富む、例えば圧延アニール箔が好適に使
用でき、また半田レジストを用いる場合、同様に延性に
富むものが好ましい。
電回路３を形成してある。ここで導電回路用いる金属箔
としては延性に富む、例えば圧延アニール箔が好適に使
用でき、また半田レジストを用いる場合、同様に延性に
富むものが好ましい。
基板５の製造方法の例について説明すると、まず、上
記金属芯板１表面の片面又は両面に耐熱性熱可塑性樹脂
からなるフイルムを所定枚数積み重ね、最外層に銅箔な
どの金属箔を載置後、使用する樹脂の融点以上で通常の
真空プレス機などにより熱圧着し一体化する。得られた
基板を用いサブトラクティブ法などの通常の回路形成法
によって表面の金属箔に導電回路を形成する。必要によ
っては、所定の箇所にスルーホールを設けてもよい。
記金属芯板１表面の片面又は両面に耐熱性熱可塑性樹脂
からなるフイルムを所定枚数積み重ね、最外層に銅箔な
どの金属箔を載置後、使用する樹脂の融点以上で通常の
真空プレス機などにより熱圧着し一体化する。得られた
基板を用いサブトラクティブ法などの通常の回路形成法
によって表面の金属箔に導電回路を形成する。必要によ
っては、所定の箇所にスルーホールを設けてもよい。
上記構成の基板５を用いて半導体素子４の塔載部分Ａ
を絞り加工する。絞り深さや形状は素子の形状や大きさ
などにより決めればよく、絞り加工方法としてはオス
型、メス型からなる型内に基板を挿入し、回路が変形し
ない条件で冷間法または使用する樹脂の融点を越えない
温度で加熱し、加圧する熱間法により得ることができ
る。
を絞り加工する。絞り深さや形状は素子の形状や大きさ
などにより決めればよく、絞り加工方法としてはオス
型、メス型からなる型内に基板を挿入し、回路が変形し
ない条件で冷間法または使用する樹脂の融点を越えない
温度で加熱し、加圧する熱間法により得ることができ
る。
絞り加工した塔載部分Ａには半導体素子４を載置し導
電回路３とワイヤーボンディングにより接合する。搭載
部分Ａにはポッティング樹脂を流入し封止することがで
き、従来のように基板表面に封止枠を設ける必要がな
い。
電回路３とワイヤーボンディングにより接合する。搭載
部分Ａにはポッティング樹脂を流入し封止することがで
き、従来のように基板表面に封止枠を設ける必要がな
い。
さらに第１図に示すように塔載部分Ａの下部凸部の絶
縁層を切削するとより放熱性を向上できるが、この凸部
の絶縁層は平面状で切削できるため加工がやりやすいと
いう利点がある。
縁層を切削するとより放熱性を向上できるが、この凸部
の絶縁層は平面状で切削できるため加工がやりやすいと
いう利点がある。
また第２図には本発明の他の実施例を示したが、半導
体素子４として第４図に示したものと同一CCD素子を用
いたものであり、上記基板と同一構成の基板４を用い素
子搭載用凹部とガラス板接合段部８とを絞り加工した
後、塔載部分ＡにCCD素子を塔載し、空間上部には保護
用のガラス板９を接着剤で接合してある。従来のセラミ
ックからなるパッケージと異なりガラス板の位置合せ等
が極めて容易であり加工工程を減らせる。第1,2図はパ
ッケージの実施例を示したが、本発明基板は、他の電子
部品を塔載できる表面実装用印刷基板への利用も可能で
ある。
体素子４として第４図に示したものと同一CCD素子を用
いたものであり、上記基板と同一構成の基板４を用い素
子搭載用凹部とガラス板接合段部８とを絞り加工した
後、塔載部分ＡにCCD素子を塔載し、空間上部には保護
用のガラス板９を接着剤で接合してある。従来のセラミ
ックからなるパッケージと異なりガラス板の位置合せ等
が極めて容易であり加工工程を減らせる。第1,2図はパ
ッケージの実施例を示したが、本発明基板は、他の電子
部品を塔載できる表面実装用印刷基板への利用も可能で
ある。
（発 明 の 効 果） 上述したように本発明の金属積層基板によれば、半導
体素子を塔載するための切削加工や封止枠を設ける必要
がない等の利点があり、PGA等のパッケージ用基板や表
面実装用印刷基板としての利用性が大である。
体素子を塔載するための切削加工や封止枠を設ける必要
がない等の利点があり、PGA等のパッケージ用基板や表
面実装用印刷基板としての利用性が大である。
第１図は本発明基板を用いてなるPGAの一例を示す断面
図、第２図はCCD素子を搭載したパッケージの一例を示
す断面図、第３図は従来のPGAを示す断面図、第４図は
従来のCCD素子搭載用のパッケージを示す斜視図であ
る。 １……金属芯板 ２……絶縁層 ３……導電回路 ４……半導体素子 Ａ……搭載部分
図、第２図はCCD素子を搭載したパッケージの一例を示
す断面図、第３図は従来のPGAを示す断面図、第４図は
従来のCCD素子搭載用のパッケージを示す斜視図であ
る。 １……金属芯板 ２……絶縁層 ３……導電回路 ４……半導体素子 Ａ……搭載部分
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森田 滋 東京都千代田区丸の内２丁目５番２号 三菱樹脂株式会社内 審査官 鈴木 毅 (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 1/02 H05K 1/05 H01L 23/12 - 23/15
Claims (1)
- 【請求項１】金属芯板（１）の表面に、耐熱性熱可塑性
樹脂からなる絶縁層（２）を介して、導電回路（３）を
形成した基板の半導体素子（４）搭載部分Ａを絞り加工
してなる金属複合積層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2143391A JP2815462B2 (ja) | 1990-06-01 | 1990-06-01 | 金属積層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2143391A JP2815462B2 (ja) | 1990-06-01 | 1990-06-01 | 金属積層基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0437185A JPH0437185A (ja) | 1992-02-07 |
| JP2815462B2 true JP2815462B2 (ja) | 1998-10-27 |
Family
ID=15337678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2143391A Expired - Lifetime JP2815462B2 (ja) | 1990-06-01 | 1990-06-01 | 金属積層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2815462B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07297499A (ja) * | 1994-04-25 | 1995-11-10 | Nec Corp | 多層配線用基板のｉｃベアチップ実装部気密封止構造 |
| JP3982895B2 (ja) * | 1997-04-09 | 2007-09-26 | 三井化学株式会社 | 金属ベース半導体回路基板 |
| US8828152B2 (en) * | 2008-07-31 | 2014-09-09 | Ppg Industries Ohio, Inc. | Passivated metal core substrate and process for preparing the same |
-
1990
- 1990-06-01 JP JP2143391A patent/JP2815462B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0437185A (ja) | 1992-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4737208A (en) | Method of fabricating multilayer structures with nonplanar surfaces | |
| EP0421579B1 (en) | Plastic encapsulated integrated circuit die packages and method of making same | |
| TW538663B (en) | Multilayer wiring board and method of fabrication thereof | |
| JP5565548B2 (ja) | 樹脂封止型電子部品及びその製造方法 | |
| JP3119630B2 (ja) | 半導体チップモジュール用多層回路基板およびその製造方法 | |
| JP3664045B2 (ja) | 半導体装置の製造方法 | |
| CN111430315B (zh) | 绝缘金属基板及其制造方法 | |
| JPH09232341A (ja) | 半導体装置 | |
| JP2815462B2 (ja) | 金属積層基板 | |
| JPH11126795A (ja) | 実装基板およびその製造方法ならびに電子部品の実装方法 | |
| JP2704342B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11260968A (ja) | 複合半導体装置 | |
| JP3101043B2 (ja) | プラスチックｉｃチップキャリア及びその製造方法 | |
| US6755229B2 (en) | Method for preparing high performance ball grid array board and jig applicable to said method | |
| JP4439143B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0358552B2 (ja) | ||
| JPH0376795B2 (ja) | ||
| JP2740976B2 (ja) | 電子部品塔載用基板 | |
| JP2000174168A (ja) | 半導体装置 | |
| JP3398556B2 (ja) | 半導体装置の製造方法 | |
| JPH06181371A (ja) | 金属ベース回路基板及びその製造方法 | |
| KR101163905B1 (ko) | 리드 프레임 및 이의 제조 방법 | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JPH0746708B2 (ja) | 半導体搭載用基板およびその製造方法 | |
| JPS6056309B2 (ja) | リ−ドフレ−ムおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |