JP3664045B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3664045B2
JP3664045B2 JP2000164674A JP2000164674A JP3664045B2 JP 3664045 B2 JP3664045 B2 JP 3664045B2 JP 2000164674 A JP2000164674 A JP 2000164674A JP 2000164674 A JP2000164674 A JP 2000164674A JP 3664045 B2 JP3664045 B2 JP 3664045B2
Authority
JP
Japan
Prior art keywords
die pad
semiconductor device
sealing material
mold
outer frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000164674A
Other languages
English (en)
Other versions
JP2001345414A (ja
Inventor
応顕 曾根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000164674A priority Critical patent/JP3664045B2/ja
Priority to US09/859,454 priority patent/US6608369B2/en
Priority to TW090112500A priority patent/TW571402B/zh
Priority to CNB011194731A priority patent/CN1191629C/zh
Priority to KR1020010030367A priority patent/KR20010110154A/ko
Publication of JP2001345414A publication Critical patent/JP2001345414A/ja
Application granted granted Critical
Publication of JP3664045B2 publication Critical patent/JP3664045B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。
【０００２】
【発明の背景】
リードフレームのダイパッドの裏面を露出させた形態のパッケージが知られている。このパッケージの製造工程では、ダイパッドを金型に押しつけて樹脂のモールド工程を行う。しかし、ダイパッドと金型との間に樹脂が入り込むため、ダイパッドの裏面にバリが出来ていた。また、このパッケージでは、ダイパッドと樹脂との界面が剥離しやすかった。
【０００３】
本発明はこの問題点を解決するためのものであり、その目的は、ダイパッドの裏面が露出する構造でありながら信頼性の高い半導体装置の製造方法を提供することにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係るリードフレームは、外枠とダイパッドとを有するリードフレームであって、
前記ダイパッドの端部には、中央部よりも薄い薄肉部が形成されてなり、
前記薄肉部の一方の面は、前記中央部の一方の面と面一に形成されてなり、
前記ダイパッドは、前記薄肉部及び前記中央部の面一となった前記面が向く方向に前記外枠からシフトしてなる。
【０００５】
本発明によれば、ダイパッドの端部には薄肉部が形成されているので封止材が載りやすくなっている。したがって、モールド工程でダイパッドを型に押しつけやすい。そして、ダイパッドと型との間に封止材が入り込まず、バリができにくい。また、ダイパッドの端部に薄肉部を形成することで、ダイパッドの一方の面を露出させて封止材で封止しても、ダイパッドの一方の面から他方の面に至る距離が長くなる。そして、ダイパッドと封止材との界面に剥離が生じても、水分の侵入を抑制することができる。
【０００６】
（２）このリードフレームにおいて、
前記ダイパッドは、吊りピンによって前記外枠に連結されてなり、
前記薄肉部は、前記ダイパッドの端部に一部を避けて形成され、
前記吊りピンは、前記ダイパッドにおける前記薄肉部を避けた部分に連結されていてもよい。
【０００７】
これによれば、薄肉部を避けて、吊りピンがダイパッドに連結されているので、両者の連結部分の強度が低下することを避けられる。
【０００８】
（３）このリードフレームにおいて、
前記ダイパッドの端部に段が形成されることで、前記薄肉部が形成され、
前記段を構成する面のうち、前記ダイパッドの厚み方向に立ち上がる端面は、凹面をなしていてもよい。
【０００９】
これによれば、凹面に入り込むように封止材を設けると、凹面と封止材との密着性が向上する。
【００１０】
（４）本発明に係る半導体装置は、半導体チップと、
前記半導体チップが搭載され、端部に中央部よりも薄い薄肉部が形成されてなるダイパッドと、
前記半導体チップを封止する封止材と、
を有し、
前記ダイパッドの前記薄肉部の一方の面は、前記中央部の一方の面と面一に形成されてなり、
前記封止材は、前記ダイパッドにおける前記薄肉部及び前記中央部の面一となった前記面を露出させて、前記ダイパッドの前記端部を封止する。
【００１１】
本発明によれば、ダイパッドの端部に薄肉部が形成されることで、ダイパッドの一方の面から他方の面への距離が長くなり、ダイパッドと封止材との界面に剥離が生じても、水分の侵入を抑えることができる。また、ダイパッドの端部には薄肉部が形成されているので封止材が載りやすくなっている。したがって、モールド工程でダイパッドを型に押しつけやすい。そして、ダイパッドと型との間に封止材が入り込まず、バリができにくい。
【００１２】
（５）この半導体装置において、
前記ダイパッドの端部に段が形成されることで、前記薄肉部が形成され、
前記ダイパッドの前記段を構成する面のうち、前記ダイパッドの厚み方向に立ち上がる端面は、凹面をなしていてもよい。
【００１３】
これによれば、封止材が凹面に入り込むので、ダイパッドの端部と封止材との密着性が向上する。
【００１４】
（６）この半導体装置において、
前記ダイパッドの前記封止材から露出する前記面に、ロウ材が設けられていてもよい。
【００１５】
これによれば、ダイパッドの露出した面の保護をロウ材によって図ることができ、ロウ材を使用して他の部材とダイパッドとを接合しやすくなっている。
【００１６】
（７）本発明に係る回路基板は、上記半導体装置を備える。
【００１７】
（８）本発明に係る回路基板は、上記半導体装置を備え、
前記ロウ材によって前記ダイパッドと接合される放熱部材が設けられてなる。
【００１８】
これによれば、半導体チップに生じた熱を、ダイパッドと接合された放熱部材から発散することができる。
【００１９】
（９）本発明に係る電子機器は、上記半導体装置を備える。
【００２０】
（１０）本発明に係る電子機器は、上記半導体装置を備え、
前記ロウ材によって前記ダイパッドと接合される放熱部材が設けられてなる。
【００２１】
これによれば、半導体チップに生じた熱を、ダイパッドと接合された放熱部材から発散することができる。
【００２２】
（１１）本発明に係る半導体装置の製造方法は、ダイパッドに半導体チップが搭載されたリードフレームを型にセットして行うモールド工程を含み、
前記ダイパッドの端部には、中央部よりも薄い薄肉部が形成されてなり、
前記薄肉部の一方の面は、前記中央部の一方の面と面一に形成されてなり、
前記薄肉部に封止材が載ることで、前記ダイパッドを前記型の内面に接触させて前記モールド工程を行う。
【００２３】
本発明によれば、ダイパッドの端部には薄肉部が形成されているので封止材が載りやすくなっており、ダイパッドに封止材を載せて型に押しつけることができる。したがって、ダイパッドと型との間に封止材を入り込ませずにモールド工程を行うことができる。こうして、ダイパッド上にバリができないように半導体装置を製造することができる。
【００２４】
（１２）この半導体装置の製造方法において、
前記モールド工程後に、前記リードフレームに対して行う電解メッキ工程を含み、
前記リードフレームは、外枠と、前記外枠と前記ダイパッドとを連結する吊りピンと、を有し、
前記電解メッキ工程を、前記吊りピンを切断する前に行ってもよい。
【００２５】
これによれば、吊りピンを利用して、外枠とダイパッドとの電気的な接続をとって電解メッキを行うことができる。
【００２６】
（１３）この半導体装置の製造方法において、
前記リードフレームは、ダムバーによって連結された複数のリードを有し、
前記電解メッキ工程を、前記ダムバーを切断した後に行ってもよい。
【００２７】
これによれば、リードにおけるダムバーとの切断面にも電解メッキを施すことができる。
【００２８】
【発明の実施の形態】
以下に、本発明の好適な実施の形態について図面を参照して説明する。
【００２９】
（リードフレーム）
図１は、本実施の形態に係るリードフレームを示す図である。図２は、図１のII−II線断面図であり、図３は、図１のIII−III線断面図である。
【００３０】
リードフレーム１０は、銅系又は鉄系の板材を加工して形成される。その加工方法には、化学的なエッチングや、機械的な打ち抜きが適用される。リードフレーム１０は、外枠１２を有する。外枠１２は、長方形をなしていることが多く、外枠１２の形状がリードフレーム１０の外形となる。外枠１２には、図示しない治具穴を形成し、モールド用の型に設けられたガイドピンを入れられるようにすることが好ましい。これにより、リードフレーム１０の型に対する位置決めを簡単に行える。
【００３１】
リードフレーム１０は、ダイパッド１４を有する。ダイパッド１４は、半導体チップ３０（図４参照）などの電子部品を搭載する部分であり、矩形（特に正方形）をなす場合が多い。本実施の形態では、ダイパッド１４の端部には、図２に示すように薄肉部１６が形成されている。薄肉部１６は、ハーフエッチングによって形成することができる。また、板材を、リードフレーム１０の形状に加工するときに、同時にハーフエッチングして薄肉部１６を形成してもよい。
【００３２】
薄肉部１６は、ダイパッド１４の中央部１８よりも薄い。薄肉部１６を形成することで、ダイパッド１４の端部に、少なくとも１つの段（図２に示す例では１つの段が示されているが複数の段を形成してもよい。）が形成されている。
【００３３】
ダイパッド１４の一方の面と他方の面とを接続する面（例えばダイパッド１４の端部に形成された段を構成する面）のうち、ダイパッド１４の厚み方向に立ち上がる面は、図２に拡大して示すように、凹面をなすことが好ましい。この形状によれば、凹面に封止材が入り込んで、ダイパッド１４の端部と封止材４２（図４参照）が密着しやすい。
【００３４】
薄肉部１６の一方の面は、ダイパッド１４の中央部１８の一方の面と面一になっている。すなわち、ダイパッドの１４の端部において、片面からのみ薄くなって薄肉部１６が形成されている。ダイパッド１４の一方の面（裏面）は、薄肉部１６の面及び中央部１８の面が面一になって形成されている。
【００３５】
ダイパッド１４の他方の面（表面）は、中央部１８の面と、薄肉部１６の面と、両者の面を接続する面（例えば図２に示すようにダイパッド１４の厚み方向に立ち上がる面）と、で形成されている。薄肉部１６と面一になっていない中央部１８の面は、図４に示すように、半導体チップ３０の搭載面であり、半導体チップ３０よりも大きく設定されている。
【００３６】
ダイパッドの１４の一方の面（中央部１８の面及び薄肉部１６の面が面一となって形成された面）は、ダイパッド１４の他方の面のうちの中央部１８の面よりも大きい。ダイパッド１４の一方の面は、全体的に平坦面であることが好ましい。こうすることで、モールド工程で、型４０（図４参照）の内面にダイパッド１４の一方の面を全体的に接触させることができる。
【００３７】
薄肉部１６は、ダイパッドの１４の端部の全体に形成されていてもよいが、図１に示すように、一部を除いて形成されていてもよい。図１に示す例では、矩形のダイパッド１４の角部を除いて、薄肉部１６が形成されている。ダイパッド１４の角部は、中央部１８と同じ厚みとなっている。
【００３８】
ダイパッド１４は、吊りピン（タイバー又は吊りリード）２０によって外枠１２と接続されている。吊りピン２０は、薄肉部１６を避けてダイパッド１４と接続されていることが好ましい。こうすることで、ダイパッド１４と吊りピン２０との接続部の強度の低下を避けることができる。例えば図１に示すように、矩形のダイパッド１４の角部を薄肉部１６よりも厚く（あるいは中央部１８とほぼ同じ厚みで）形成し、この角部が吊りピン２０との接続部となっていてもよい。
【００３９】
吊りピン２０は、図３に示すように屈曲し、ダイパッド１４における薄肉部１６は、外枠１２からシフトしている。詳しくは、ダイパッド１４は、薄肉部１６及び中央部１８の面一となった面が向く方向に、外枠１２からシフトしている。また、ダイパッド１４は、ダウンセットされている。すなわち、ダイパッド１４における外枠１２からシフトした方向とは反対側の面が、半導体チップ３０の搭載面である。あるいは、ダイパッド１４における薄肉部１６及び中央部１８の面一となった面とは反対側の面が、半導体チップ３０の搭載面である。あるいは、ダイパッド１４における薄肉部１６を形成するために削られた片面が、半導体チップ３０の搭載面である。なお、本実施の形態では、図４に示すように、半導体チップ３０のパッド（図示せず）よりもリード２２の位置が高くなるように、ダイパッド１４の位置が設定されている。
【００４０】
リードフレーム１０は、複数のリード２２を有する。リード２２は、外枠１２からダイパッド１４に向けて延びて設けられている。リード２２は、詳しくは、インナーリード２４及びアウターリード２６を含む。インナーリード２４は、半導体装置において封止材４２（図８参照）で封止される部分であり、アウターリード２６は、封止材４２から引き出された部分であって外部との電気的な接続に使用される部分である。
【００４１】
アウターリード２６は、矩形のダイパッド１４の各辺に対して直角に、外枠１２から延びている。インナーリード２４は、アウターリード２６から、ダイパッド１４の中央部に向けて傾斜して延びている。隣同士のリード２２は、ダムバー２８によって連結されている。詳しくは、ダムバー２８は、隣同士のアウターリード２６におけるインナーリード２４に近い部分を連結している。
【００４２】
本実施の形態のリードフレーム１０には、上述した構成の他に、周知のリードフレームの構成が適用されている。
【００４３】
（半導体装置の製造方法）
図４〜図７は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明する図である。
【００４４】
まず、上述したリードフレーム１０を用意し、ダイパッド１４に半導体チップ３０を固定する（ダイボンディング工程）。例えば、ダイパッド１４と半導体チップ３０とを接着剤３２で接着する。接着剤３２として、熱硬化性樹脂を用いてもよいが、熱伝導率の高い材料、例えば金属ペースト（銀ペースト等）を用いてもよい。なお、ダイボンディング工程の前に、図３に示すように、吊りピン２０を曲げておいてもよいし、ダイボンディング工程の後に、吊りピン２０を曲げてもよい。
【００４５】
次に、ワイヤーボンディング工程を行う。例えば、半導体チップ３０のパッド（図示せず）とインナーリード２４とに、ワイヤ３４をボンディングする。この工程には、周知のワイヤボンダーを使用することができる。ただし、本実施の形態では、半導体チップ３０のパッドよりもインナーリード２４が高い位置に設定されているので、これに対応してワイヤ３４のループ高さ等を調整する。
【００４６】
次に、モールディング工程を行う。詳しくは、図４に示すように、モールド用の型（例えば金型）４０に、半導体チップ３０が搭載されたリードフレーム１０をセットする。型４０は、上型３６及び下型３８を含む。ダイパッド１４が下型３８の内面に接触するように、リードフレーム１０をセットする。そして、半導体チップ３０、ワイヤ３４及びインナーリード２４を封止材（モールド樹脂）４２で封止する。封止材４２として、熱硬化性樹脂を用いることが多い。
【００４７】
本実施の形態では、ダイパッド１４の端部に薄肉部１６が形成してある。薄肉部１６及び中央部１８の面が面一になった側が下型３８に接触し、薄く削られた側が封止材４２にて封止される。したがって、薄肉部１６に封止材４２が載りやすいので、ダイパッド１４と下型３８との間に封止材４２が入り込みにくい。その結果、ダイパッド１４上にバリができにくい。
【００４８】
図５は、封止材４２を硬化させて型４０から取り出したリードフレーム１０を示す図である。なお、図５に示すリードフレーム１０は、図１に示すリードフレーム１０の裏面から見た状態で示されている。図５に示すように、ダイパッド１４の一方の面は封止材４２から露出している。この状態で、リード２２の表面にバリが発生していれば、バリ取り工程を行う。
【００４９】
次に、図６に示すように、第１のトリミング工程を行う。すなわち、リード２２を連結しているダムバー２８を切断する。ダムバー２８を切断しておくことで、次の電解メッキ工程で、ダムバー２８の切断面にもメッキを施すことができる。本実施の形態では、この時点では、未だ吊りピン２０を切断しない。
【００５０】
そして、電解メッキ工程を行う。すなわち、リードフレーム１０の封止材４２から露出した部分に、ロウ材（例えばハンダ）やスズ等の金属皮膜を形成する。例えば、複数のアウターリード２６は、外枠１２と連結されており、外枠１２を介して電気的に接続されているので電解メッキが可能である。また、ダイパッド１４は、吊りピン２０によって外枠１２と連結されており、吊りピン２０を介して電気的に接続されるので電解メッキが可能になっている。こうして、金属皮膜を形成することで、耐食性が向上する。また、ハンダなどのロウ材のメッキを施せば、アウターリード２６と配線パターンとの接合や、ダイパッド１４と放熱部材５４（図８参照）との接合を容易に行うことができる。
【００５１】
次に、図７に示すように、第２のトリミング工程を行う。すなわち、アウターリード２６を外枠１２から切断し、吊りピン２０を除去する。続いて、フォーミング工程を行う。すなわち、アウターリード２６を回路基板に実装しやすい形態に曲げる。第２のトリミング工程及びフォーミング工程は同時に行ってもよい。
【００５２】
そして、必要であれば、マーキング工程を行い、検査工程などを行う。以上の工程を経て半導体装置を製造することができる。
【００５３】
（半導体装置・回路基板）
図８は、本発明を適用した実施の形態に係る半導体装置を示す図である。本実施の形態に係る半導体装置は、半導体チップ３０と、ダイパッド１４と、封止材４２と、を有する。ダイパッド１４の一方の面は、封止材４２から露出している。
【００５４】
本実施の形態では、ダイパッド１４の端部に、薄肉部１６を形成したことで段が形成され、封止材４２からの露出面から半導体チップ３０までの距離が長くなっている。したがって、外部からの水分の侵入を抑制し、耐クラック性を向上させることができる。
【００５５】
また、ダイパッド１４における厚み方向に立ち上がる面が、図２に拡大して示すように凹面をなすので、凹面に封止材が入り込んで、ダイパッド１４の端部と封止材４２（図４参照）が密着している。したがって、封止材４２が収縮して変形しても、ダイパッド１４と封止材４２との界面に隙間が生じにくいので、クラックが生じにくい。
【００５６】
図８において、半導体装置は、回路基板５０に実装されている。回路基板５０には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板５０には例えば銅等からなる配線パターン５２が所望の回路となるように形成されていて、配線パターン５２と半導体装置のアウターリード２６とが接合されている。また、回路基板５０には、放熱部材（ヒートスプレッダ）５４が設けられており、放熱部材５４は、半導体装置のダイパッド１４の露出面と接合されている。こうすることで、半導体チップ３０に生じた熱を、ダイパッド１４を通して放熱部材５４から発散させることができる。本実施の形態に係る半導体装置のその他の構成は、上述したリードフレーム１０及び半導体装置の製造方法について説明した通りである。
【００５７】
そして、本発明を適用した半導体装置を有する電子機器として、図９にはノート型パーソナルコンピュータ１００、図１０には携帯電話２００が示されている。
【００５８】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、図１１に示すように、ダイパッド６４の端面を傾斜面とすることで薄肉部を形成してもよい。あるいは、図１２に示すように、ダイパッド７４の端面を凹面とすることで薄肉部を形成してもよい。
【図面の簡単な説明】
【図１】図１は、本発明を適用した実施の形態に係るリードフレームを示す図である。
【図２】図２は、図１のII−II線断面図である。
【図３】図３は、図１のIII−III線断面図である。
【図４】図４は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明する図である。
【図５】図５は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明する図である。
【図６】図６は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明する図である。
【図７】図７は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明する図である。
【図８】図８は、本発明を適用した実施の形態に係る半導体装置を搭載する回路基板を示す図である。
【図９】図９は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１０】図１０は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１１】図１１は、本発明を適用した実施の形態の変形例を示す図である。
【図１２】図１２は、本発明を適用した実施の形態の変形例を示す図である。
【符号の説明】
１０ リードフレーム
１２ 外枠
１４ ダイパッド
１６ 薄肉部
１８ 中央部
２０ 吊りピン
３０ 半導体チップ
４０ 型
５０ 回路基板
５４ 放熱部材

Claims (1)

  1. 外枠と、ダイパッドと、前記外枠と前記ダイパッドとを連結する吊りピンと、ダムバーによって連結された複数のリードと、を有し、前記ダイパッドに半導体チップが搭載されたリードフレームを型にセットして行うモールド工程と、
    前記ダムバーの切断工程と、
    前記モールド工程及び前記ダムバーの切断工程後に、前記吊りピンによって前記外枠と前記ダイパッドを電気的に接続して前記リードフレームに対して行う電解メッキ工程と、
    前記電解メッキ後に、前記吊りピンを切断する工程と、
    を含み、
    前記ダイパッドの端部には、段が形成されることで、中央部よりも薄い薄肉部が形成されてなり、
    前記段を構成する面のうち、前記ダイパッドの厚み方向に立ち上がる面は、凹面をなしてなり、
    前記薄肉部の一方の面は、前記中央部の一方の面と面一に形成されてなり、
    前記ダイパッドは、前記薄肉部及び前記中央部の面一となった前記面が向く方向に前記外枠からシフトしてなり、
    前記薄肉部に封止材が載ることで、前記ダイパッドを前記型の内面に接触させて前記モールド工程を行う半導体装置の製造方法。
JP2000164674A 2000-06-01 2000-06-01 半導体装置の製造方法 Expired - Fee Related JP3664045B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000164674A JP3664045B2 (ja) 2000-06-01 2000-06-01 半導体装置の製造方法
US09/859,454 US6608369B2 (en) 2000-06-01 2001-05-18 Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment
TW090112500A TW571402B (en) 2000-06-01 2001-05-24 Leadframe semiconductor device and the manufacturing method thereof, circuit substrate and electronic machine
CNB011194731A CN1191629C (zh) 2000-06-01 2001-05-31 引线框、半导体装置及其制造方法、电路基板和电子装置
KR1020010030367A KR20010110154A (ko) 2000-06-01 2001-05-31 리드 프레임, 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000164674A JP3664045B2 (ja) 2000-06-01 2000-06-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001345414A JP2001345414A (ja) 2001-12-14
JP3664045B2 true JP3664045B2 (ja) 2005-06-22

Family

ID=18668261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000164674A Expired - Fee Related JP3664045B2 (ja) 2000-06-01 2000-06-01 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6608369B2 (ja)
JP (1) JP3664045B2 (ja)
KR (1) KR20010110154A (ja)
CN (1) CN1191629C (ja)
TW (1) TW571402B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6710432B1 (en) * 2001-11-02 2004-03-23 National Semiconductor Corporation Integrated circuit package with low inductance ground path and improved thermal capability
JP4111767B2 (ja) * 2002-07-26 2008-07-02 株式会社ルネサステクノロジ 半導体装置の製造方法および小型素子の電気特性検査方法
GB2392778A (en) * 2002-09-04 2004-03-10 Atlantic Technology Quad flat pack terminals
US6929485B1 (en) * 2004-03-16 2005-08-16 Agilent Technologies, Inc. Lead frame with interdigitated pins
US20050248028A1 (en) * 2004-05-05 2005-11-10 Cheng-Yen Huang Chip-packaging with bonding options connected to a package substrate
DE112004002862T5 (de) * 2004-05-20 2007-04-19 Spansion Llc, Sunnyvale Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
JP2006135100A (ja) * 2004-11-05 2006-05-25 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7371616B2 (en) * 2006-01-05 2008-05-13 Fairchild Semiconductor Corporation Clipless and wireless semiconductor die package and method for making the same
US7612437B2 (en) * 2007-01-23 2009-11-03 Texas Instruments Incorporated Thermally enhanced single inline package (SIP)
US7932587B2 (en) * 2007-09-07 2011-04-26 Infineon Technologies Ag Singulated semiconductor package
JP5112972B2 (ja) * 2008-06-30 2013-01-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置およびその製造方法
US8709870B2 (en) * 2009-08-06 2014-04-29 Maxim Integrated Products, Inc. Method of forming solderable side-surface terminals of quad no-lead frame (QFN) integrated circuit packages
JP5569097B2 (ja) * 2010-03-29 2014-08-13 富士通セミコンダクター株式会社 半導体装置及びリードフレーム
JP6027945B2 (ja) * 2013-06-05 2016-11-16 株式会社デンソー 電子制御装置
CN110087851B (zh) * 2016-12-22 2024-04-12 日立安斯泰莫株式会社 电子控制装置
DE112017006632T5 (de) * 2016-12-28 2019-09-19 Toyobo Co., Ltd. Formkörper aus Harz und Verfahren zur Herstellung eines Formkörpers aus Harz
WO2022138200A1 (ja) * 2020-12-23 2022-06-30 三菱電機株式会社 パワー半導体装置およびその製造方法ならびに電力変換装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5496366A (en) * 1978-01-17 1979-07-30 Toshiba Corp Semiconductor device
JPS58173248U (ja) * 1982-05-17 1983-11-19 株式会社東芝 半導体装置用リ−ドフレ−ム
JPH04114455A (ja) 1990-09-05 1992-04-15 Seiko Epson Corp 半導体装置及びその実装構造
JPH05226545A (ja) * 1992-01-28 1993-09-03 Nec Corp 半導体装置用リードフレーム
US5252783A (en) 1992-02-10 1993-10-12 Motorola, Inc. Semiconductor package
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
JPH0677358A (ja) 1992-08-28 1994-03-18 Mitsubishi Electric Corp 超薄形面実装形パッケージ
JPH0685132A (ja) * 1992-09-07 1994-03-25 Mitsubishi Electric Corp 半導体装置
JP2851791B2 (ja) * 1994-05-20 1999-01-27 日鉄セミコンダクター株式会社 リードフレーム及びそれを用いた半導体装置の製造方法
JPH08116016A (ja) * 1994-10-15 1996-05-07 Toshiba Corp リードフレーム及び半導体装置
US5594234A (en) 1994-11-14 1997-01-14 Texas Instruments Incorporated Downset exposed die mount pad leadframe and package
JP3309686B2 (ja) * 1995-03-17 2002-07-29 セイコーエプソン株式会社 樹脂封止型半導体装置及びその製造方法
JP2737714B2 (ja) 1995-08-30 1998-04-08 日本電気株式会社 半導体装置の製造方法
JPH0992757A (ja) 1995-09-21 1997-04-04 Sony Corp 半導体装置
JP3255646B2 (ja) 1997-02-10 2002-02-12 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
DE19732915C1 (de) * 1997-07-30 1998-12-10 Siemens Ag Verfahren zur Herstellung eines Chipmoduls
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same
JPH1174439A (ja) * 1997-08-28 1999-03-16 Sharp Corp 樹脂モールドパッケージ
JP3285815B2 (ja) * 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
JP3562311B2 (ja) * 1998-05-27 2004-09-08 松下電器産業株式会社 リードフレームおよび樹脂封止型半導体装置の製造方法
JP2000003981A (ja) * 1998-06-12 2000-01-07 Hitachi Ltd 半導体装置およびその製造方法
JP3897478B2 (ja) * 1999-03-31 2007-03-22 松下電器産業株式会社 樹脂封止型半導体装置の製造装置及びその製造方法
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法

Also Published As

Publication number Publication date
CN1327265A (zh) 2001-12-19
US20020017706A1 (en) 2002-02-14
TW571402B (en) 2004-01-11
KR20010110154A (ko) 2001-12-12
CN1191629C (zh) 2005-03-02
US6608369B2 (en) 2003-08-19
JP2001345414A (ja) 2001-12-14

Similar Documents

Publication Publication Date Title
JP3664045B2 (ja) 半導体装置の製造方法
US8513059B2 (en) Pre-molded clip structure
TWI495055B (zh) 半導體晶片封裝體及其製造方法
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
US6617200B2 (en) System and method for fabricating a semiconductor device
US20220157700A1 (en) Two sided bondable lead frame
WO2018018847A1 (zh) 一种智能功率模块及其制造方法
JPH02129951A (ja) 半導体装置の製造方法
JP3427492B2 (ja) 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法
JP2003197663A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006147918A (ja) 半導体装置
JPH0812895B2 (ja) 半導体素子搭載ピングリッドアレイパッケージ基板
US6312976B1 (en) Method for manufacturing leadless semiconductor chip package
CN111354703A (zh) 一种封装电子元件及其制造方法
JPH03286558A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
US20040119146A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP6923299B2 (ja) 半導体装置及び半導体装置の製造方法
JP4409528B2 (ja) 半導体装置
JP4311294B2 (ja) 電子装置およびその製造方法
CN115148606A (zh) 半导体封装方法及半导体封装结构
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
JP2000236058A (ja) 半導体装置及びその製造方法
JPH0450749B2 (ja)
JPH0645346U (ja) 半導体装置
JP2002164497A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050321

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080408

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100408

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110408

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110408

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120408

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130408

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130408

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees