JPH0645346U - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0645346U JPH0645346U JP8080592U JP8080592U JPH0645346U JP H0645346 U JPH0645346 U JP H0645346U JP 8080592 U JP8080592 U JP 8080592U JP 8080592 U JP8080592 U JP 8080592U JP H0645346 U JPH0645346 U JP H0645346U
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- circuit
- molding material
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体チップが実装されたプリント配線板と
これらを封止被覆する封止成形材料の密着性を向上させ
る。 【構成】 半導体チップ6が実装されたプリント配線板
2を封止成形材料7で封止被覆されてなる半導体装置に
おいて、プリント配線板2の回路3がサイドエッチング
形状を有する。
これらを封止被覆する封止成形材料の密着性を向上させ
る。 【構成】 半導体チップ6が実装されたプリント配線板
2を封止成形材料7で封止被覆されてなる半導体装置に
おいて、プリント配線板2の回路3がサイドエッチング
形状を有する。
Description
【0001】
この考案は、半導体チップの実装に用いられるプリント配線板に関するもので ある。
【0002】
半導体チップの実装基板として、加工の容易性、大量生産性、微細回路形成が 可能、安価などの理由からプリント配線板が広く使用されてきている。
【0003】 プリント配線板の回路は、オーバーエッチングなどによって回路がサイドエッ チングされると、基板と回路との接着面積が小さくなり回路の接着強度が低下し 、剥離し易くなるので問題となる。したがって、通常は絶縁基板上の回路がサイ ドエッチング形状とならないような回路形成条件が設定されている。このような 条件で作られたプリント配線板に半導体チップを実装し、封止成形材料でこれら を封止被覆したものは、プリント配線板と封止成形材料の密着性が悪く、プリン ト配線板と封止成形材料の間で剥離を生じる問題を有していた。プリント配線板 と封止成形材料の間に剥離が生じると外界からの水分、湿気が通り易くなり半導 体チップの耐湿信頼性を低下させる。この解決方法として、プリント配線板の適 当な箇所に凹部又は、及び貫通穴を形成して封止成形材料の投錨効果による密着 性の向上などの方法が採用されている。しかし、この方法ではドリル加工やパン チング加工等プリント配線板の加工工数が増える、プリント配線板の回路密度が 高くなってくると加工余地がなくなる等の問題を有していた。
【0004】
そこで、封止成形材料が密着性良く半導体チップが実装されたプリント配線板 に封止被覆されてなる半導体装置を提供することにある。
【0005】
【課題を解決するための手段】 本考案は、上記の点に鑑みて為されたものであり、その特徴は、半導体チップ が実装されたプリント配線板を封止成形してなる半導体装置において、プリント 配線板の回路がサイドエッチング形状を有する半導体装置にある。
【0006】
プリント配線板の絶縁基板上の回路がサイドエッチングされた形状、すなわち 、プリント配線板の回路が絶縁基板に対して逆台形に形成された断面を有するの でこのプリント配線板を封止成形材料で封止被覆すると、この封止成形材料が逆 台形の下側に回り込む。この封止成形材料が回り込むアンカー効果によりプリン ト配線板と封止成形材料との密着性が良くなるのである。この密着性の向上によ って半導体装置の信頼性も向上する。また、回路自身の構造に工夫をこらしたの で、回路密度が高くなり余地が無くなっても実施することができる。回路密度が 高いほどこの効果は大きくなる。
【0007】
以下、本考案を一実施例の図面に基づいて説明する。なお、本考案はこれら実 施例に限定されるものではない。
【0008】 図1(A)は本考案の半導体装置を示す断面図であり、そのX−Y断面を示し たのが図1(B)であり、図2は前記半導体装置において半導体チップを搭載す るプリント配線板とその外部端子となるリ−ドフレ−ムが一体化した半導体チッ プキャリアの斜視図である。
【0009】 図2の半導体チップキャリア1はプリント配線板2の回路3と外部端子となる リ−ドフレ−ム4とをプリント配線板2の周縁の回路端部において両者に超音波 を作用させる金属拡散接合や半田を接合剤とする半田接合などによって一体化し て得たものである。金属拡散接合の場合、回路3やリ−ドフレ−ム4の表面にあ らかじめ金めっきを施しておくのが好ましい。また、プリント配線板2には必要 に応じて半導体チップ搭載用凹部5がザクリやミリングなどによって形成ていて もよい。
【0010】 半導体チップキャリア1を構成するプリント配線板2は、ガラス布基材エポキ シ樹脂銅張り積層板、ガラス布基材ポリイミド樹脂銅張り積層板、ガラス布基材 フッ素樹脂銅張り積層板、ガラス布基材PPO樹脂銅張り積層板など、およびこ れらの変性樹脂銅張り積層板、耐熱性に優れた有機繊維布基材のこれら銅張り積 層板などの組合せの中から適宜用いてプリント配線板加工して得ることができる 。すなわち、前記の銅張積層板を一辺が30〜50cm角程度のワークサイズに裁 断した後、半導体チップ搭載用として複数個数面付けして表面の銅箔を通常のエ ッチング条件よりオーバーな条件、たとえば、通常より高濃度のエッチング溶液 での処理、通常より長時間の処理、通常より高温度での処理などの処理条件によ ってサイドエッチング形状の回路を回路形成してなるプリント配線板が本発明の プリント配線板には必要である。このようにオーバーエッチングすることによっ て、プリント配線板2の回路3が絶縁基板に対して逆台形に形成された断面のサ イドエッチング形状の回路を有するので、このプリント配線板2を封止成形材料 7で封止被覆したとき封止成形材料が回路3の下側に回り込み、プリント配線板 と封止成形材料との密着性を確保するのである。図1(B)の断面図は、このサ イドエッチング形状の回路3が形成されたプリント配線板2を封止成形材料7で 封止成形した半導体装置でる。
【0011】 図1の半導体装置は、図2の半導体チップキャリア1に半導体チップ6を実装 した後、リ−ドフレ−ム4の一部分が露出するように封止成形材料7で封止被覆 した成形品である。この封止被覆に用いる封止成形材料の樹脂としては、エポキ シ、ポリイミド、不飽和ポリエステル、ポリエーテルサルフォン、ポリアリレー ト、ポリエーテルエーテルケトン、ポリフェニレンスルフィド、ポリフェニレン オキシド樹脂などの単独、変性物、混合物などを適宜用いることができる。特に はエポキシ樹脂及びその変性物が耐湿性、耐熱性、電気特性上から好ましい。封 止成形材料は、これら樹脂に有機や無機充填剤、硬化剤、硬化促進剤、離型剤、 顔料、改質剤など用途に応じて適宜配合した通常用いられているものをそのまま 用いることができる。
【0012】
本考案の半導体装置は、半導体チップが搭載されたプリント配線板の回路がサ イドエッチング形状を有するために、このプリント配線板を封止被覆する封止成 形材料が回路に回り込むように充填するので、プリント配線板と封止成形材料と は密着性にすぐれる。この結果、信頼性に優れた半導体装置となる。
【図1】本考案の一実施例の半導体装置を示す断面図が
(A)であり、そのX−Y切断面を示す断面図が(B)
である。
(A)であり、そのX−Y切断面を示す断面図が(B)
である。
【図2】本考案の一実施例の半導体装置に内蔵される半
導体チップキャリアを示す斜視図である。
導体チップキャリアを示す斜視図である。
1 半導体チップキャリア 2 プリント配線板 3 回路 4 リ−ドフレ−ム 5 凹部 6 半導体チップ 7 封止成形材料
Claims (1)
- 【請求項1】 半導体チップが実装されたプリント配線
板を封止成形してなる半導体装置において、プリント配
線板の回路がサイドエッチング形状を有することを特徴
とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8080592U JPH0645346U (ja) | 1992-11-24 | 1992-11-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8080592U JPH0645346U (ja) | 1992-11-24 | 1992-11-24 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0645346U true JPH0645346U (ja) | 1994-06-14 |
Family
ID=13728687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8080592U Pending JPH0645346U (ja) | 1992-11-24 | 1992-11-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0645346U (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015070107A (ja) * | 2013-09-30 | 2015-04-13 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2017201726A (ja) * | 2017-08-16 | 2017-11-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
-
1992
- 1992-11-24 JP JP8080592U patent/JPH0645346U/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015070107A (ja) * | 2013-09-30 | 2015-04-13 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2017201726A (ja) * | 2017-08-16 | 2017-11-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6861295B2 (en) | Low-pin-count chip package and manufacturing method thereof | |
US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
US6054755A (en) | Semiconductor package with improved moisture vapor relief function and method of fabricating the same | |
US6495909B2 (en) | Low-pin-count chip package and manufacturing method thereof | |
US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
US6576493B1 (en) | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps | |
JP3664045B2 (ja) | 半導体装置の製造方法 | |
US6583040B1 (en) | Method of making a pillar in a laminated structure for a semiconductor chip assembly | |
US20060006510A1 (en) | Plastic encapsulated semiconductor device with reliable down bonds | |
US6667229B1 (en) | Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip | |
KR100608610B1 (ko) | 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지 | |
JPH11126795A (ja) | 実装基板およびその製造方法ならびに電子部品の実装方法 | |
JPH0645346U (ja) | 半導体装置 | |
JPH06112363A (ja) | 半導体パッケージ | |
US6908788B1 (en) | Method of connecting a conductive trace to a semiconductor chip using a metal base | |
JP3789688B2 (ja) | 混成集積回路装置 | |
JP2614495B2 (ja) | 電子部品搭載用基板 | |
JPH04130740A (ja) | 半導体パッケージ | |
US6949408B1 (en) | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps | |
KR200159861Y1 (ko) | 반도체 패키지 | |
JP3403221B2 (ja) | 配線基板付リードフレーム | |
JP2002164497A (ja) | 半導体装置およびその製造方法 | |
JPS62274753A (ja) | ピングリツドアレイパツケ−ジの構造 | |
JPS63126238A (ja) | 半導体パツケ−ジの製法 | |
JPH08255853A (ja) | 電子部品搭載装置 |