JPH06112363A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH06112363A JPH06112363A JP25525092A JP25525092A JPH06112363A JP H06112363 A JPH06112363 A JP H06112363A JP 25525092 A JP25525092 A JP 25525092A JP 25525092 A JP25525092 A JP 25525092A JP H06112363 A JPH06112363 A JP H06112363A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- gold plating
- copper circuit
- solder resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 プリント配線板と封止樹脂との密着性を高め
て剥離が発生することを防ぐ。 【構成】 プリント配線板１の表面に銅回路２、ソルダ
ーレジスト３、金メッキ４を施すと共にプリント配線板
１の表面に半導体チップ５を実装し、これらを封止樹脂
６で封止した半導体パッケージを作成する。この半導体
パッケージにおいて、銅回路２、ソルダーレジスト３、
金メッキ４の少なくともいずれかに部分的に開口部７を
設けてプリント配線板１の基材面８を露出させる。開口
部７にプリント配線板１の基材面８を露出させることに
よって、プリント配線板１と封止樹脂６の間に広い面積
で銅回路２、ソルダーレジスト３、金メッキ４が介在す
ることをなくす。
て剥離が発生することを防ぐ。 【構成】 プリント配線板１の表面に銅回路２、ソルダ
ーレジスト３、金メッキ４を施すと共にプリント配線板
１の表面に半導体チップ５を実装し、これらを封止樹脂
６で封止した半導体パッケージを作成する。この半導体
パッケージにおいて、銅回路２、ソルダーレジスト３、
金メッキ４の少なくともいずれかに部分的に開口部７を
設けてプリント配線板１の基材面８を露出させる。開口
部７にプリント配線板１の基材面８を露出させることに
よって、プリント配線板１と封止樹脂６の間に広い面積
で銅回路２、ソルダーレジスト３、金メッキ４が介在す
ることをなくす。
Description
【０００１】
【産業上の利用分野】本発明は、プリント配線板を実装
基板とするＱＦＰやその他ＰＧＡ、ＳＯＰなどの半導体
パッケージに関するものである。
基板とするＱＦＰやその他ＰＧＡ、ＳＯＰなどの半導体
パッケージに関するものである。
【０００２】
【従来の技術】ＱＦＰなど半導体パケージとして、図３
（ａ）に示すようにプリント配線板１を実装基板とする
ものが提供されている。すなわち、銅箔を表面に張った
ガラス布基材エポキシ樹脂積層板など銅張り積層板の銅
箔をエッチング加工等することによって回路形成してプ
リント配線板１を作成する。このプリント配線板１の表
面にはその中央部に銅箔でチップ搭載部１２が設けてあ
り、また銅箔で放射状の銅回路２が設けてある。そして
チップ搭載部１２にＩＣ等の半導体チップ５を搭載する
と共に半導体チップ５の電極と銅回路２の内側端部のイ
ンナーリード部２ａとを金線等のワイヤー１３でボンデ
ィングし、また銅回路２の外側端部のアウターリード部
２ｂにリードフレームのリード１４を接合し、これらを
エポキシ樹脂等の封止樹脂６でモールドして封止するこ
とによって、ＱＦＰなど半導体パッケージを製造するこ
とができるものである。
（ａ）に示すようにプリント配線板１を実装基板とする
ものが提供されている。すなわち、銅箔を表面に張った
ガラス布基材エポキシ樹脂積層板など銅張り積層板の銅
箔をエッチング加工等することによって回路形成してプ
リント配線板１を作成する。このプリント配線板１の表
面にはその中央部に銅箔でチップ搭載部１２が設けてあ
り、また銅箔で放射状の銅回路２が設けてある。そして
チップ搭載部１２にＩＣ等の半導体チップ５を搭載する
と共に半導体チップ５の電極と銅回路２の内側端部のイ
ンナーリード部２ａとを金線等のワイヤー１３でボンデ
ィングし、また銅回路２の外側端部のアウターリード部
２ｂにリードフレームのリード１４を接合し、これらを
エポキシ樹脂等の封止樹脂６でモールドして封止するこ
とによって、ＱＦＰなど半導体パッケージを製造するこ
とができるものである。
【０００３】ここで、銅回路２のインナーリード部２ａ
には金線で形成されるワイヤー１３をボンディングする
ための金メッキ４が電解メッキ等して施されるが、コス
トダウンの上で銅回路２の全面に金メッキ４がされない
ようにする必要があり、図３（ｂ）のようにプリント配
線板１の表面にソルダーレジスト３を塗布して銅回路２
を部分的に被覆することがおこなわれている（図３
（ｂ）において斜線でソルダーレジスト３を、点々で金
メッキ４を示す）。
には金線で形成されるワイヤー１３をボンディングする
ための金メッキ４が電解メッキ等して施されるが、コス
トダウンの上で銅回路２の全面に金メッキ４がされない
ようにする必要があり、図３（ｂ）のようにプリント配
線板１の表面にソルダーレジスト３を塗布して銅回路２
を部分的に被覆することがおこなわれている（図３
（ｂ）において斜線でソルダーレジスト３を、点々で金
メッキ４を示す）。
【０００４】
【発明が解決しようとする課題】しかし、銅回路２やソ
ルダーレジスト３、金メッキ４に対する封止樹脂６の密
着性は、プリント配線板１の銅箔が除去された地肌面で
ある基材面８に対する封止樹脂６の密着性と比較して大
きく劣り、封止樹脂６との接着力は次のような順であ
る。
ルダーレジスト３、金メッキ４に対する封止樹脂６の密
着性は、プリント配線板１の銅箔が除去された地肌面で
ある基材面８に対する封止樹脂６の密着性と比較して大
きく劣り、封止樹脂６との接着力は次のような順であ
る。
【０００５】基材面８＞銅回路２≒ソルダーレジスト３
＞金メッキ４ そして上記のようにソルダーレジスト３を塗布する結
果、プリント配線板１の表面に占めるこれら銅回路２、
ソルダーレジスト３、金メッキ４の面積の割合は７０〜
８０％以上になり、封止樹脂６の大部分はこれら密着性
の低い銅回路２、ソルダーレジスト３、金メッキ４を介
してプリント配線板１に接着されることになる。この結
果、密着性の低い銅回路２、ソルダーレジスト３、金メ
ッキ４の表面から封止樹脂６が図３（ａ）のように界面
剥離し、この剥離箇所６ａに水分が浸入して絶縁劣化が
発生したり、ワイヤー１３が引っ張られて切断したりす
るおそれがあった。
＞金メッキ４ そして上記のようにソルダーレジスト３を塗布する結
果、プリント配線板１の表面に占めるこれら銅回路２、
ソルダーレジスト３、金メッキ４の面積の割合は７０〜
８０％以上になり、封止樹脂６の大部分はこれら密着性
の低い銅回路２、ソルダーレジスト３、金メッキ４を介
してプリント配線板１に接着されることになる。この結
果、密着性の低い銅回路２、ソルダーレジスト３、金メ
ッキ４の表面から封止樹脂６が図３（ａ）のように界面
剥離し、この剥離箇所６ａに水分が浸入して絶縁劣化が
発生したり、ワイヤー１３が引っ張られて切断したりす
るおそれがあった。
【０００６】本発明は上記の点に鑑みてなされたもので
あり、プリント配線板と封止樹脂との密着性を高めて剥
離が発生することを防ぐことができる半導体パッケージ
を提供することを目的とするものである。
あり、プリント配線板と封止樹脂との密着性を高めて剥
離が発生することを防ぐことができる半導体パッケージ
を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】本発明は、プリント配線
板１の表面に銅回路２、ソルダーレジスト３、金メッキ
４を施すと共にプリント配線板１の表面に半導体チップ
５を実装し、これらを封止樹脂６で封止した半導体パッ
ケージにおいて、銅回路２、ソルダーレジスト３、金メ
ッキ４の少なくともいずれかに部分的に開口部７を設け
てプリント配線板１の基材面８を露出させて成ることを
特徴とするものである。
板１の表面に銅回路２、ソルダーレジスト３、金メッキ
４を施すと共にプリント配線板１の表面に半導体チップ
５を実装し、これらを封止樹脂６で封止した半導体パッ
ケージにおいて、銅回路２、ソルダーレジスト３、金メ
ッキ４の少なくともいずれかに部分的に開口部７を設け
てプリント配線板１の基材面８を露出させて成ることを
特徴とするものである。
【０００８】本発明にあって、プリント配線板１の表面
にその基材面８を５０％以上の面積で露出させるのがよ
い。また本発明にあって、プリント配線板１の表面のう
ち銅回路２、ソルダーレジスト３、金メッキ４が占める
面積を５０％以下にするのがよい。さらに本発明にあっ
て、銅回路２の表面を粗面化するのがよい。
にその基材面８を５０％以上の面積で露出させるのがよ
い。また本発明にあって、プリント配線板１の表面のう
ち銅回路２、ソルダーレジスト３、金メッキ４が占める
面積を５０％以下にするのがよい。さらに本発明にあっ
て、銅回路２の表面を粗面化するのがよい。
【０００９】
【作用】銅回路２、ソルダーレジスト３、金メッキ４の
少なくともいずれかに部分的に開口部７を設けてプリン
ト配線板１の基材面８を露出させることによって、プリ
ント配線板１と封止樹脂６の間に広い面積で銅回路２、
ソルダーレジスト３、金メッキ４が介在することをなく
し、プリント配線板１と封止樹脂６との密着性を高める
ことができる。
少なくともいずれかに部分的に開口部７を設けてプリン
ト配線板１の基材面８を露出させることによって、プリ
ント配線板１と封止樹脂６の間に広い面積で銅回路２、
ソルダーレジスト３、金メッキ４が介在することをなく
し、プリント配線板１と封止樹脂６との密着性を高める
ことができる。
【００１０】
【実施例】以下、本発明を実施例によって詳述する。プ
リント配線板１は、銅箔を表面に張ったガラス布基材エ
ポキシ樹脂積層板など銅張り積層板の銅箔をエッチング
加工して、回路形成することによって作成されるもので
あり、プリント配線板１の表面には銅箔のエッチング加
工によるチップ搭載部１２と放射状の多数本の銅回路２
が設けてある。そしてプリント配線板１の表面に図１
（ｂ）のようにソルダーレジスト３を塗布することによ
って、内側端部のインナーリード部２ａと外側端部のア
ウターリード部２ｂを除いて銅回路２をソルダーレジス
ト３で被覆し、さらに金メッキ浴にプリント配線板１を
浸漬すると共に銅回路２に通電して電解金メッキをおこ
なうことによって、インナーリード部２ａや外側端部の
アウターリード部２ｂの表面に金メッキ４が施してある
（図１（ｂ）において斜線でソルダーレジスト３を、点
々で金メッキ４を示す）。
リント配線板１は、銅箔を表面に張ったガラス布基材エ
ポキシ樹脂積層板など銅張り積層板の銅箔をエッチング
加工して、回路形成することによって作成されるもので
あり、プリント配線板１の表面には銅箔のエッチング加
工によるチップ搭載部１２と放射状の多数本の銅回路２
が設けてある。そしてプリント配線板１の表面に図１
（ｂ）のようにソルダーレジスト３を塗布することによ
って、内側端部のインナーリード部２ａと外側端部のア
ウターリード部２ｂを除いて銅回路２をソルダーレジス
ト３で被覆し、さらに金メッキ浴にプリント配線板１を
浸漬すると共に銅回路２に通電して電解金メッキをおこ
なうことによって、インナーリード部２ａや外側端部の
アウターリード部２ｂの表面に金メッキ４が施してある
（図１（ｂ）において斜線でソルダーレジスト３を、点
々で金メッキ４を示す）。
【００１１】ここで本発明では、銅回路２やソルダーレ
ジスト３、金メッキ４に図２に示すような開口部７を多
数設けてあり、この開口部７を通してプリント配線板１
の基材面（銅箔を除去した積層板の表面）８が露出され
るようにしてある。開口部７は銅回路２、ソルダーレジ
スト３、金メッキ４のうち少なくともいずれかに設けら
れていればよい。
ジスト３、金メッキ４に図２に示すような開口部７を多
数設けてあり、この開口部７を通してプリント配線板１
の基材面（銅箔を除去した積層板の表面）８が露出され
るようにしてある。開口部７は銅回路２、ソルダーレジ
スト３、金メッキ４のうち少なくともいずれかに設けら
れていればよい。
【００１２】上記のように作成されるプリント配線板１
において、各銅回路２のアウターリード部２ｂにリード
フレームのリード１４を接合し、チップ搭載部１２にＩ
Ｃ等の半導体チップ５を搭載すると共に半導体チップ５
の電極と各銅回路２のインナーリード部２ａとを金線等
のワイヤー１３でボンディングする。そしてこれらをエ
ポキシ樹脂等の封止樹脂６でモールドして封止すること
によって、図１（ａ）に示すようなＱＦＰなどの半導体
パッケージを作成することができるものである。図１
（ａ）において１５はスルーホールである。
において、各銅回路２のアウターリード部２ｂにリード
フレームのリード１４を接合し、チップ搭載部１２にＩ
Ｃ等の半導体チップ５を搭載すると共に半導体チップ５
の電極と各銅回路２のインナーリード部２ａとを金線等
のワイヤー１３でボンディングする。そしてこれらをエ
ポキシ樹脂等の封止樹脂６でモールドして封止すること
によって、図１（ａ）に示すようなＱＦＰなどの半導体
パッケージを作成することができるものである。図１
（ａ）において１５はスルーホールである。
【００１３】このように作成される半導体パッケージに
あって、封止樹脂６との密着性の低い銅回路２やソルダ
ーレジスト３、金メッキ４には開口部７を設けてあるた
めに、銅回路２やソルダーレジスト３、金メッキ４が広
い面積で形成されていても部分的に開口部７を通してプ
リント配線板１の基材面８が露出し、封止樹脂６はプリ
ント配線板１の基材面８と良好に密着して封止樹脂６と
プリント配線板１との界面で剥離が発生することを防ぐ
ことができるものである。従って、剥離の発生による絶
縁劣化やワイヤー１３の切断等の不良発生を低減するこ
とができるものである。
あって、封止樹脂６との密着性の低い銅回路２やソルダ
ーレジスト３、金メッキ４には開口部７を設けてあるた
めに、銅回路２やソルダーレジスト３、金メッキ４が広
い面積で形成されていても部分的に開口部７を通してプ
リント配線板１の基材面８が露出し、封止樹脂６はプリ
ント配線板１の基材面８と良好に密着して封止樹脂６と
プリント配線板１との界面で剥離が発生することを防ぐ
ことができるものである。従って、剥離の発生による絶
縁劣化やワイヤー１３の切断等の不良発生を低減するこ
とができるものである。
【００１４】上記のように銅回路２やソルダーレジスト
３、金メッキ４に開口部７を設けることによって、プリ
ント配線板１の基材面８がプリント配線板１の表面に対
して５０％以上の面積で露出されるようにするのがよ
い。基材面８を５０％以上の面積で露出させるにあたっ
ては、このように開口部７を設けて露出する基材面８が
多くなるようにする他に、銅回路２やソルダーレジスト
３、金メッキ４の大きさをできるだけ小さく設計して露
出面８の面積を大きくするようにしておこなうようにし
てもよい。
３、金メッキ４に開口部７を設けることによって、プリ
ント配線板１の基材面８がプリント配線板１の表面に対
して５０％以上の面積で露出されるようにするのがよ
い。基材面８を５０％以上の面積で露出させるにあたっ
ては、このように開口部７を設けて露出する基材面８が
多くなるようにする他に、銅回路２やソルダーレジスト
３、金メッキ４の大きさをできるだけ小さく設計して露
出面８の面積を大きくするようにしておこなうようにし
てもよい。
【００１５】また、銅回路２やソルダーレジスト３、金
メッキ４に開口部７を設けることによって、プリント配
線板１の表面のうちこれらが占める面積を５０％以下に
するのがよい。銅回路２やソルダーレジスト３、金メッ
キ４の面積を５０％以下にするにあたっては、このよう
に開口部７を設る他に、銅回路２やソルダーレジスト
３、金メッキ４の大きさをできるだけ小さく設計してこ
れらの面積を小さくするようにしておこなうようにして
もよい。
メッキ４に開口部７を設けることによって、プリント配
線板１の表面のうちこれらが占める面積を５０％以下に
するのがよい。銅回路２やソルダーレジスト３、金メッ
キ４の面積を５０％以下にするにあたっては、このよう
に開口部７を設る他に、銅回路２やソルダーレジスト
３、金メッキ４の大きさをできるだけ小さく設計してこ
れらの面積を小さくするようにしておこなうようにして
もよい。
【００１６】さらに、銅回路２と封止樹脂６との密着性
を高めるために、ショットブラスト等の機械的粗面化処
理をおこなったり、黒化処理（酸化処理）等の化学的粗
面化処理をおこなったりして、銅回路２の表面に粗面を
形成するようにしてもよい。
を高めるために、ショットブラスト等の機械的粗面化処
理をおこなったり、黒化処理（酸化処理）等の化学的粗
面化処理をおこなったりして、銅回路２の表面に粗面を
形成するようにしてもよい。
【００１７】
【発明の効果】上記のように本発明は、銅回路、ソルダ
ーレジスト、金メッキの少なくともいずれかに部分的に
開口部を設けてプリント配線板の基材面を露出させるよ
うにしたので、銅回路やソルダーレジスト、金メッキが
広い面積で形成されていても部分的に開口部を通してプ
リント配線板の基材面が露出し、プリント配線板と封止
樹脂の間に広い面積で銅回路やソルダーレジスト、金メ
ッキが介在することをなくすことができるものであり、
プリント配線板と封止樹脂との密着性を高めて剥離が発
生することを防ぐことができるものである。
ーレジスト、金メッキの少なくともいずれかに部分的に
開口部を設けてプリント配線板の基材面を露出させるよ
うにしたので、銅回路やソルダーレジスト、金メッキが
広い面積で形成されていても部分的に開口部を通してプ
リント配線板の基材面が露出し、プリント配線板と封止
樹脂の間に広い面積で銅回路やソルダーレジスト、金メ
ッキが介在することをなくすことができるものであり、
プリント配線板と封止樹脂との密着性を高めて剥離が発
生することを防ぐことができるものである。
【図１】本発明の一実施例を示すものであり、（ａ）は
断面図、（ｂ）はプリント配線板の一部の平面図であ
る。
断面図、（ｂ）はプリント配線板の一部の平面図であ
る。
【図２】同上の開口部の形成状態を示す拡大した平面図
である。
である。
【図３】従来例を示すものであり、（ａ）は断面図、
（ｂ）はプリント配線板の一部の平面図である。
（ｂ）はプリント配線板の一部の平面図である。
１ プリント配線板 ２ 銅回路 ３ ソルダーレジスト ４ 金メッキ ５ 半導体チップ ６ 封止樹脂 ７ 開口部 ８ 基材面
Claims (4)
- 【請求項１】 プリント配線板の表面に銅回路、ソルダ
ーレジスト、金メッキを施すと共にプリント配線板の表
面に半導体チップを実装し、これらを封止樹脂で封止し
た半導体パッケージにおいて、銅回路、ソルダーレジス
ト、金メッキの少なくともいずれかに部分的に開口部を
設けてプリント配線板の基材面を露出させて成ることを
特徴とする半導体パッケージ。 - 【請求項２】 プリント配線板の表面に銅回路、ソルダ
ーレジスト、金メッキを施すと共にプリント配線板の表
面に半導体チップを実装し、これらを封止樹脂で封止し
た半導体パッケージにおいて、プリント配線板の表面に
その基材面を５０％以上の面積で露出させて成ることを
特徴とする半導体パッケージ。 - 【請求項３】 プリント配線板の表面に銅回路、ソルダ
ーレジスト、金メッキを施すと共にプリント配線板の表
面に半導体チップを実装し、これらを封止樹脂で封止し
た半導体パッケージにおいて、プリント配線板の表面の
うち銅回路、ソルダーレジスト、金メッキが占める面積
を５０％以下にして成ることを特徴とする半導体パッケ
ージ。 - 【請求項４】 プリント配線板の表面に銅回路、ソルダ
ーレジスト、金メッキを施すと共にプリント配線板の表
面に半導体チップを実装し、これらを封止樹脂で封止し
た半導体パッケージにおいて、銅回路の表面を粗面化し
て成ることを特徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25525092A JPH06112363A (ja) | 1992-09-25 | 1992-09-25 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25525092A JPH06112363A (ja) | 1992-09-25 | 1992-09-25 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112363A true JPH06112363A (ja) | 1994-04-22 |
Family
ID=17276132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25525092A Pending JPH06112363A (ja) | 1992-09-25 | 1992-09-25 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112363A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09205164A (ja) * | 1995-12-20 | 1997-08-05 | Samsung Electron Co Ltd | 半導体チップパッケージ及びその製造方法 |
| US6204454B1 (en) | 1997-12-27 | 2001-03-20 | Tdk Corporation | Wiring board and process for the production thereof |
| JP2015018934A (ja) * | 2013-07-11 | 2015-01-29 | 株式会社伸光製作所 | プリント基板およびその製造方法 |
| JP2015115432A (ja) * | 2013-12-11 | 2015-06-22 | ローム株式会社 | 半導体装置 |
| JP2016213422A (ja) * | 2015-05-13 | 2016-12-15 | 株式会社伸光製作所 | プリント配線板及びその製造方法 |
| JP2018142746A (ja) * | 2018-06-20 | 2018-09-13 | ローム株式会社 | 半導体装置 |
| US10908442B1 (en) | 2019-07-17 | 2021-02-02 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
-
1992
- 1992-09-25 JP JP25525092A patent/JPH06112363A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09205164A (ja) * | 1995-12-20 | 1997-08-05 | Samsung Electron Co Ltd | 半導体チップパッケージ及びその製造方法 |
| US6204454B1 (en) | 1997-12-27 | 2001-03-20 | Tdk Corporation | Wiring board and process for the production thereof |
| JP2015018934A (ja) * | 2013-07-11 | 2015-01-29 | 株式会社伸光製作所 | プリント基板およびその製造方法 |
| JP2015115432A (ja) * | 2013-12-11 | 2015-06-22 | ローム株式会社 | 半導体装置 |
| JP2016213422A (ja) * | 2015-05-13 | 2016-12-15 | 株式会社伸光製作所 | プリント配線板及びその製造方法 |
| JP2018142746A (ja) * | 2018-06-20 | 2018-09-13 | ローム株式会社 | 半導体装置 |
| US10908442B1 (en) | 2019-07-17 | 2021-02-02 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6930257B1 (en) | Integrated circuit substrate having laminated laser-embedded circuit layers | |
| KR100499003B1 (ko) | 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법 | |
| JPH11186294A (ja) | 半導体パッケージ及びその製造方法 | |
| JP3003624B2 (ja) | 半導体装置 | |
| JP2000196237A (ja) | 印刷回路基板の製造方法 | |
| JPH0399456A (ja) | 半導体装置およびその製造方法 | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| US6348416B1 (en) | Carrier substrate for producing semiconductor device | |
| JPH06112363A (ja) | 半導体パッケージ | |
| JPH07302859A (ja) | 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法 | |
| JP3915226B2 (ja) | 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ | |
| JPH09116045A (ja) | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 | |
| JPH08316360A (ja) | Ｉｃ実装構造 | |
| JPH08222828A (ja) | プリント配線板及びその製造方法 | |
| JP2614495B2 (ja) | 電子部品搭載用基板 | |
| JP2886613B2 (ja) | 表面実装用多層プリント配線板 | |
| JPH1074859A (ja) | Ｑｆｎ半導体パッケージ | |
| JP4643055B2 (ja) | Ｔａｂテープキャリアの製造方法 | |
| JPS6350862B2 (ja) | ||
| JP3563846B2 (ja) | Ｂｇａタイプの樹脂封止型半導体装置用のリードフレーム部材の製造方法 | |
| JPH04111456A (ja) | 電子部品搭載用基板 | |
| KR100355746B1 (ko) | 반도체 패키지 제조용 부재 및 그 제조 방법 | |
| JPH1092964A (ja) | 半導体装置 | |
| JPH06224325A (ja) | 半導体装置 | |
| JP4311294B2 (ja) | 電子装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001017 |