JPH06224325A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06224325A JPH06224325A JP1068493A JP1068493A JPH06224325A JP H06224325 A JPH06224325 A JP H06224325A JP 1068493 A JP1068493 A JP 1068493A JP 1068493 A JP1068493 A JP 1068493A JP H06224325 A JPH06224325 A JP H06224325A
- Authority
- JP
- Japan
- Prior art keywords
- conductor circuit
- wiring board
- printed wiring
- sealing resin
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 封止樹脂による半導体素子の封止の信頼性を
高く得る。 【構成】 プリント配線板１の表面に金属で導体回路２
を形成し、プリント配線板２に半導体素子３を実装する
と共に半導体素子３を導体回路２と電気的に接続し、プ
リント配線板１の表面に封止樹脂４を成形することによ
って半導体素子３を封止して半導体装置を形成する。こ
の半導体装置において、封止樹脂４による封止箇所の導
体回路２の表面を金属表面として露出させる。封止樹脂
４は導体回路２の金属表面に密着されることになり、プ
リント配線板１と封止樹脂４との密着性を向上させるこ
とができる。
高く得る。 【構成】 プリント配線板１の表面に金属で導体回路２
を形成し、プリント配線板２に半導体素子３を実装する
と共に半導体素子３を導体回路２と電気的に接続し、プ
リント配線板１の表面に封止樹脂４を成形することによ
って半導体素子３を封止して半導体装置を形成する。こ
の半導体装置において、封止樹脂４による封止箇所の導
体回路２の表面を金属表面として露出させる。封止樹脂
４は導体回路２の金属表面に密着されることになり、プ
リント配線板１と封止樹脂４との密着性を向上させるこ
とができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子を封止した
半導体装置に関するものである。
半導体装置に関するものである。
【０００２】
【従来の技術】図７は半導体装置の一例を示すものであ
り、プリント配線板１の表面に銅箔のエッチング加工等
で導体回路２を形成すると共に、導体回路２の端部のボ
ンディング部２ａ及び素子実装部２ｂを除いてプリント
配線板１の表面にソルダーレジスト８を塗布することに
よって導体回路２をマスキングし、この状態で金メッキ
をおこなって導体回路２のボンディング部２ａ及び素子
実装部２ｂの表面に金メッキ層９をメッキし、そして素
子実装部２ｂの上に半導体素子３を搭載すると共に半導
体素子３の電極と金メッキ層９で被覆したボンディング
部２ａとの間に金線等のワイヤーボンディング１０を施
し、さらにプリント配線板１の表面に封止樹脂４を成形
して半導体素子３を封止することによって作成してあ
る。
り、プリント配線板１の表面に銅箔のエッチング加工等
で導体回路２を形成すると共に、導体回路２の端部のボ
ンディング部２ａ及び素子実装部２ｂを除いてプリント
配線板１の表面にソルダーレジスト８を塗布することに
よって導体回路２をマスキングし、この状態で金メッキ
をおこなって導体回路２のボンディング部２ａ及び素子
実装部２ｂの表面に金メッキ層９をメッキし、そして素
子実装部２ｂの上に半導体素子３を搭載すると共に半導
体素子３の電極と金メッキ層９で被覆したボンディング
部２ａとの間に金線等のワイヤーボンディング１０を施
し、さらにプリント配線板１の表面に封止樹脂４を成形
して半導体素子３を封止することによって作成してあ
る。
【０００３】
【発明が解決しようとする課題】しかし、封止樹脂４と
ソルダーレジスト８との密着性や、ソルダーレジスト８
と金属の導体回路２との密着性は、封止樹脂４と金属の
導体回路２との密着性よりも一般的に低いために、図７
の従来例では封止樹脂４とソルダーレジスト８との界面
や、ソルダーレジスト８と導体回路２との界面で剥離が
発生し易く、プリント配線板１と封止樹脂４との密着性
を確保することができなくなって、封止の信頼性が低下
するおそれがあるという問題があった。
ソルダーレジスト８との密着性や、ソルダーレジスト８
と金属の導体回路２との密着性は、封止樹脂４と金属の
導体回路２との密着性よりも一般的に低いために、図７
の従来例では封止樹脂４とソルダーレジスト８との界面
や、ソルダーレジスト８と導体回路２との界面で剥離が
発生し易く、プリント配線板１と封止樹脂４との密着性
を確保することができなくなって、封止の信頼性が低下
するおそれがあるという問題があった。
【０００４】本発明は上記の点に鑑みてなされたもので
あり、封止の信頼性を高く得ることができる半導体装置
を提供することを目的とするものである。
あり、封止の信頼性を高く得ることができる半導体装置
を提供することを目的とするものである。
【０００５】
【課題を解決するための手段】本発明は、プリント配線
板１の表面に金属で導体回路２を形成し、プリント配線
板２に半導体素子３を実装すると共に半導体素子３を導
体回路２と電気的に接続し、プリント配線板１の表面に
封止樹脂４を成形することによって半導体素子３を封止
して形成される半導体装置において、封止樹脂４による
封止箇所の導体回路２の表面を金属表面として露出させ
て成ることを特徴とするものである。
板１の表面に金属で導体回路２を形成し、プリント配線
板２に半導体素子３を実装すると共に半導体素子３を導
体回路２と電気的に接続し、プリント配線板１の表面に
封止樹脂４を成形することによって半導体素子３を封止
して形成される半導体装置において、封止樹脂４による
封止箇所の導体回路２の表面を金属表面として露出させ
て成ることを特徴とするものである。
【０００６】
【作用】封止樹脂４による封止箇所の導体回路２の表面
を金属表面として露出させてあるので、封止樹脂４は導
体回路２の金属表面に密着されることになり、プリント
配線板１と封止樹脂４との密着性を向上させることがで
きる。
を金属表面として露出させてあるので、封止樹脂４は導
体回路２の金属表面に密着されることになり、プリント
配線板１と封止樹脂４との密着性を向上させることがで
きる。
【０００７】
【実施例】以下本発明を実施例によって詳述する。ガラ
ス布基材エポキシ樹脂積層板などを基板とするプリント
配線板１の表面には銅箔のエッチング加工等によって導
体回路２が形成してある。この導体回路２はプリント配
線板１の中央に配置される素子実装部２ｂを中心として
放射状に設けられるものであり、各回路の素子実装部２
ｂに近接する端部はボンディング部２ａとして形成して
ある。そして導体回路２の端部のボンディング部２ａ及
び素子実装部２ｂを除いてプリント配線板１の表面にソ
ルダーレジストを塗布することによって導体回路２の金
メッキを施さない部分をマスキングし、この状態でプリ
ント配線板１を金メッキ浴に浸漬して導体回路２に通電
することによって金メッキをおこない、導体回路２のボ
ンディング部２ａ及び素子実装部２ｂの表面に金メッキ
層９をメッキし、この後にプリント配線板１の表面から
ソルダーレジストを剥離したり溶解したりして除去す
る。この後に、素子実装部２ｂの上にＩＣチップ等の半
導体素子３を搭載すると共に半導体素子３の電極と金メ
ッキ層９で被覆したボンディング部２ａとの間に金線等
のワイヤーボンディング１０を施して、半導体素子３と
導体回路２とを電気的に接続する。さらにプリント配線
板１の表面にエポキシ樹脂やシリコン樹脂などの封止樹
脂４を成形して、半導体素子３を封止樹脂４で封止する
ことによって、図１に示すような半導体装置を作成する
ことができるものである。
ス布基材エポキシ樹脂積層板などを基板とするプリント
配線板１の表面には銅箔のエッチング加工等によって導
体回路２が形成してある。この導体回路２はプリント配
線板１の中央に配置される素子実装部２ｂを中心として
放射状に設けられるものであり、各回路の素子実装部２
ｂに近接する端部はボンディング部２ａとして形成して
ある。そして導体回路２の端部のボンディング部２ａ及
び素子実装部２ｂを除いてプリント配線板１の表面にソ
ルダーレジストを塗布することによって導体回路２の金
メッキを施さない部分をマスキングし、この状態でプリ
ント配線板１を金メッキ浴に浸漬して導体回路２に通電
することによって金メッキをおこない、導体回路２のボ
ンディング部２ａ及び素子実装部２ｂの表面に金メッキ
層９をメッキし、この後にプリント配線板１の表面から
ソルダーレジストを剥離したり溶解したりして除去す
る。この後に、素子実装部２ｂの上にＩＣチップ等の半
導体素子３を搭載すると共に半導体素子３の電極と金メ
ッキ層９で被覆したボンディング部２ａとの間に金線等
のワイヤーボンディング１０を施して、半導体素子３と
導体回路２とを電気的に接続する。さらにプリント配線
板１の表面にエポキシ樹脂やシリコン樹脂などの封止樹
脂４を成形して、半導体素子３を封止樹脂４で封止する
ことによって、図１に示すような半導体装置を作成する
ことができるものである。
【０００８】このように作成される半導体装置にあっ
て、封止樹脂４による封止の前にソルダーレジストを除
去して導体回路２は銅表面あるいは金メッキ表面として
金属表面を露出させるようにしているために、封止樹脂
４は導体回路２の表面に直接密着されることになり、封
止樹脂４と金属の導体回路２とは密着強度が高く、従っ
てプリント配線板１と封止樹脂４との密着性を向上させ
ることができるものである。このようにしてプリント配
線板１の小型化、配線や半導体素子３の実装の高密度化
への対応に対して何らの制約も受けることなくプリント
配線板１と封止樹脂４の密着性を向上させて、封止の信
頼性を高く得ることができるものである。尚、導体回路
２の露出表面は、ブラシ研磨やショットブラスト等の機
械的粗面化処理や、黒化処理（銅の酸化処理）や加熱処
理による酸化膜形成等の化学的粗面化処理を施して、導
体回路２の露出表面を粗面化することによって、導体回
路２と封止樹脂４との密着性をさらに高めるようにする
のが好ましい。
て、封止樹脂４による封止の前にソルダーレジストを除
去して導体回路２は銅表面あるいは金メッキ表面として
金属表面を露出させるようにしているために、封止樹脂
４は導体回路２の表面に直接密着されることになり、封
止樹脂４と金属の導体回路２とは密着強度が高く、従っ
てプリント配線板１と封止樹脂４との密着性を向上させ
ることができるものである。このようにしてプリント配
線板１の小型化、配線や半導体素子３の実装の高密度化
への対応に対して何らの制約も受けることなくプリント
配線板１と封止樹脂４の密着性を向上させて、封止の信
頼性を高く得ることができるものである。尚、導体回路
２の露出表面は、ブラシ研磨やショットブラスト等の機
械的粗面化処理や、黒化処理（銅の酸化処理）や加熱処
理による酸化膜形成等の化学的粗面化処理を施して、導
体回路２の露出表面を粗面化することによって、導体回
路２と封止樹脂４との密着性をさらに高めるようにする
のが好ましい。
【０００９】図２の実施例は、リードフレームのリード
１２を外部接続用端子としてプリント配線板１の導体回
路２に接続して取り付け、半導体素子３とともにプリン
ト配線板１の全体を封止樹脂４によって封止することに
よって、ＱＦＰ（クオーテッドフラットパッケージ）型
半導体装置として作成するようにしたものである。図３
の実施例では、プリント配線板１にスルーホール１３を
設けると共にスルーホール１３の内周に導体回路２と導
通されるスルーホールメッキ１４を設け、端子ピン１５
を外部接続用端子としてこのスルーホール１３に差し込
んでプリント配線板１の下面から突出するように取り付
けることによって、ＰＧＡ（ピングリッドアレイ）型半
導体装置として作成するようにしてある。この実施例で
はプリント配線板１に凹部１６を設けてこの凹部１６内
において半導体素子３を実装するようにしてある。
１２を外部接続用端子としてプリント配線板１の導体回
路２に接続して取り付け、半導体素子３とともにプリン
ト配線板１の全体を封止樹脂４によって封止することに
よって、ＱＦＰ（クオーテッドフラットパッケージ）型
半導体装置として作成するようにしたものである。図３
の実施例では、プリント配線板１にスルーホール１３を
設けると共にスルーホール１３の内周に導体回路２と導
通されるスルーホールメッキ１４を設け、端子ピン１５
を外部接続用端子としてこのスルーホール１３に差し込
んでプリント配線板１の下面から突出するように取り付
けることによって、ＰＧＡ（ピングリッドアレイ）型半
導体装置として作成するようにしてある。この実施例で
はプリント配線板１に凹部１６を設けてこの凹部１６内
において半導体素子３を実装するようにしてある。
【００１０】図４の実施例では、プリント配線板１に設
けた導体回路２の端部をプリント配線板１の外側縁にお
いて延長してリードレス端子１７を形成し、ＬＣＣ（リ
ードレスチップキャリア）型半導体装置として作成する
ようにしてある。この実施例ではプリント配線板１の複
数箇所に半導体素子３を実装して各半導体素子３を封止
樹脂４で封止するようにしてある。
けた導体回路２の端部をプリント配線板１の外側縁にお
いて延長してリードレス端子１７を形成し、ＬＣＣ（リ
ードレスチップキャリア）型半導体装置として作成する
ようにしてある。この実施例ではプリント配線板１の複
数箇所に半導体素子３を実装して各半導体素子３を封止
樹脂４で封止するようにしてある。
【００１１】図５の実施例は、プリント配線板１の一方
の端部に外部接続端子１８を取り付け、縦型に半導体装
置を作成するようにしてある。図６の実施例では、プリ
ント配線板１の上下両面に導体回路２を設け、プリント
配線板１にスルーホール１３を設けると共にスルーホー
ル１３の内周にスルーホールメッキ１４を施して必要に
応じて各導体回路２を接続し、そしてプリント配線板１
の上下両面にそれぞれ半導体素子３を実装するようにし
てある。またこの実施例ではリード１２を内側に曲げて
Ｊベントとして形成してある。
の端部に外部接続端子１８を取り付け、縦型に半導体装
置を作成するようにしてある。図６の実施例では、プリ
ント配線板１の上下両面に導体回路２を設け、プリント
配線板１にスルーホール１３を設けると共にスルーホー
ル１３の内周にスルーホールメッキ１４を施して必要に
応じて各導体回路２を接続し、そしてプリント配線板１
の上下両面にそれぞれ半導体素子３を実装するようにし
てある。またこの実施例ではリード１２を内側に曲げて
Ｊベントとして形成してある。
【００１２】
【発明の効果】上記のように本発明は、封止樹脂による
封止箇所の導体回路の表面を金属表面として露出させて
あるので、封止樹脂は導体回路の金属表面に密着される
ことになり、封止樹脂と導体回路の金属表面との高い密
着強度によってプリント配線板と封止樹脂との密着性を
向上させることができ、封止の信頼性を高く得ることが
できるものである。
封止箇所の導体回路の表面を金属表面として露出させて
あるので、封止樹脂は導体回路の金属表面に密着される
ことになり、封止樹脂と導体回路の金属表面との高い密
着強度によってプリント配線板と封止樹脂との密着性を
向上させることができ、封止の信頼性を高く得ることが
できるものである。
【図１】本発明の一実施例の断面図である。
【図２】本発明の他の実施例の断面図である。
【図３】本発明のさらに他の実施例の断面図である。
【図４】本発明のさらに他の実施例の断面図である。
【図５】本発明のさらに他の実施例の断面図である。
【図６】本発明のさらに他の実施例の断面図である。
【図７】従来例の断面図である。
１ プリント配線板 ２ 導体回路 ３ 半導体素子 ４ 封止樹脂
Claims (1)
- 【請求項１】 プリント配線板の表面に金属で導体回路
を形成し、プリント配線板に半導体素子を実装すると共
に半導体素子を導体回路と電気的に接続し、プリント配
線板の表面に封止樹脂を成形することによって半導体素
子を封止して形成される半導体装置において、封止樹脂
による封止箇所の導体回路の表面を金属表面として露出
させて成ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1068493A JPH06224325A (ja) | 1993-01-26 | 1993-01-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1068493A JPH06224325A (ja) | 1993-01-26 | 1993-01-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224325A true JPH06224325A (ja) | 1994-08-12 |
Family
ID=11757097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1068493A Pending JPH06224325A (ja) | 1993-01-26 | 1993-01-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06224325A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007318098A (ja) * | 2006-04-27 | 2007-12-06 | Sanyo Electric Co Ltd | 回路装置および回路装置の製造方法 |
| US10615093B2 (en) | 2017-04-21 | 2020-04-07 | Mitsubishi Electric Corporation | Semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62172744A (ja) * | 1986-01-27 | 1987-07-29 | Matsushita Electric Works Ltd | 電子回路実装構造 |
-
1993
- 1993-01-26 JP JP1068493A patent/JPH06224325A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62172744A (ja) * | 1986-01-27 | 1987-07-29 | Matsushita Electric Works Ltd | 電子回路実装構造 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007318098A (ja) * | 2006-04-27 | 2007-12-06 | Sanyo Electric Co Ltd | 回路装置および回路装置の製造方法 |
| JP4503039B2 (ja) * | 2006-04-27 | 2010-07-14 | 三洋電機株式会社 | 回路装置 |
| US8656581B2 (en) | 2006-04-27 | 2014-02-25 | Sanyo Electric Co., Ltd. | Method of fabricating a circuit apparatus |
| US10615093B2 (en) | 2017-04-21 | 2020-04-07 | Mitsubishi Electric Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6291271B1 (en) | Method of making semiconductor chip package | |
| US6162664A (en) | Method for fabricating a surface mounting type semiconductor chip package | |
| KR100201924B1 (ko) | 반도체 장치 | |
| US6762118B2 (en) | Package having array of metal pegs linked by printed circuit lines | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| KR100630581B1 (ko) | 반도체 장치 제조용 캐리어 기판의 제조 방법과, 반도체 장치 및 그 제조 방법 | |
| JP3478139B2 (ja) | リードフレームの製造方法 | |
| JP3879135B2 (ja) | 転写配線支持部材及びそれを使用した半導体パッケージの製造法 | |
| JPH09321173A (ja) | 半導体装置用パッケージ及び半導体装置とそれらの製造方法 | |
| JP3475569B2 (ja) | パッケージ及びその製造方法 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JPH07302859A (ja) | 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法 | |
| JPH06224325A (ja) | 半導体装置 | |
| JPH06112363A (ja) | 半導体パッケージ | |
| KR100386636B1 (ko) | 반도체 패키지용 인쇄회로기판의 제조방법 | |
| JP3417292B2 (ja) | 半導体装置 | |
| US6624008B2 (en) | Semiconductor chip installing tape, semiconductor device and a method for fabricating thereof | |
| JPH08148526A (ja) | 半導体装置 | |
| JP3672885B2 (ja) | 半導体装置 | |
| JPH08316360A (ja) | Ｉｃ実装構造 | |
| JP3247638B2 (ja) | 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 | |
| US20010001069A1 (en) | Metal stud array packaging | |
| JPH10209321A (ja) | 半導体集積回路装置 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JPH11154717A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981110 |