JP2007318098A - 回路装置および回路装置の製造方法 - Google Patents

回路装置および回路装置の製造方法 Download PDF

Info

Publication number
JP2007318098A
JP2007318098A JP2007107649A JP2007107649A JP2007318098A JP 2007318098 A JP2007318098 A JP 2007318098A JP 2007107649 A JP2007107649 A JP 2007107649A JP 2007107649 A JP2007107649 A JP 2007107649A JP 2007318098 A JP2007318098 A JP 2007318098A
Authority
JP
Japan
Prior art keywords
layer
wiring
gold plating
wiring layer
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007107649A
Other languages
English (en)
Other versions
JP4503039B2 (ja
Inventor
Makoto Murai
誠 村井
Yasuhiro Obara
泰浩 小原
Ryosuke Usui
良輔 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007107649A priority Critical patent/JP4503039B2/ja
Priority to CN2007101018784A priority patent/CN101064294B/zh
Priority to KR1020070040988A priority patent/KR101061627B1/ko
Priority to US11/740,669 priority patent/US7612445B2/en
Publication of JP2007318098A publication Critical patent/JP2007318098A/ja
Priority to US12/563,849 priority patent/US8656581B2/en
Application granted granted Critical
Publication of JP4503039B2 publication Critical patent/JP4503039B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】パッド電極部における封止樹脂層の剥がれを抑制し、回路装置の信頼性を向上させる。
【解決手段】この回路装置は、配線層３、金めっき層４、絶縁樹脂層５、回路素子６、導電部材７、及び封止樹脂層８を備える。配線層３は、銅からなる配線層３のパッド電極部分においてその表面に金めっき層４が形成される。この部分以外の表面は粗面加工が施される。絶縁樹脂層５は、配線層３を覆うように、パッド電極の形成領域に開口部５ａを有するように形成される。回路素子６は所定の領域の絶縁樹脂層５の上に装着される。封止樹脂層８は絶縁樹脂層５の上に形成され、回路素子６およびパッド電極の開口部５ａを覆うように全面に形成される。ここで、封止樹脂層８は、パッド電極部分において金めっき層４および配線層３と接するように設けられる。
【選択図】図１

Description

本発明は、回路装置に関し、特にパッド電極を備える回路装置に関する。
携帯電話、ＰＤＡ、ＤＶＣ、ＤＳＣといったポータブルエレクトロニクス機器の高機能化が加速するなか、こうした製品が市場で受け入れられるためには小型・軽量化が必須となっており、その実現のために高集積のシステムＬＳＩが求められている。一方、これらのエレクトロニクス機器に対しては、より使い易く便利なものが求められており、機器に使用されるＬＳＩに対し、高機能化、高性能化が要求されている。このため、ＬＳＩチップの高集積化にともないそのＩ／Ｏ数が増大する一方でパッケージ自体の小型化要求も強く、これらを両立させるために、半導体部品の高密度な基板実装に適合した半導体パッケージの開発が強く求められている。こうした要求に対応するため、ＣＳＰ（Chip Size Package ）と呼ばれるパッケージ技術が種々開発されている。
こうしたパッケージの例として、ＢＧＡ（Ball Grid Array ）が知られている。ＢＧＡは、パッケージ用基板の上に半導体チップを実装し、それを樹脂モールディングした後、反対側の面に外部端子としてハンダボールをエリア状に形成したものである。
図１８は、特許文献１に記載されたＢＧＡ型の半導体装置の概略断面図である。この半導体装置（回路装置）は回路基板１１０の一方の面に半導体素子（回路素子）１０６を搭載し、他方の面に外部接続端子としてはんだボール１１２を接合したものである。回路基板１１０の一方の面には半導体素子１０６と金線１０７を介して電気的に接続される配線パターン１０３（パッド電極部１０３ａ）が設けられ、回路基板１１０の他方の面には外部接続端子を接合するランド部１０３ｂが設けられている。配線パターン１０３とランド部１０３ｂとの電気的接続は絶縁基板１０１を貫通する貫通孔１１１の内壁面に設けた導体部を介してなされる。ソルダーレジスト１０５は回路基板１１０の表面を保護している。回路基板１１０の一方の面は半導体素子１０６を搭載した後、封止樹脂層１０８により封止されている。
図１９は、図１８に示した半導体装置のパッド電極部（図１８のＸで示した断面部分）を拡大した断面図である。半導体素子１０６とワイヤ接続されるパッド電極部１０３ａは、銅からなる配線部と、その表面を覆う金めっき層１０４から構成されている。ソルダーレジスト１０５は、パッド電極部１０３ａにおける銅配線部を被覆し、さらに金めっき層１０４の一部を被覆するように設けられている。ソルダーレジスト１０５の開口部は、半導体素子１０６の搭載およびワイヤ接続などがなされた後、封止樹脂層１０８によって半導体素子１０６とともに封止される。
特開２００５−１９７６４８号公報
上記文献に記載されているように、半導体素子１０６を封止樹脂層１０８によって封止した場合、パッド電極部１０３ａにおける封止樹脂層１０８の密着性（剥がれの有無）が重要となる。この部分における密着性が不良であると、熱ストレスや水分の影響を受け、半導体装置（回路装置）の信頼性が著しく低下する。
本発明は上記事情に鑑みなされたものであって、その目的とするところは、パッド電極部における封止樹脂層の剥がれを抑制し、回路装置の信頼性を向上させることにある。
上記目的を達成するために、本発明のある態様に係る回路装置は、銅からなる配線層とその表面の電気的な接続に供される部分の一部に形成された金めっき層とからなる電極と、電極の全面を被覆する封止樹脂層と、を備え、封止樹脂層は金めっき層および配線層と接するように設けられていることを特徴とする。ここで、電極とは、たとえば、パッケージ基板もしくはモジュール基板などの回路基板に設けられたパッド電極、あるいはＬＳＩチップに代表される回路素子に設けられたパッド電極を意味する。この電極により、回路基板とＬＳＩチップに代表される回路素子とをワイヤボンディングで接続したり、回路基板と外部の回路装置とをワイヤボンディングで接続したりする。
この態様によれば、電極における封止樹脂層は、金めっき層と接するだけでなく、金めっき層よりも密着性の高い配線層とも接して設けられるで、従来のように金めっき層のみと接する場合に比べて、電極における封止樹脂層の密着強度が向上する。この結果、熱ストレスや水分の影響を受けず、回路装置の信頼性が向上する。
上記構成において、回路素子とパッド電極の金めっき層が形成された部分とを電気的に接続する導電部材をさらに備え、導電部材は、金めっき層を介して配線層と電気的に接続していることが好ましい。この場合、パッド電極表面に金めっき層を設けているため、銅からなる配線層の場合に生じるパッド電極表面の劣化を抑制することができる。このため、パッド電極での封止樹脂層の密着強度を向上させつつ、さらに回路装置における回路素子と配線層との接続不良を抑制することができる。この結果、回路装置の信頼性をさらに向上させることができる。
また本発明の他の態様に係る別の回路装置は、基板と、基板の上に形成された銅からなる配線層と、基板および配線層の上に形成され、電極の形成領域に開口部を有する絶縁樹脂層と、開口部内に設けられた配線層の表面の電気的な接続に供される部分に形成された金めっき層と、基板に設けられた回路素子と、回路素子と配線層とを金めっき層を介して電気的に接続する導電部材と、絶縁樹脂層の上に形成され、回路素子および電極の形成領域を封止する封止樹脂層と、を備え、封止樹脂層は、金めっき層および配線層と接するように設けられていることを特徴とする。
この態様によれば、電極の形成領域を封止する封止樹脂層は金めっき層と接するだけでなく、金めっき層よりも密着性の高い配線層とも接して設けられるので、従来のように金めっき層のみと接する場合に比べて、電極の形成領域を封止する封止樹脂層の密着性が向上する。この結果、熱ストレスや水分の影響を受けず、回路装置の信頼性が向上する。
上記構成において、回路素子が半導体素子であってもよい。半導体素子とは、ＩＣ、ＬＳＩなどをいう。この場合、導電部材を用いて半導体素子がワイヤボンディング接続されていてもよい。また、導電部材を用いて半導体素子がフリップチップ接続されていてもよい。また、回路素子が受動素子であってもよい。受動素子とは、たとえば、抵抗、キャパシタなどである。
上記構成において、封止樹脂層と接する配線層の表面は粗面加工が施されていることが好ましい。このようにすることで、配線層と封止樹脂層との界面における密着性のさらなる向上が図られ、電極における封止樹脂層の剥がれを効果的に抑制することができる。
上記構成において、封止樹脂層が配線層と接する領域は、金めっき層と接する領域の周囲に設けられていてもよい。この場合、金めっき層の周囲が粗面加工が施された配線層により囲われるので、封止樹脂層のパッド電極からの剥離をより効果的に抑制することができる。
本発明のさらに他の態様は、回路装置の製造方法である。当該回路装置の製造方法は、基板の主面上に配線層を形成する工程と、配線基板の主面全体に導電層を形成する工程と、電極形成領域に電極よりも大きさが広い開口を備える第１の絶縁層を配線基板の主面全体に形成する工程と、開口に露出した導電層を除去し、配線層を露出させる工程と、導電層をめっき用の配線として用いて、露出した配線層の上に金メッキ層を形成する工程と、第１の絶縁層および導電層を除去する工程と、金メッキ層とその近傍の配線層が露出するような開口を備える第２の絶縁層を配線基板の主面全体に形成する工程と、金メッキ層に回路素子を電気的に接続する工程と、を備えることを特徴とする。
この態様によれば、配線層の上に形成された導電層がバスラインとして使用され、金めっき層の形成後に導電層が除去されるため、めっき用のバスラインがノイズ源となることが回避される。
また、金めっき層の形成後にめっき用の導電層が除去されるため、配線等のレイアウトに制約が生じにくいので、回路装置の高密度化を図ることができる。
上記態様の回路装置の製造方法の第１の絶縁層および導電層を除去する工程において、露出した前記配線層の表面が粗面加工されてもよい。
本発明によれば、パッド電極部における封止樹脂層の剥がれを抑制し、回路装置の信頼性を向上させることができる。
以下、本発明を具現化した実施形態について図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１実施形態）
図１は、本発明の第１実施形態に係るパッド電極を備えた回路装置の概略断面図である。また、図２は、図１に示した回路装置のパッド電極部（図１のＸで示した断面部分）を拡大した断面図である。図１および図２に基づいて第１実施形態の回路装置について説明する。なお、図２は、後述する図３のＡ−Ａ’線上の断面図に当たる。
この第１実施形態での回路装置は、金属基板１、絶縁層２、配線層３（パッド電極３ａ）、金めっき層４、絶縁樹脂層５、回路素子６、導電部材７、及び封止樹脂層８を備えている。
金属基板１は、たとえば、約１．５ｍｍの厚みを有する銅（Ｃｕ）基板を用いる。なお、この金属基板１と後述する絶縁層２から構成される部分が、本発明の「基板」の一例である。
絶縁層２はエポキシ樹脂を主成分とする膜が採用され、その厚さは、たとえば、約８０μｍである。回路装置の放熱性向上の観点から、絶縁層２は高熱伝導性を有することが望ましい。このため、絶縁層２は、銀、ビスマス、銅、アルミニウム、マグネシウム、錫、亜鉛およびこれらの合金などやシリカ、アルミナ、窒化ケイ素、窒化アルミニウムなどを高熱伝導性フィラーとして含有することが好ましい。
ここで、第１実施形態では、後述する回路素子６の下方に位置する絶縁層２の領域に、約７０μｍの直径（ビア径）を有するとともに、絶縁層２を厚み方向に貫通する４つのビアホール２ａが所定の間隔を隔てて形成されている。このビアホール２ａ内には、後述する配線層３を構成する部材が埋め込まれている。配線層３はこのビアホール２ａを介して金属基板１の上面に接触している。このビアホール２ａ内に埋め込まれた配線層３は、回路素子６からの熱を金属基板１に伝達して放熱する機能を有する。
配線層３には、たとえば、銅やアルミニウムなどの金属が採用され、その厚さは、たとえば、約２０μｍである。配線層３は、一部にパッド電極３ａを含み所定の配線パターンに加工されている。配線層３のパッド電極３ａ部分においては、その表面に後述する金めっき層４が形成されている。この部分以外の表面は粗面加工が施されている。この粗面加工による配線層３の算術平均粗さＲａは、約０．２μｍ〜約１０μｍが好ましい。ここでは、粗化によってＲａが約０．３８μｍとなった銅配線を採用した。なお、粗化する前の銅配線のＲａは約０．２５μｍである。
金めっき層４は電解Ａｕ／Ｎｉめっき膜が採用され、その膜厚は、たとえば、約０．５μｍである。金めっき層４は、配線層３のパッド電極３ａ部分においてその表面の一部を覆うように形成されている。なお、このパッド電極３ａが、本発明の「電極」の一例である。ここで、金めっき層４のＲａは約０．１１μｍである。金めっき層４の表面は、銅からなる配線層３の表面に比べて表面粗さ（算術平均粗さＲａ）が小さいため、後述する封止樹脂層８との間のアンカー効果が小さく、銅からなる配線層３に比べ金めっき層４の方が、密着強度が小さい。
絶縁樹脂層５にはエポキシ樹脂などからなるソルダーレジスト膜が採用され、その膜厚は、たとえば、約３０μｍである。絶縁樹脂層５は、絶縁層２および配線層３の上に形成され、かつ、配線層３のパッド電極３ａを含む形成領域に対応した開口部５ａを有する。この絶縁樹脂層５は配線層３の保護膜として機能する。また、絶縁樹脂層５は表面が粗化された配線層３の上に形成されるため、その界面は良好な密着性を有する。
回路素子６は、たとえば、ＩＣチップやＬＳＩチップなどの半導体素子や、キャパシタ、抵抗などの受動素子である。ここでは、その上面にパッド電極（図示せず）を備えるＬＳＩチップを採用している。回路素子６は所定の領域の絶縁樹脂層５の上に装着されている。
導電部材７は、金線などが採用され、配線層３のパッド電極３ａと回路素子６とを金めっき層４を介して電気的にワイヤボンディング接続している。
封止樹脂層８は、絶縁樹脂層５、回路素子６および絶縁樹脂層５の開口部５ａを覆うように全面に形成されている。また、開口部５ａ部分においては、封止樹脂層８は金めっき層４、絶縁層２および配線層３と接するように設けられている。この封止樹脂層８は、回路素子６を外界からの影響から保護している。封止樹脂層８の材料は、たとえば、エポキシ樹脂などの熱硬化性の絶縁性の樹脂である。なお、封止樹脂層８中には熱伝導性を高めるためのフィラーが添加されていてもよい。
図３は、図１に示した回路装置のパッド電極部（図１のＸで示した断面部分）を拡大した平面図である。封止樹脂層８と配線層３が接する面（領域８ａ）は、導電部材７との接続領域８ｂと、絶縁樹脂層５で覆われた配線パターン部との間に位置している。
（製造方法）
（第１実施形態による回路装置の第１の製造プロセス）
図４および図５は、図１に示した第１実施形態による回路装置の第１の製造プロセスを説明するための断面図である。次に、図１、図４、及び図５を参照して、第１実施形態による回路装置の第１の製造プロセスについて説明する。
まず、図４（Ａ）に示すように、金属基板１上に、約８０μｍの厚みを有する絶縁層２と約３μｍの厚みを有する銅箔３ｚからなる積層膜を圧着する。
図４（Ｂ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、ビアホール２ａ（図１参照）の形成領域に位置する銅箔３ｚを除去する。これにより、絶縁層２のビアホール２ａの形成領域が露出される。
図４（Ｃ）に示すように、銅箔３ｚの上方から炭酸ガスレーザまたはＵＶレーザを照射することによって、絶縁層２の露出した表面から金属基板１の表面に達するまでの領域を除去する。これにより、絶縁層２にその表面の直径が約７０μｍで、絶縁層２を貫通するビアホール２ａを形成する。
図４（Ｄ）に示すように、無電解めっき法を用いて、銅箔３ｚの表面およびビアホール２ａの内面上に銅を約０．５μｍの厚みでめっきする。続いて、電解めっき法を用いて、銅箔３ｚの表面およびビアホール２ａの内部に銅をめっきする。なお、本実施形態では、めっき液中に抑制剤および促進剤を添加することによって、抑制剤を銅箔３ｚの表面上に吸着させるとともに、促進剤をビアホール２ａの内面上に吸着させる。これにより、ビアホール２ａの内面上の銅めっきの厚みを大きくすることができるので、ビアホール２ａ内に銅を埋め込むことができる。その結果、図４（Ｄ）に示したように、絶縁層２上に約２０μｍの厚みを有する配線層３が形成されるとともに、ビアホール２ａ内に配線層３が埋め込まれる。
図４（Ｅ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、配線層３をパターニングする。これにより、所定の配線パターン（パッド電極３ａなど）を有する配線層３が形成される。
次に、図５（Ａ）に示すように、選択めっき法を用いて、所定領域（パッド電極３ａの領域）における配線層３の表面に金めっき層（電解Ａｕ／Ｎｉめっき膜）４を形成する。金めっき層４の形成領域は、先の図３に示した領域である。
図５（Ｂ）に示すように、銅からなる配線層３の表面をウェット処理などにより粗化する。たとえば、酸系薬液を用いた表面処理を行うと、その表面は微小な凹凸を有する粗面となる。これにより、配線層３の表面が微小な凹凸を有して粗面化される。この粗面化による配線層３の算術平均粗さＲａは前述のように、約０．３８μｍである。配線層３の表面のＲａは、触針式表面形状測定器で計測することができる。なお、この酸系薬液によるウェット処理では、金めっき層４の表面は粗面化されない。金めっき層４のＲａは約０．１１μｍである。
図５（Ｃ）に示すように、絶縁層２および配線層３を覆い、配線層３のパッド電極３ａの形成領域に対応した開口部５ａを有するように絶縁樹脂層５を形成する。絶縁樹脂層５の膜厚は、たとえば、約３０μｍである。また、絶縁樹脂層５は、表面が粗化された配線層３の上に形成されるため良好な密着性を有する。
図５（Ｄ）に示すように、絶縁樹脂層５の上に回路素子６を装着する。なお、回路素子６としては、その上面にパッド電極（図示せず）を備えたＬＳＩチップである。続いて、導電部材７を用いて、配線層３のパッド電極と回路素子６とを金めっき層４を介してワイヤボンディング接続する。これにより、回路素子６と配線層３が電気的に接続される。
最後に、図１に示したように、絶縁樹脂層５の上において、回路素子６およびパッド電極３ａの開口部５ａを覆うように封止樹脂層８を形成する。この際、パッド電極３ａ部分においては、封止樹脂層８は金めっき層４および配線層３の両方と接するように設けられる。先に示したように、銅からなる配線層３の表面は、金めっき層４の表面に比べて表面粗さ（算術平均粗さＲａ）が大きい。このため、封止樹脂層８との間でアンカー効果がより作用し、金めっき層４よりも密着性が高い。
これらの工程により、第１実施形態の回路装置を得ることができる。
以上説明した第１実施形態の回路装置によれば、以下のような効果を得ることができるようになる。
（１）パッド電極３ａにおける封止樹脂層８は、金めっき層４と接するだけでなく、金めっき層４よりも密着性の高い配線層３とも接して設けたので、従来のように金めっき層のみと接する場合に比べて、パッド電極３ａにおける封止樹脂層８の密着強度が向上する。この結果、熱ストレスや水分の影響を受けず、回路装置の信頼性が向上する。
（２）パッド電極３ａ表面に金めっき層４を設けたため、銅からなる配線層３の場合に生じるパッド電極表面の劣化を抑制することができる。このため、パッド電極３ａでの封止樹脂層８の密着強度を向上させつつ、さらに回路装置における回路素子６と配線層３との接続不良を抑制できる。この結果、回路装置の信頼性をさらに向上させることができるようになる。
（３）封止樹脂層８と接する配線層３の表面に対して粗面加工を施したので、配線層３と封止樹脂層８との界面における密着性のさらなる向上が図られ、パッド電極３ａにおける封止樹脂層８の剥がれを効果的に抑制することができる。
（第１実施形態による回路装置の第２の製造プロセス）
第１実施形態による回路装置の第２の製造プロセスについて説明する。第２の製造プロセスの基本的な工程に関して、上述した第１の製造プロセスと同様な工程については説明を適宜省略し、第１の製造プロセスと異なる点を中心に説明を行う。図６および図８は、図１に示した第１実施形態による回路装置の第２の製造プロセスを説明するためのパッド形成領域の平面図である。図７および図９は、それぞれ、図６および図８のＡ−Ａ’線上の断面図である。なお、図７〜９では、第１実施形態の回路装置におけるパッド電極部の要部が図示されている。
第２の製造プロセスは、図４（Ａ）〜図４（Ｅ）までは第１の製造プロセスと共通である。
図４（Ｅ）で示した工程の後、図６（Ａ）および図７（Ａ）に示すように、絶縁層２および配線層３の上に、無電解めっき法によりフラッシュ銅からなる導電層１００を形成する。導電層１００の厚さは、たとえば１μｍである。配線層３の先端部分に、マッチ棒の頭部分のように、円状に広がったパッド形成領域が形成されている。なお、パッド形成領域は円状に限定されるものではなく、たとえば矩形状でもよい。
次に、図６（Ｂ）および図７（Ｂ）に示すように、金に対する耐性を有するレジスト１２０を導電層１００の上に積層した後、露光および現像を行うことにより、パッド形成領域に開口Ｒを設ける。これにより、開口Ｒに導電層１００が露出する。
次に、図６（Ｃ）および図７（Ｃ）に示すように、硫酸と過酸化水素の混合液を用いてエッチングを行うことにより、開口Ｒ内の導電層１００を除去する。これにより、開口Ｒ内に、配線層３、およびその周りの絶縁層２が露出する。
次に、図６（Ｄ）および図７（Ｄ）に示すように、レジスト１２０の下面に設けられた導電層１００をバスラインとして用い、電解めっき法により開口Ｒ内に露出した配線層３の上に金めっき層（電解Ａｕ／Ｎｉめっき膜）４を形成する。
次に、図８（Ａ）および図９（Ａ）に示すように、レジスト１２０を剥離した後、硫酸と過酸化水素の混合液を用いてエッチングを行うことにより、導電層１００を除去する。また、エッチングにより、第１の製造プロセスで説明したように、配線層３の表面が粗化される。
次に、図８（Ｂ）および図９（Ｂ）に示すように、絶縁樹脂層（フォトソルダーレジスト）５を積層した後、露光および現像を行うことにより、パッド形成領域に開口Ｒ’を設ける。開口Ｒ’は、金めっき層４で被覆されていない配線層３の一部が露出するように開口Ｒに比べて開口領域が広い。これにより、開口Ｒ’部分に、金めっき層４、および金めっき層４に近接し、粗面加工が施された配線層３が露出する。粗面加工が施された配線層３に絶縁樹脂層５の下面が接するため、アンカー効果により配線層３と絶縁樹脂層５との密着性が向上する。
以上の工程により、第１の製造プロセスの図５（Ｃ）に相当する構造が得られる。この後、第１の製造プロセスと同様な工程を適用することにより、第１実施形態による回路装置を製造することができる。
この第２の製造プロセスによれば、以下のような効果を得ることができるようになる。
（４）選択めっき法でパッド形成領域に金めっき層４を形成する場合には、パッド形成領域に接続するめっき用のバスラインを形成しておく必要がある。ダイシングによる個片化により、このめっき用のバスラインは切断されるが、ダイシングラインからパッド形成領域に至るめっき用のバスラインは部分的に残存してしまう。残存したバスラインがアンテナの役割を果たすことにより、ノイズが発生する可能性がある。しかし、第２の製造プロセスによれば、配線層３の上に形成されたフラッシュ銅からなる導電層１００がバスラインとして使用され、金めっき層４の形成後に導電層１００が除去されるため、めっき用のバスラインがノイズ源となることが回避される。
（５）選択めっき法でパッド形成領域に金めっき層４を形成する場合には、パッド形成領域に接続するめっき用のバスラインを形成しておく必要がある。このため、配線等のレイアウトに制約が生じたり、高密度化の妨げになる可能性がある。しかし、第２の製造プロセスによれば、金めっき層４の形成後にめっき用の導電層１００が除去されるため、配線等のレイアウトに制約が生じにくく、高密度化の妨げにもなりにくい。
（第２実施形態）
図１０は、本発明の第２実施形態に係る回路装置のパッド電極部の断面図である。図１１は、図１０に示した回路装置のパッド電極部の平面図である。なお、図１０は、図１１のＡ−Ａ’線上の断面図である。第２実施形態に係る回路装置が先の第１実施形態と異なる箇所は、封止樹脂層８が配線層３と接する領域８ａが、金めっき層４と接する接続領域８ｂの周囲に設けられていることである。それ以外については、先の第１実施形態と同様である。
この第２実施形態の回路装置によれば、以下のような効果を得ることができるようになる。
（６）金めっき層４の周囲が粗面加工が施された配線層３により囲われるため、封止樹脂層８のパッド電極３ａからの剥離をより効果的に抑制することができる。この結果、信頼性の向上した回路装置が提供される。
（第３実施形態）
図１２は、本発明の第３実施形態に係る回路装置のパッド電極部の断面図である。図１１３は、図１２に示した回路装置のパッド電極部の平面図である。なお、図１２は、図１３のＡ−Ａ’線上の断面図である。第３実施形態に係る回路装置が第１実施形態と異なる箇所は、封止樹脂層８が配線層３と接する領域８ａが、金めっき層４と接する接続領域８ｂの周囲に設けられており、かつ、配線層３の末端部分が、絶縁樹脂層５と金めっき層４との間の絶縁樹脂層５を被覆していることである。それ以外については、先の第１実施形態と同様である。
この第３実施形態の回路装置によれば、以下のような効果を得ることができるようになる。
（７）金めっき層４の周囲が粗面加工が施されたより大面積の配線層３により囲われるため、封止樹脂層８のパッド電極３ａからの剥離をより効果的に抑制することができる。この結果、信頼性の向上した回路装置が提供される。
（第４実施形態）
上記実施の形態では、回路素子６と配線層３のパッド電極とが金めっき層４を介してワイヤボンディング接続されているが、回路素子６の電極形成面が配線層３のパッド電極と対向し、回路素子６がはんだ等を用いてフリップチップ接続されていてもよい。また、上述したように、回路素子６は、抵抗、キャパシタなどの受動素子であってもよい。さらに、基板には、一例として配線層が２層のビルドアップ基板を用いているが、これに限定されない。
図１４は、第４実施形態の回路装置の構造を示す平面図である。なお、図１４では、封止樹脂層が省略されている。図１５は、図１４のＡ−Ａ’線上の断面図である。図１６は、第４実施形態の回路装置の配線層および金めっき層のパターンを示す図である。また、図１７は、第４実施形態の回路装置の絶縁層の開口パターンを示す図である。図１７では、絶縁層に隠れて視認できない部分が点線で示されている。
第４実施形態の回路装置は、ＬＳＩなどの回路素子６ａ、６ｂ、および抵抗、キャパシタなどの回路素子６ｃを含む。図１６に示すように、絶縁層２の上に配線層３がパターニングされている。回路装置の中央部分に、フリップチップ接続用として金メッキ層４を有するフリップチップパッド２００が設けられている。フリップチップパッド２００の周囲に、ワイヤボンディング接続用として金メッキ層４を有するワイヤボンディングパッド２１０が設けられている。また、ワイヤボンディングパッド２１０の周囲に、回路素子６ｃの実装用として金メッキ層４を有する受動素子パッド２２０が設けられている。なお、フリップチップパッド２００、ワイヤボンディングパッド２１０および受動素子パッド２２０周辺の詳細な構造は、第１〜第３実施形態で示したいずれの構造であってもよい。
図１７に示すように、フリップチップパッド２００、ワイヤボンディングパッド２１０および受動素子パッド２２０およびその周囲の配線層３が露出するように、絶縁樹脂層５に開口が設けられている。
図１４および図１５に戻り、第４実施形態の回路装置では、回路素子６ａがフリップチップパッド用の金メッキ層４にはんだバンプ２５０を介してフリップチップ接続されている。回路素子６ｂは、回路素子６ａの上に搭載され、ワイヤボンディングパッド用の金メッキ層４と金線などの導電部材７を介してワイヤボンディング接続されている。また、回路素子６ａおよび回路素子６ｂの周囲に設けられた受動素子パッド用の金メッキ層４に、抵抗、キャパシタなどの回路素子６ｃがはんだ２６０を介して実装されている。
絶縁層２の下面側には、所定パターンの配線層２７０が設けられている。配線層２７０は、ビア２８０を介して配線層３と電気的に接続されている。配線層２７０の電極形成領域に、金めっき層（電解Ａｕ／Ｎｉめっき膜）２９０が形成されている。さらに、金めっき層２９０にはんだバンプ２９２が形成されている。また、絶縁層２および配線層２７０の下面側には、はんだバンプ２９２が露出するように、絶縁樹脂層（フォトソルダーレジスト）２９４が形成されている。
この第４実施形態の回路装置によれば、以下のような効果を得ることができるようになる。
（８）フリップチップ接続用のパッド電極、ワイヤボンディング接続用のパッド電極、および受動素子用のパッド電極について、上記（１）〜（３）の効果を享受することができる。
（９）上記効果の結果として、ＬＳＩ等の回路素子がスタックされたマルチチップモジュールにおいて、回路装置の信頼性を向上させることができる。
なお、第１〜第３実施形態では、単層構造の配線層３を有する金属基板における例を示したが、本発明はこれに限らず、たとえば、２層構造以上の構造を有する配線層においてその最上層にパッド電極を備えていれば適用可能である。たとえば、ＩＳＢ（Integrated System Board；登録商標）とよばれるパッケージ構造を上記実施形態に適用してもよい。ＩＳＢとは、半導体ベアチップを中心とする電子回路のパッケージングにおいて、銅による配線パターンを持ちながら回路部品を支持するためのコア(基材)を使用しない独自のコアレスシステム・イン・パッケージである。たとえば、特開２００２−１１０７１７号公報に開示されたような４層のＩＳＢ構造を上記実施形態に適用することが好適である。
また、上記実施形態では、ウェット処理による粗化の例を示したが、本発明はこれに限らず、配線層３の表面をプラズマ処理などにより粗化してもよい。この場合、たとえば、アルゴンガスを用いたプラズマ照射による表面処理を行うと、その表面は微小な凹凸を有する粗面となる。なお、このプラズマ処理では、金めっき層４の表面は粗面化されない。
さらに、上記実施形態において、封止樹脂層８に接する配線層３、絶縁層２および絶縁樹脂層５の面をさらにプラズマ処理面としてもよい。このようにすることで、封止樹脂層８の下面全体がプラズマ処理面と接するため、アンカー効果が働く面積が増加し、封止樹脂層８の密着性がさらに改善される。
本発明の第１実施形態に係る回路装置の概略断面構造を示す断面図である。 図１に示した回路装置のパッド電極部を拡大した断面図である。 図１に示した回路装置のパッド電極部を拡大した平面図である。 図４（Ａ）〜（Ｅ）は、第１実施形態の回路装置の第１の製造プロセスを説明するための断面図である。 図５（Ａ）〜（Ｄ）は、第１実施形態の回路装置の第１の製造プロセスを説明するための断面図である。 図６（Ａ）〜（Ｄ）は、第１実施形態の回路装置の第２の製造プロセスを説明するための要部平面図である。 図７（Ａ）〜（Ｄ）は、第１実施形態の回路装置の第２の製造プロセスを説明するための要部断面図である。図７（Ａ）〜（Ｄ）は、それぞれ、図６（Ａ）〜（Ｄ）のＡ−Ａ’線上の断面図である。 図８（Ａ）〜（Ｂ）は、第１実施形態の回路装置の第２の製造プロセスを説明するための要部平面図である。 図９（Ａ）〜（Ｂ）は、第１実施形態の回路装置の第２の製造プロセスを説明するための要部断面図である。図９（Ａ）〜（Ｂ）は、それぞれ、図８（Ａ）〜（Ｂ）のＡ−Ａ’線上の断面図である。 本発明の第２実施形態に係る回路装置の概略断面構造を示す断面図である。 図６に示した回路装置のパッド電極部を拡大した断面図である。 本発明の第３実施形態に係る回路装置の概略断面構造を示す断面図である。 図１２に示した回路装置のパッド電極部を拡大した断面図である。 第４実施形態の回路装置の構造を示す平面図である。 図１４のＡ−Ａ’線上の断面図である。 第４実施形態の回路装置の配線層および金めっき層のパターンを示す図である。 第４実施形態の回路装置の絶縁層の開口パターンを示す図である。 従来のＢＧＡ型の半導体装置の概略断面構造を示す断面図である。 図１８に示した半導体装置のパッド電極部を拡大した断面図である。
符号の説明
１・・・金属基板、２・・・絶縁層、３・・・配線層、４・・・金めっき層、５・・・絶縁樹脂層、６・・・回路素子、７・・・導電部材、８・・・封止樹脂層

Claims (10)

  1. 銅からなる配線層とその表面の電気的な接続に供される部分の一部に形成された金めっき層とからなる電極と、
    前記電極の全面を被覆する封止樹脂層と、
    を備え、
    前記封止樹脂層は前記金めっき層および前記配線層と接するように設けられている回路装置。
  2. 基板と、
    前記基板の上に形成された銅からなる配線層と、
    前記基板および前記配線層の上に形成され、電極の形成領域に開口部を有する絶縁樹脂層と、
    前記開口部内に設けられた配線層の表面の電気的な接続に供される部分に形成された金めっき層と、
    前記基板に設けられた回路素子と、
    前記回路素子と前記配線層とを前記金めっき層を介して電気的に接続する導電部材と、
    前記絶縁樹脂層の上に形成され、前記回路素子および前記電極の形成領域を封止する封止樹脂層と、
    を備え、
    前記封止樹脂層は、前記金めっき層および前記配線層と接するように設けられている回路装置。
  3. 前記回路素子が半導体素子であることを特徴とする請求項２に記載の回路装置。
  4. 前記導電部材を用いて前記半導体素子がワイヤボンディング接続されていることを特徴とする請求項３に記載の回路装置。
  5. 前記導電部材を用いて前記半導体素子がフリップチップ接続されていることを特徴とする請求項３に記載の回路装置。
  6. 前記回路素子が受動素子であることを特徴とする請求項２に記載の回路装置。
  7. 前記封止樹脂層と接する配線層の表面は粗面加工が施されていることを特徴とする請求項１乃至６のいずれか１項に記載の回路装置。
  8. 前記封止樹脂層が前記配線層と接する領域は、前記金めっき層と接する領域の周囲に設けられている請求項１乃至７のいずれか１項に記載の回路装置。
  9. 配線基板の主面上に配線層を形成する工程と、
    前記配線基板の主面全体に導電層を形成する工程と、
    電極形成領域に電極よりも大きさが広い開口を備える第１の絶縁層を前記配線基板の主面全体に形成する工程と、
    前記開口に露出した前記導電層を除去し、前記配線層を露出させる工程と、
    前記導電層をめっき用の配線として用いて、露出した前記配線層の上に金めっき層を形成する工程と、
    前記第１の絶縁層および前記導電層を除去する工程と、
    前記金めっき層とその近傍の配線層が露出するような開口を備える第２の絶縁層を前記配線基板の主面全体に形成する工程と、
    前記金めっき層に回路素子を電気的に接続する工程と、
    を備えることを特徴とする回路素子の製造方法。
  10. 前記第１の絶縁層および前記導電層を除去する工程において、露出した前記配線層の表面が粗面加工されることを特徴とする請求項９に記載の回路装置の製造方法。
JP2007107649A 2006-04-27 2007-04-16 回路装置 Expired - Fee Related JP4503039B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007107649A JP4503039B2 (ja) 2006-04-27 2007-04-16 回路装置
CN2007101018784A CN101064294B (zh) 2006-04-27 2007-04-25 电路装置及电路装置的制造方法
KR1020070040988A KR101061627B1 (ko) 2006-04-27 2007-04-26 회로 장치 및 회로 장치의 제조 방법
US11/740,669 US7612445B2 (en) 2006-04-27 2007-04-26 Circuit apparatus and method of fabricating the apparatus
US12/563,849 US8656581B2 (en) 2006-04-27 2009-09-21 Method of fabricating a circuit apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006122954 2006-04-27
JP2007107649A JP4503039B2 (ja) 2006-04-27 2007-04-16 回路装置

Publications (2)

Publication Number Publication Date
JP2007318098A true JP2007318098A (ja) 2007-12-06
JP4503039B2 JP4503039B2 (ja) 2010-07-14

Family

ID=38647566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007107649A Expired - Fee Related JP4503039B2 (ja) 2006-04-27 2007-04-16 回路装置

Country Status (4)

Country Link
US (2) US7612445B2 (ja)
JP (1) JP4503039B2 (ja)
KR (1) KR101061627B1 (ja)
CN (1) CN101064294B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009113380A1 (ja) * 2008-03-14 2009-09-17 株式会社村田製作所 電極平滑化方法、セラミック基板の製造方法およびセラミック基板
JP2014220309A (ja) * 2013-05-06 2014-11-20 株式会社デンソー 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP2014236056A (ja) * 2013-05-31 2014-12-15 ルネサスエレクトロニクス株式会社 半導体装置
JP2016105512A (ja) * 2016-03-01 2016-06-09 京セラサーキットソリューションズ株式会社 配線基板の製造方法
JP2021027122A (ja) * 2019-08-02 2021-02-22 ローム株式会社 半導体装置
JP7555206B2 (ja) 2020-06-29 2024-09-24 京セラ株式会社 印刷配線板の製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4503039B2 (ja) * 2006-04-27 2010-07-14 三洋電機株式会社 回路装置
JP4498378B2 (ja) * 2007-03-30 2010-07-07 三洋電機株式会社 基板およびその製造方法、回路装置およびその製造方法
KR20090021605A (ko) * 2007-08-27 2009-03-04 삼성전기주식회사 반도체 메모리 패키지
US20090261462A1 (en) * 2008-04-16 2009-10-22 Jocel Gomez Semiconductor package with stacked die assembly
TWI365517B (en) * 2008-05-23 2012-06-01 Unimicron Technology Corp Circuit structure and manufactring method thereof
US8270176B2 (en) * 2008-08-08 2012-09-18 Stats Chippac Ltd. Exposed interconnect for a package on package system
KR101047139B1 (ko) * 2009-11-11 2011-07-07 삼성전기주식회사 단층 보드온칩 패키지 기판 및 그 제조방법
US8850196B2 (en) * 2010-03-29 2014-09-30 Motorola Solutions, Inc. Methods for authentication using near-field
US8411444B2 (en) * 2010-09-15 2013-04-02 International Business Machines Corporation Thermal interface material application for integrated circuit cooling
KR20120050755A (ko) * 2010-11-11 2012-05-21 삼성전기주식회사 반도체 패키지 기판 및 그 제조방법
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
KR20130078108A (ko) * 2011-12-30 2013-07-10 삼성전기주식회사 패키지 기판 및 그의 제조 방법
WO2013167653A1 (en) 2012-05-08 2013-11-14 Merck & Cie 18f-labelled folate/antifolate analogues
DE102012213917A1 (de) * 2012-08-06 2014-02-20 Robert Bosch Gmbh Bauelemente-Ummantelung für ein Elektronikmodul
KR20140060767A (ko) * 2012-11-12 2014-05-21 삼성전기주식회사 회로 기판 및 그 제조 방법
DE102013217892A1 (de) * 2012-12-20 2014-06-26 Continental Teves Ag & Co. Ohg Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
JP2014216123A (ja) * 2013-04-24 2014-11-17 タイコエレクトロニクスジャパン合同会社 電気コネクタ組立体及びその実装構造
JP6223909B2 (ja) * 2013-07-11 2017-11-01 新光電気工業株式会社 配線基板及びその製造方法
JP6131135B2 (ja) * 2013-07-11 2017-05-17 新光電気工業株式会社 配線基板及びその製造方法
KR20150019951A (ko) * 2013-08-16 2015-02-25 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2019012712A (ja) * 2015-11-20 2019-01-24 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
US11476587B2 (en) * 2019-06-14 2022-10-18 City University Of Hong Kong Dielectric reflectarray antenna and method for making the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0399456A (ja) * 1989-09-06 1991-04-24 Motorola Inc 半導体装置およびその製造方法
JPH06224325A (ja) * 1993-01-26 1994-08-12 Matsushita Electric Works Ltd 半導体装置
JPH0969586A (ja) * 1995-09-01 1997-03-11 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004327940A (ja) * 2003-04-28 2004-11-18 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2005183430A (ja) * 2003-12-16 2005-07-07 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュール
JP2005235980A (ja) * 2004-02-19 2005-09-02 Dainippon Printing Co Ltd 配線基板の製造方法と配線基板、および半導体パッケージ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW323432B (ja) * 1995-04-28 1997-12-21 Victor Company Of Japan
JP3483720B2 (ja) * 1997-02-12 2004-01-06 沖電気工業株式会社 半導体装置
US6316288B1 (en) 1997-03-21 2001-11-13 Seiko Epson Corporation Semiconductor device and methods of manufacturing film camera tape
US6286207B1 (en) * 1998-05-08 2001-09-11 Nec Corporation Resin structure in which manufacturing cost is cheap and sufficient adhesive strength can be obtained and method of manufacturing it
JP2000294922A (ja) * 1999-04-01 2000-10-20 Victor Co Of Japan Ltd 多層プリント配線板用の絶縁樹脂組成物
JP3963655B2 (ja) 2001-03-22 2007-08-22 三洋電機株式会社 回路装置の製造方法
JP4044769B2 (ja) * 2002-02-22 2008-02-06 富士通株式会社 半導体装置用基板及びその製造方法及び半導体パッケージ
KR100499003B1 (ko) * 2002-12-12 2005-07-01 삼성전기주식회사 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
US6853060B1 (en) 2003-04-22 2005-02-08 Amkor Technology, Inc. Semiconductor package using a printed circuit board and a method of manufacturing the same
JP2005019648A (ja) 2003-06-25 2005-01-20 Kyocera Corp 光部品実装用基板およびその製造方法ならびに光モジュール
JP3770895B2 (ja) 2003-12-09 2006-04-26 新光電気工業株式会社 電解めっきを利用した配線基板の製造方法
EP1619719B1 (en) 2004-07-23 2012-04-25 Shinko Electric Industries Co., Ltd. Method of manufacturing a wiring board including electroplating
KR100785488B1 (ko) * 2005-04-06 2007-12-13 한국과학기술원 이미지 센서 모듈 및 이의 제조 방법
JP4503039B2 (ja) * 2006-04-27 2010-07-14 三洋電機株式会社 回路装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0399456A (ja) * 1989-09-06 1991-04-24 Motorola Inc 半導体装置およびその製造方法
JPH06224325A (ja) * 1993-01-26 1994-08-12 Matsushita Electric Works Ltd 半導体装置
JPH0969586A (ja) * 1995-09-01 1997-03-11 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004327940A (ja) * 2003-04-28 2004-11-18 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2005183430A (ja) * 2003-12-16 2005-07-07 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュール
JP2005235980A (ja) * 2004-02-19 2005-09-02 Dainippon Printing Co Ltd 配線基板の製造方法と配線基板、および半導体パッケージ

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009113380A1 (ja) * 2008-03-14 2009-09-17 株式会社村田製作所 電極平滑化方法、セラミック基板の製造方法およびセラミック基板
JP4475364B2 (ja) * 2008-03-14 2010-06-09 株式会社村田製作所 電極平滑化方法、セラミック基板の製造方法およびセラミック基板
JPWO2009113380A1 (ja) * 2008-03-14 2011-07-21 株式会社村田製作所 電極平滑化方法、セラミック基板の製造方法およびセラミック基板
US8756775B2 (en) 2008-03-14 2014-06-24 Murata Manufacturing Co., Ltd. Method for smoothing a surface of an electrode
JP2014220309A (ja) * 2013-05-06 2014-11-20 株式会社デンソー 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP2014236056A (ja) * 2013-05-31 2014-12-15 ルネサスエレクトロニクス株式会社 半導体装置
US9583455B2 (en) 2013-05-31 2017-02-28 Renesas Electronics Corporation Semiconductor device
JP2016105512A (ja) * 2016-03-01 2016-06-09 京セラサーキットソリューションズ株式会社 配線基板の製造方法
JP2021027122A (ja) * 2019-08-02 2021-02-22 ローム株式会社 半導体装置
US11764130B2 (en) 2019-08-02 2023-09-19 Rohm Co., Ltd. Semiconductor device
JP7382170B2 (ja) 2019-08-02 2023-11-16 ローム株式会社 半導体装置
JP7555206B2 (ja) 2020-06-29 2024-09-24 京セラ株式会社 印刷配線板の製造方法

Also Published As

Publication number Publication date
US8656581B2 (en) 2014-02-25
JP4503039B2 (ja) 2010-07-14
CN101064294A (zh) 2007-10-31
US7612445B2 (en) 2009-11-03
US20070252249A1 (en) 2007-11-01
KR101061627B1 (ko) 2011-09-01
CN101064294B (zh) 2011-11-16
KR20070105924A (ko) 2007-10-31
US20100005653A1 (en) 2010-01-14

Similar Documents

Publication Publication Date Title
JP4503039B2 (ja) 回路装置
JP3670917B2 (ja) 半導体装置及びその製造方法
JP6373219B2 (ja) 部品内蔵基板および半導体モジュール
JP4361826B2 (ja) 半導体装置
JP4498404B2 (ja) 素子搭載用基板およびその製造方法、半導体モジュールならびに携帯機器
JP2009302500A (ja) ウエハレベルパッケージ及びその製造方法
JP2005209689A (ja) 半導体装置及びその製造方法
JP2008300507A (ja) 配線基板とその製造方法
JP2016192475A5 (ja)
JP2007281301A (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
TW201436132A (zh) 封裝基板、封裝基板製作方法及封裝結構
JP2008300854A (ja) 半導体装置及びその製造方法
JP2017152536A (ja) プリント配線板及びその製造方法
TWI553787B (zh) Ic載板、具有該ic載板的半導體器件及其製造方法
JP2009105301A (ja) 半導体パッケージ及びその製造方法、半導体パッケージを備える半導体装置
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
TW200935573A (en) Insulative wiring board, semiconductor package using the same, and method for producing the insulative wiring board
KR20080045017A (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
KR20160084666A (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
TW201104767A (en) Semiconductor package with NSMD type solder mask and method for manufacturing the same
JP2008034762A (ja) 回路装置
JP2018133509A (ja) プリント配線板とプリント配線板の製造方法
JP2000091496A (ja) 半導体装置及びその製造方法
JP5069879B2 (ja) 回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090930

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20091002

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20091015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100420

R151 Written notification of patent or utility model registration

Ref document number: 4503039

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees