JP5069879B2 - 回路装置 - Google Patents

回路装置 Download PDF

Info

Publication number
JP5069879B2
JP5069879B2 JP2006209215A JP2006209215A JP5069879B2 JP 5069879 B2 JP5069879 B2 JP 5069879B2 JP 2006209215 A JP2006209215 A JP 2006209215A JP 2006209215 A JP2006209215 A JP 2006209215A JP 5069879 B2 JP5069879 B2 JP 5069879B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
circuit
wiring layer
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006209215A
Other languages
English (en)
Other versions
JP2008034759A (ja
Inventor
泰浩 小原
良輔 臼井
徹郎 澤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006209215A priority Critical patent/JP5069879B2/ja
Publication of JP2008034759A publication Critical patent/JP2008034759A/ja
Application granted granted Critical
Publication of JP5069879B2 publication Critical patent/JP5069879B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、複数の回路素子が積層された回路装置に関する。
近年、ＬＳＩのさらなる高性能化、高機能化にともない、その消費電力は増加の傾向にある。また、電子機器の小型化にともなって、半導体チップを内蔵する半導体装置や実装基板にも小型化、高密度化、多層化が求められている。
特許文献１には、カプセル化された半導体パッケージを他の集積回路装置等の半導体チップの上に積層してマルチチップのパッケージ製品とした半導体装置が開示されている。また、特許文献２には、絶縁基板に接着剤を用いて半導体チップを固定した半導体装置を複数積層した集積化半導体装置が開示されている。
特開２００５−２０９８８２号公報 特開２０００−１２７７２号公報
しかしながら、特許文献１のように複数の半導体チップを積層し封止した半導体装置の場合、１つの半導体チップを実装した半導体装置と比較して発熱量が増加するため、装置全体の温度が上昇し、半導体装置の動作の信頼性を低下させるおそれがある。一方、特許文献２のように半導体チップと接着剤との接合界面が外部雰囲気に露出していると、耐湿性や剥離による信頼性の低下のおそれがある。
本発明はこうした課題に鑑みてなされたものであり、その目的は、半導体素子等の回路素子が複数積層された回路装置における放熱性を向上させる技術の提供にある。
上記課題を解決するために、本発明のある態様の回路装置は、第１の基板と、前記第１の基板に載置された第１の回路素子と、前記第１の回路素子の上に積層され、第２の基板と該第２の基板に載置された第２の回路素子とを有する回路パッケージと、前記第１の回路素子および前記回路パッケージを封止する第１の封止部とを備える。前記第１の封止部は、前記回路パッケージの一部が露出するように開口部が形成されている。前記回路パッケージは、前記第２の回路素子を封止する第２の封止部を更に有してもよい。
この態様によると、回路パッケージの一部は、第１の封止部に形成された開口部により外部に対して露出されているため、回路パッケージを第１の封止部で完全に覆った場合と比較して放熱性を向上することができる。また、回路パッケージは、第２の封止部により第２の回路素子を封止している場合、第２の基板と第２の回路素子との間の接合面が外部雰囲気にさらされることがない。そのため、回路パッケージの一部を外部に対して露出しても、耐湿性や剥離による信頼性の低下を抑制することができる。
前記第２の基板は、外部と導通することが可能な配線層を更に有してもよい。前記回路パッケージは、前記第２の基板を上側にして前記第１の回路素子の上に積層されているとともに、該第２の基板の少なくとも一部が前記第１の封止部で覆われずに露出していてもよい。
これにより、回路パッケージは、発熱体である第２の回路素子が接合されている第２の基板が外部に対して露出される。そのため、回路パッケージの放熱性が向上する。また、外部に対して露出されている第２の基板は、熱伝導率が高い配線層を有するので回路パッケージや回路装置の内部の熱を効率よく外部に伝導することができ、放熱性を更に向上することができる。ここで、配線層としては、例えば、金、銀、銅、アルミニウム、窒化アルミニウム、あるいはそれらの化合物等の導電性を有するとともに熱伝導率の高い材料が好ましい。
前記第１の封止部より熱伝導度の高い放熱部材を更に備えてもよい。前記放熱部材は、前記回路パッケージの露出した部分を覆うように配置されていてもよい。
これにより、回路パッケージの露出した部分から熱が放熱部材に移動しやすくなり、放熱部材を介して、外部に熱を放出しやすくなる。また、放熱部材は、回路パッケージの露出した部分だけでなく、第１の封止部を覆うように形成してもよい。これにより、放熱部材の表面積が大きくなるので、回路パッケージからの熱をより放熱しやすくなるとともに、第１の封止部を介した放熱性も向上することができる。
前記放熱部材は、前記配線層を形成する複数の配線のうち、接地電位となる第１の配線と電気的に導通するとともに接地電位以外となる第２の配線とは絶縁される状態で前記露出した部分を覆う導電体であってもよい。
また、前記回路パッケージは、前記第２の基板に設けられた電極と電気的に接続され、該回路パッケージの上面および側面に沿って設けられた第３の基板を更に有してもよい。前記回路パッケージと前記第１の基板の上に設けられた電極との電気的な接続が、前記第３の基板を経由していてもよい。そして、前記放熱部材は、前記第２の基板と接続されている第３の基板における配線層を形成する複数の配線のうち、接地電位となる第１の配線と電気的に導通するとともに接地電位以外となる第２の配線とは絶縁される状態で前記露出した部分を覆う導電体であってもよい。
これらにより、放熱部材は、配線層を介して回路パッケージや回路装置の内部の熱を効率よく外部に伝導するとともに、接地電位となる第１の配線と放熱部材が電気的に導通している。そのため、放熱部材全体が接地電位とほぼ等しくなり、回路装置の内外で発生する電磁的ノイズが放熱部材で遮蔽されるので、回路素子の動作信頼性を向上することができる。
前記回路パッケージの一部が前記第１の封止部より突出していてもよい。これにより、第１の封止部より回路パッケージの一部が突出するので、突出した回路パッケージの上面だけでなく側面からも放熱が可能となり、放熱性を更に向上することができる。
前記第１の封止部の熱伝導度は、前記第２の回路素子を封止する第２の封止部の熱伝導度より高くてもよい。これにより、回路パッケージで発生した熱は第２の封止部より第１の封止部に伝達されやすくなる。そのため、第２の封止部を介して回路パッケージより下方にある第１の回路素子に熱が伝わりにくくなり、第１の回路素子の昇温による動作信頼性の低下を抑制することができる。
なお、上述した各要素を適宜組み合わせたものも、本件特許出願によって特許による保護を求める発明の範囲に含まれうる。
本発明によれば、半導体素子等の回路素子が複数積層された回路装置における放熱性を向上させることができる。
以下、本発明の実施形態を図面を参照して説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、以下に述べる構成は例示であり、本発明の範囲を何ら限定するものではない。
（第１の実施の形態）
［回路装置の構造］
図１は、第１の実施の形態に係る半導体装置１０の構造を示す断面図である。半導体装置１０は、回路素子の一つである半導体素子が複数積層されてパッケージ化された構造を有するマルチチップモジュールの回路装置の一種である。具体的には、半導体装置１０は、第１の基板２０、第１の半導体素子３０、第１の封止樹脂４０ならびに第２の半導体素子１１０および受動素子１２０がパッケージ化された回路パッケージとしての半導体パッケージ１００を備える。
第１の基板２０は、配線層２１ａおよび配線層２１ｂが層間絶縁膜２２を介して積層された二層配線構造を有する。
配線層２１ａと配線層２１ｂとは、層間絶縁膜２２を貫通する孔の側壁に設けられた導体金属２３を介して電気的に接続されている。
第１の基板２０の下面側には、配線層２１ａの所定箇所に複数の電極パッド２４がアレイ状に設けられている。各電極パッド２４にはんだボール２７が接合されている。第１の基板２０の下面のうち、電極パッド２４の隙間部分に耐熱性のソルダーレジスト２５ａが設けられている。ソルダーレジスト２５ａによって、配線や電極パッドが損傷を受けないように保護される。
一方、第１の基板２０の上面側には、配線層２１ｂの所定箇所に複数の電極パッド２６ａおよび電極パッド２６ｂが設けられている。電極パッド２６ａおよび電極パッド２６ｂは、それぞれ後述する第１の半導体素子３０および半導体パッケージ１００とのワイヤボンディングに利用される。第１の基板２０の上面のうち、電極パッド２６ａ，２６ｂの隙間部分に耐熱性のソルダーレジスト２５ｂが設けられている。ソルダーレジスト２５ｂによって、配線や電極パッドが損傷を受けないように保護される。
第１の半導体素子３０は、ＩＣ（集積回路）、ＬＳＩ（大規模集積回路）などの能動素子である。第１の半導体素子３０は、接着層１３１を介して、第１の基板２０の上面に載置された状態で実装されている。第１の半導体素子３０の上面の周縁部には、電極パッド３１が設けられており、電極パッド３１と電極パッド２６ａとが金線などのワイヤ３３により電気的に接続されている。
次に、第１の半導体素子３０の上に積層された半導体パッケージ１００の構造について説明する。図２は、第１の実施の形態に係る半導体パッケージの構造を示す断面図である。なお、図２では、半導体パッケージ１００の上下方向が図１と逆になっている。図２に示すように、半導体パッケージ１００は、第２の基板１０２と、第２の基板１０２の上に載置された第２の半導体素子１１０および受動素子１２０とを有し、第２の半導体素子１１０および受動素子１２０が第２の封止樹脂１３０により予めパッケージ化された構造を有する。
第２の基板１０２は、支持基板を有しないため薄型であり、かつ半導体素子等を高密度実装することができる。このような構造は、出願人が開発したＩＳＢ（登録商標）として実現されており、その詳細は、特開２００２−１１０７１７号公報などに詳述されている。ただし、第２の基板１０２は、配線層１０３と絶縁層として機能するソルダーレジスト１１６からなる単層構造となっている。第２の基板１０２を単層構造とすることにより、薄型化および放熱性の向上を図ることができる。
配線層１０３の所定位置に電極パッド１０８が設けられている。第２の基板１０２の上面に接着層（不図示）を介して第２の半導体素子１１０が実装されている。第２の半導体素子１１０は、ＩＣ（集積回路）、ＬＳＩ（大規模集積回路）などの能動素子である。第２の半導体素子１１０の上面に設けられた電極パッド１１２と電極パッド１０８とが金線などのワイヤ１１４により電気的に接続されている。
また、第２の基板１０２の上面に、はんだや導電性ペースト１２２を介して受動素子１２０が実装されている。ここで、受動素子１２０とは、抵抗、コンデンサ、コイルなどである。第２の基板１０２の上面に設けられた第２の半導体素子１１０および受動素子１２０は、第２の封止樹脂１３０によって封止されている。
第２の基板１０２の下面側は、配線層１０３と耐熱性のソルダーレジスト１１６によって構成され、ソルダーレジスト１１６の所定箇所に複数の電極パッド１０５が配置される開口部が設けられている。
本実施の形態では、図２に示した半導体パッケージ１００の上面を下に向けた状態で、第１の半導体素子３０の上に接着層３４を介して半導体パッケージ１００が搭載されている（図１参照）。また、半導体パッケージ１００の上面、側面および第１の半導体素子３０の上面に沿ってフレキシブル基板２００が設けられている。
また、ソルダーレジスト１１６の上には、電極パッド１０５とはんだボール１０６とを被覆するようにアンダーフィル１０７（図１参照）が塗布されている。アンダーフィル１０７により、はんだボール１０６と配線層２２０ａとの接合部分が保護される。
フレキシブル基板２００は、図２に示すように、ポリイミドなどからなる絶縁層２１０を介して配線層２２０ａおよび配線層２２０ｂを備えた二層構造を有する。配線層２２０ａおよび配線層２２０ｂとは、絶縁層２１０を貫通するスルーホールに沿って設けられたビア２２２によって電気的に接続されている。
配線層２２０ａは、半導体パッケージ１００のはんだボール１０６と対応する位置に設けられており、配線層２２０ａと電極パッド１０５とがはんだボール１０６を介してはんだ接合されている。また、第１の半導体素子３０の上面に位置する配線層２２０ｂには、電極パッド２２４が設けられており、電極パッド２２４と電極パッド２６ｂとが金線などのワイヤ２２７により電気的に接続されている。
なお、配線層２２０ａと電極パッド１０５との接合方法は上記態様に限られない。例えば、アンダーフィル１０７およびはんだボール１０６に代えて、異方性導電性フィルムを用いることにより、配線層２２０ａと電極パッド１０５とを電気的に接合してもよい。
第１の基板２０の上に搭載された第１の半導体素子３０および半導体パッケージ１００は第１の封止樹脂４０により封止され、パッケージ化されている。また、本実施の形態に係る半導体装置１０は、第１の封止樹脂４０に開口部４０ａが設けられている。これにより、開口部４０ａを通じて半導体パッケージ１００の上面が露出しているため、半導体装置１０の内部において発生した熱を効率よく外部に放熱することができる。
このように、半導体パッケージ１００と第１の基板２０の上の電極パッド２６ｂとの電気的な接続の一部を、半導体パッケージ１００の上面、側面および第１の半導体素子３０の上面に沿って設けられたフレキシブル基板２００を用いて実現することにより、半導体パッケージ１００の上方にワイヤボンディング用の空間を確保する必要がなくなるため、半導体装置１０をより低背化することができ、ひいては携帯機器等の小型化に寄与することができる。
また、半導体パッケージ１００を半導体装置１０に搭載する前に、半導体パッケージ１００の動作試験を行うことにより、第２の半導体素子１１０および受動素子１２０を含む半導体パッケージ１００の良否判定を行うことができる。このため、良品と判定された半導体パッケージ１００のみを半導体装置１０に搭載することにより、半導体装置１０の歩留まりを向上させることができる。
なお、半導体パッケージの他の製造方法としては、以下のものがある。図２１、図２２は、他の半導体パッケージの製造方法示す工程断面図である。
まず、図２１（ａ）に示すように、銅板１１００の上に、リソグラフィ法により配線層のパターンに合わせてレジスト１１１０を選択的に形成する。銅板１１００の膜厚は、例えば１２５μｍである。具体的には、ラミネータ装置を用いて銅板１１００に膜厚２０μｍのレジスト膜を貼り付け、配線層のパターンを有するフォトマスクを用いてＵＶ露光した後、Ｎａ２ＣＯ３溶液を用いて現像し、未露光領域のレジストを除去することによって、銅板１１００の上にレジスト１１１０が選択的に形成される。なお、レジスト１１１０との密着性向上のために、レジスト膜のラミネート前に、銅板１１００の表面に研磨、洗浄等の前処理を必要に応じて施すことが望ましい。
次に、図２１（ｂ）に示すように、塩化第二鉄溶液を用いて、銅板１１００の露出部分をハーフエッチングし、所定の配線パターン１１０２に該当しない領域に溝１１２０を形成した後、レジストをＮａＯＨ溶液などの剥離剤を用いて剥離する。溝１１２０の深さは、例えば５０μｍである。
次に、図２１（ｃ）に示すように、リソグラフィ法により、溝１１２０の上にレジスト１１１２を選択的に形成する。レジスト１１１２の形成方法は、レジスト１１１０と同様である。
次に、図２１（ｄ）に示すように、電解めっき法または無電解めっき法により、銅板１１００の表面全体に膜厚１０μｍのＮｉ膜を形成した後、Ｎｉ膜の上に膜厚０．０５μｍのＡｕ膜を形成した後、レジスト１１１２を除去する。これにより、配線パターン１１０２の表面にＡｕ／Ｎｉ膜からなるめっき膜１１３０が形成される。
次に、図２２（ａ）に示すように、第２の半導体素子１０３０および受動素子１０４０を搭載する領域に、はんだ１０３４およびはんだ１０３６をそれぞれを印刷した後、第２の半導体素子１０３０および受動素子１０４０を所定位置に搭載した状態でリフロー処理を行う。これにより、第２の半導体素子１０３０および受動素子１０４０が銅板１１００の上に固定される。
次に、図２２（ｂ）に示すように、第２の半導体素子１０３０の電極端子とめっき膜１１３０の所定位置とをワイヤボンディングによって電気的に接続する。ワイヤボンディングに用いるワイヤ１１５０として金線を用いることにより、最表面がＡｕで構成されためっき膜１１３０との接続信頼性を向上させることができる。
次に、図２２（ｃ）に示すように、トランスファーモールド法により、エポキシ樹脂を用いて第２の半導体素子１０３０および受動素子１０４０を封止する第２の封止樹脂１０５０を形成する。このとき、第２の封止樹脂１０５０は、銅板１１００を部分的に被覆し、銅板１１００の周縁部のめっき膜１１３０は露出した状態とする。これにより、露出しためっき膜１１３０を外部の電極端子と接続するための接続用端子（不図示）として用いることができる。また、銅板１１００に形成された溝１１２０に第２の封止樹脂１０５０が埋め込まれる。
次に、図２２（ｄ）に示すように、銅板１１００の下面を塩化第二鉄溶液を用いてハーフエッチングし、銅板１１００の厚さを２０μｍにまで薄膜化するとともに、溝１１２０に埋め込まれた第２の封止樹脂１０５０を露出させることによって、突起部１０５２を形成する。薄膜化された銅板１１００およびめっき膜１１３０は、図２に示された配線層１０３に相当する。
［回路装置の製造方法］
以下に、第１の実施の形態に係る半導体装置１０の製造方法を参照して説明する。図３〜図１１は、第１の実施の形態に係る半導体装置の製造方法を説明するための図である。
まず、図３（ａ）に示すように、シート状の導電箔４００を用意し、導電箔４００の表面をフォトソルダーレジスト層４０２により被覆する。そして、図３（ｂ）に示すように、ガラスをマスクとしてフォトソルダーレジスト層４０２をパターニングし、フォトソルダーレジスト層４０２の開口部分に、電界めっきや無電界めっきなどにより電極パッド２４となる導電被膜４０４を形成する。導電被膜４０４の膜厚は、例えば０．５〜１０μｍ程度とする。導電被膜４０４は、最終的に半導体装置１０の下面電極となるので、はんだ等のロウ材との接着性のよい金、銀またはアルミニウムを用いて形成することが好ましい。続いて、電極パッド２４の上に、電界めっきや無電界めっきなどにより銅やアルミニウムなどを用いて配線層２１ａを形成する。
次に、図４（ａ）に示すように、配線層２１ａおよびフォトソルダーレジスト層４０２の上に、例えばガラス繊維を含むエポキシ樹脂といった熱硬化性樹脂により配線層２１ａおよび導電被膜４０４を覆い、その熱硬化性樹脂を加熱硬化させて平坦な表面を有する層間絶縁膜２２を形成する。そして、図4（ｂ）に示すように、層間絶縁膜２２に対して、配線層２１ａに到達する直径１００μｍ程度のビアホール４０８を形成する。本実施の形態に係るビアホール４０８を形成する方法としては、炭酸ガスレーザ等のレーザ加工を用いているが、例えば、機械加工、薬液による化学エッチング加工、プラズマを用いたドライエッチング加工等を適宜用いてもよい。
次に、例えば過マンガン酸塩を主成分とする薬液を用いてビア底の樹脂残渣を除去し、図５（ａ）に示すように、層間絶縁膜２２およびビアホール４０８の全面に、銅めっき層４１０を電界めっきや無電界めっきにより形成する。その後、フォトレジストをマスクとして銅めっき層４１０をエッチングし、図５（ｂ）に示すように銅からなる配線層２１ｂを形成する。
次に、図６（ａ）に示すように、フォトソルダーレジスト層４１２により配線層２１ｂを覆い、フォトソルダーレジスト層４１２をパターニングし、図６（ｂ）に示すように、フォトソルダーレジスト層４１２の開口部分に配線層２１ｂと接する電極パッド２６ａ，２６ｂを電界めっきまたは無電界めっきなどにより形成する。ここまでの工程により、配線層２１ａおよび配線層２１ｂが層間絶縁膜２２を介して積層された多層構造の第１の基板２０が作製される。その後、図７に示すように、第１の基板２０から導電箔４００を除去し、各電極パッド２４にそれぞれはんだボール２７を接合する。
本実施の形態に係る半導体装置１０では、前述のように第１の半導体素子３０の上に第２の半導体素子１１０を含む半導体パッケージ１００を積層する。それに先立ち、図８（ａ）に示すように、半導体パッケージ１００にフレキシブル基板２００を接続する。そこで、第２の基板１０２の下面側に設けられている電極パッド１０５に接合されたはんだボール１０６と、フレキシブル基板２００の配線層２２０ａとを溶着する。そして、図８（ｂ）に示すように、第２の基板１０２とフレキシブル基板２００との間の隙間にアンダーフィル１０７を充填し、電極パッド１０５とはんだボール１０６との接合部分を保護する。さらに、後述する工程においてフレキシブル基板２００を半導体パッケージ１００の側壁に接着させるために、絶縁層２１０に接着剤１６０を塗布する。
次に、図９（ａ）に示すように、第１の半導体素子３０を第１の基板２０の上面に接着層１３１を介して搭載し固定する。さらに、第１の半導体素子３０の上面に、半導体パッケージ１００を、そのフレキシブル基板２００側を上に、第２の封止樹脂１３０側を下にした状態で、接着層３４を介して搭載して固定する。
その状態で、半導体装置１０を不図示の下型に載置し、下型と上型５００とを型合わせする。上型５００は、型合わせした際にフレキシブル基板２００が半導体パッケージ１００の側壁に沿って折り曲がるように型面が加工されている。そして、フレキシブル基板２００は、更に第１の半導体素子３０の上面にて屈曲される。その結果、図９（ｂ）に示すように、フレキシブル基板２００は、半導体パッケージ１００の上面、側面および第１の半導体素子３０の上面に沿って接着剤（不図示）により固定される。
図１０は、フレキシブル基板２００の一具体例の構造を示す平面図である。フレキシブル基板２００は、領域Ｍと、領域Ｍの四辺にそれぞれ配設された領域Ｎおよび領域Ｐからなる部分を有する。
領域Ｍは、図９（ａ）に示した半導体パッケージ１００の上面を被覆する部分である。領域Ｎは、半導体パッケージ１００の側面を被覆する部分である。領域Ｐは、第１の半導体素子３０の上面の半導体パッケージ１００の周囲を部分的に被覆する部分である。
領域Ｍには、ビア２２２を介して配線層２２０ａと接続する配線層２２０ｂが設けられている。配線層２２０ｂは、接地接続用の配線層２２５および電源接続用の配線層２２６を有する。領域Ｍにおいて、配線層２２５の面積は配線層２２６の面積に比べて大きくなっている。
配線層２２５および配線層２２６は、領域Ｎを経由して領域Ｐに達している。領域Ｐにおいて、配線層２２５および配線層２２６に、それぞれ電極パッド２２４が設けられている。
フレキシブル基板２００を半導体パッケージ１００の上に載置した状態で図９（ｂ）に示した上型５００を押圧すると、半導体パッケージ１００の上面と側面との間の角部に沿って点線Ａが山折りされるとともに、半導体パッケージ１００の側面と第１の半導体素子３０の上面との境界線に沿って点線Ｂが谷折りされる。
このように、接地接続用の配線層２２５で半導体パッケージ１００を覆うことにより、半導体パッケージ１００からのノイズを遮蔽することができる。本実施の形態では、半導体パッケージ１００を被覆する配線層２２５の面積が配線層２２６の面積に比べて大きくなっているため、半導体パッケージ１００からのノイズの遮蔽性を高めることができる。
その後、第１の半導体素子３０の上面の周縁部に設けられている電極パッド３１と、第１の基板２０の上面に設けられている電極パッド２６ａとを金線などのワイヤ３３を用いてワイヤボンディング法により接続する。また、第１の半導体素子３０の上面に位置するフレキシブル基板２００の配線層２２０ｂに設けられている電極パッド２２４と、第１の基板２０の上面に設けられている電極パッド２６ｂとを金線などのワイヤ２２７を用いてワイヤボンディング法により接続する。
次に、半導体パッケージ１００および第１の半導体素子３０の側面を封止するために、トランスファーモールド法を行う。具体的には、図１１に示すように、上型５１０によって形成されたキャビティに第１の封止樹脂４０を充填し、半導体パッケージ１００の上面が第１の封止樹脂４０により覆われずに露出している半導体装置１０が製造される。上型５１０は、半導体装置１０における半導体パッケージ１００の上面に開口部が形成されるように第１の封止樹脂４０の充填の際にフレキシブル基板２００と接する凸部５１０ａが設けられている。
以上説明したように、第１の実施の形態に係る半導体装置１０においては、半導体パッケージ１００の一部は、第１の封止部である第１の封止樹脂４０に形成された開口部４０ａにより外部に対して露出されているため、半導体パッケージ１００を第１の封止樹脂４０で完全に覆った場合と比較して放熱性を向上することができる。また、半導体パッケージ１００は、第２の封止部である第２の封止樹脂１３０により第２の半導体素子１１０を封止しているので、第２の基板１０２と第２の半導体素子１１０との間の接合面が外部雰囲気にさらされることがない。そのため、半導体パッケージ１００の一部を外部に対して露出しても、耐湿性や剥離による動作信頼性の低下を抑制することができる。
（第２の実施の形態）
図１２は、第２の実施の形態に係る半導体装置３１０の構造を示す断面図である。第１の実施の形態に係る半導体装置１０においては、半導体パッケージ１００と第１の基板２０とを接続する際にフレキシブル基板２００を介して接続していたが、第２の実施の形態に係る半導体装置３１０においては、ワイヤボンディング法によって直接半導体パッケージ１００と第１の基板２０とを接続している。なお、以下の各実施の形態に係る説明において、他の実施の形態と同様な内容の説明は適宜省略する。
半導体装置３１０は、半導体パッケージ１００における第２の基板１０２の露出部の周縁部には、電極パッド３１２が設けられており、電極パッド３１２と電極パッド２６ｂとが金線などのワイヤ３１４により電気的に接続されている。このように、電極パッド３１２やワイヤ３１４は、第１の封止樹脂４０により封止されているため、導通部や接続部が露出されることによる剥離やリークを防止することができるとともに放熱性を向上することができる。
また、半導体装置３１０においては、第２の基板１０２は、外部と導通することが可能な配線層１０３を有している。そして、半導体パッケージ１００は、第２の基板１０２を上側にして第１の半導体素子３０の上に積層されているとともに、第２の基板１０２の少なくとも一部が第１の封止樹脂４０で覆われずに露出している。これにより、半導体パッケージ１００は、発熱体である第２の半導体素子１１０が接合されている第２の基板１０２が外部に対して露出される。そのため、半導体パッケージ１００の放熱性が向上する。
また、外部に対して露出されている第２の基板１０２は、熱伝導率が高い配線層１０３を有するので半導体パッケージ１００や半導体装置１０の内部の熱を効率よく外部に伝導することができ、放熱性を更に向上することができる。ここで、配線層１０３としては、例えば、金、銀、銅、アルミニウム、窒化アルミニウム、あるいはそれらの化合物等の導電性を有するとともに熱伝導率の高い材料が好ましい。
（第３の実施の形態）
図１３は、第３の実施の形態に係る半導体装置３２０の構造を示す断面図である。第１の実施の形態に係る半導体装置１０および第２の実施の形態に係る半導体装置３１０においては、半導体パッケージ１００の上面が露出して雰囲気にさらされているが、第３の実施の形態に係る半導体装置３２０においては、第２の基板１０２の露出部を覆うように開口部４０ａに放熱部材３２２を配置している点が大きく異なる。
半導体装置３２０は、半導体パッケージ１００における第２の基板１０２の上に形成されている第１の封止樹脂４０の開口部４０ａに放熱部材３２２を配置している。ここで、放熱部材３２２の作成方法としては、特に限定されるものではないが、例えば、開口部４０ａに放熱部材３２２を構成する放熱材料を塗布や型を用いて充填する方法や、予め開口部４０ａの形状に合わせて製造された放熱部材３２２を開口部４０ａにはめ込む方法であってもよい。また、放熱部材３２２は、第１の封止樹脂４０より熱伝導度が高いとよい。放熱部材３２２としては、例えば、アルミナの粒子が入ったエポキシ樹脂、銀ペースト、銀粒子が入った樹脂、開口部に応じた形状の銅板等を用いることができる。
これにより、第３の実施の形態に係る半導体装置３２０の半導体パッケージ１００は、第２の基板１０２の露出した部分、換言すれば第１の封止樹脂４０により覆われていない部分から熱が放熱部材３２２に移動しやすくなり、放熱部材３２２を介して、外部に熱を放出しやすくなる。
（第４の実施の形態）
図１４は、第４の実施の形態に係る半導体装置３３０の構造を示す断面図である。第４の実施の形態に係る半導体装置３３０における放熱部材３３２は、第３の実施の形態に係る放熱部材３２２と異なり、放熱部材３３２により半導体パッケージ１００の露出した部分だけでなく、第１の封止樹脂４０を覆うように構成されている。これにより、放熱部材３３２の表面積が大きくなるので、半導体パッケージ１００からの熱をより放熱しやすくなるとともに、第１の封止樹脂４０を介した放熱性も向上することができる。
（第５の実施の形態）
図１５は、第５の実施の形態に係る半導体装置３４０の構造を示す断面図である。第１の実施の形態に係る半導体装置１０と比較して、半導体パッケージ１００の一部であるフレキシブル基板２００が第１の封止樹脂４０より突出している。これにより、第１の封止樹脂４０よりフレキシブル基板２００の一部が突出するので、突出した半導体パッケージ１００の上面だけでなく側面からも放熱が可能となり、放熱性を更に向上することができる。
（第６の実施の形態）
図１６は、第６の実施の形態に係る半導体装置３５０の構造を示す断面図である。第６の実施の形態に係る半導体装置３５０は、第５の実施の形態に係る半導体装置３４０と異なり、放熱部材３５２により半導体パッケージ１００の露出した部分とともに第１の封止樹脂４０を覆うように構成されている。これにより、放熱部材３５２の表面積が大きくなるので、半導体パッケージ１００からの熱をより放熱しやすくなるとともに、第１の封止樹脂４０を介した放熱性も向上することができる。
（第７の実施の形態）
図１７は、第７の実施の形態に係る半導体装置３６０の構造を示す断面図である。第７の実施の形態に係る半導体装置３６０は、放熱部材が導電材料を含んだ導電体である点が前述の放熱部材と大きく異なる。半導体装置３６０は、第２の基板１０２において外部と導通することが可能な配線層１０３を有する。そこで、本実施の形態に係る放熱部材３６２は、配線層１０３を形成する複数の配線のうち、接地電位となる第１の配線１０３ａと電気的に導通するように形成される。また、放熱部材３６２は、配線層１０３を形成する複数の配線のうち、接地電位以外となる第２の配線１０３ｂとは第１の封止樹脂４０により絶縁される状態で形成される。あるいは、第２の配線１０３ｂを絶縁体によりマスクすることで第２の配線１０３ｂと放熱部材３６２との絶縁性を保証してもよい。
これにより、放熱部材３６２は、配線層１０３を介して半導体パッケージ１００や半導体装置３６０の内部の熱を効率よく外部に伝導するとともに、接地電位となる第１の配線１０３ａと放熱部材３６２とが電気的に導通している。そのため、放熱部材３６２全体が接地電位とほぼ等しくなり、半導体装置３６０の内外で発生する電磁的ノイズが放熱部材３６２で遮蔽されるので、第１の半導体素子３０や第２の半導体素子１１０の動作信頼性を向上することができる。
（第８の実施の形態）
図１８は、第８の実施の形態に係る半導体装置３７０の構造を示す断面図である。第８の実施の形態に係る半導体装置３７０は、第７の実施の形態に係る半導体装置３６０と比較して、放熱部材３７２が第２の基板１０２と接続されているフレキシブル基板２００における配線層２２０ｂを覆う点が大きく異なる。半導体装置３７０は、フレキシブル基板２００において外部と導通することが可能な配線層２２０ｂを有する。そこで、本実施の形態に係る放熱部材３７２は、配線層２２０ｂを形成する複数の配線のうち、接地電位となる第１の配線２２０ｂ１，２２０ｂ２と電気的に導通するように形成される。また、放熱部材３７２は、配線層２２０ｂを形成する複数の配線のうち、接地電位以外となる第２の配線２２０ｂ３とは絶縁層３７４により絶縁される状態で形成される。絶縁層３７４は、フレキシブル基板２００の製造時に形成してもよいし、あるいは、第１の封止樹脂４０により第１の半導体素子３０および半導体パッケージ１００を封止した後に形成してもよい。
これにより、放熱部材３７２は、配線層２２０ｂを介して半導体パッケージ１００や半導体装置３７０の内部の熱を効率よく外部に伝導するとともに、接地電位となる第１の配線２２０ｂ１，２２０ｂ２と放熱部材３７２とが電気的に導通している。そのため、放熱部材３７２全体が接地電位とほぼ等しくなり、半導体装置３７０の内外で発生する電磁的ノイズが放熱部材３７２で遮蔽されるので、第１の半導体素子３０や第２の半導体素子１１０の動作信頼性を向上することができる。
（第９の実施の形態）
図１９は、第９の実施の形態に係る半導体装置３８０の構造を示す断面図である。第１の実施の形態に係る半導体装置１０と比較して、半導体パッケージ１００の一部である第２の封止樹脂１３０が第１の封止樹脂４０より突出している。これにより、突出した半導体パッケージ１００の上面だけでなく側面からも放熱が可能となり、放熱性を更に向上することができる。
（第１０の実施の形態）
図２０は、第１０の実施の形態に係る半導体装置３９０の構造を示す断面図である。第９の実施の形態に係る半導体装置１０と比較して、半導体パッケージ１００の上を放熱部材３９２で覆っている点が大きく異なる。これにより、突出した半導体パッケージ１００の上面だけでなく側面からも放熱部材３９２放熱が可能となり、放熱性を更に向上することができる。
（第１１の実施の形態）
本実施の形態に係る半導体装置は、上述の各実施の形態に係る半導体装置において、第１の封止樹脂４０の熱伝導度を、第２の封止樹脂１３０の熱伝導度より高くした点が大きく異なる。これにより、半導体パッケージ１００で発生した熱は第２の封止樹脂１３０より第１の封止樹脂４０に伝達されやすくなる。そのため、第２の封止樹脂１３０を介して半導体パッケージ１００より下方にある第１の半導体素子３０に熱が伝わりにくくなり、第１の半導体素子３０の昇温による動作信頼性の低下を抑制することができる。
なお、第１の封止樹脂４０は、例えば、エポキシ樹脂にアルミナフィラーを高充填率で充填したものであり、その熱伝導度（熱伝導率）は２．５Ｗ／（ｍ・ｋ）である。また、第２の封止樹脂１３０は、例えば、エポキシ樹脂にアルミナフィラーを第１の封止樹脂より充填率を下げて充填したものであり、その熱伝導度（熱伝導率）は２．５Ｗ／（ｍ・ｋ）未満である。
以上、本発明を上述の各実施の形態を参照して説明したが、本発明は上述の各実施の形態に限定されるものではなく、各実施の形態の構成を適宜組み合わせたものや置換したものについても本発明に含まれるものである。また、当業者の知識に基づいて各実施の形態における半導体装置の製造方法の順番を適宜組み替えることや、半導体装置において各種の設計変更等の変形を各実施の形態に対して加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうる。
第１の実施の形態に係る半導体装置の構造を示す断面図である。 第１の実施の形態に係る半導体パッケージの構造を示す断面図である。 第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 第１の実施の形態に係るフレキシブル基板の一具体例の構造を示す平面図である。 第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 第２の実施の形態に係る半導体装置の構造を示す断面図である。 第３の実施の形態に係る半導体装置の構造を示す断面図である。 第４の実施の形態に係る半導体装置の構造を示す断面図である。 第５の実施の形態に係る半導体装置の構造を示す断面図である。 第６の実施の形態に係る半導体装置の構造を示す断面図である。 第７の実施の形態に係る半導体装置の構造を示す断面図である。 第８の実施の形態に係る半導体装置の構造を示す断面図である。 第９の実施の形態に係る半導体装置の構造を示す断面図である。 第１０の実施の形態に係る半導体装置の構造を示す断面図である。 他の実施の形態に係る半導体パッケージの製造方法を示す工程断面図である。 他の実施の形態に係る半導体パッケージの製造方法を示す工程断面図である。
符号の説明
１０ 半導体装置、 ２０ 第１の基板、 ２１ａ 配線層、 ２１ｂ 配線層、 ２２ 層間絶縁膜、 ２３ 導体金属、 ２４ 電極パッド、 ２７ はんだボール、 ３０ 第１の半導体素子、 ３３ ワイヤ、 ４０ 第１の封止樹脂、 ４０ａ 開口部、 １００ 半導体パッケージ、 １０２ 第２の基板、 １０３ 配線層、 １０３ａ 第１の配線、 １０３ｂ 第２の配線、 １１０ 第２の半導体素子、 １３０ 第２の封止樹脂、 ２００ フレキシブル基板、 ２１０ 絶縁層、 ２２０ａ 配線層、 ２２０ｂ 配線層。

Claims (2)

  1. 第１の基板と、
    前記第１の基板に載置された第１の回路素子と、
    前記第１の回路素子の上に積層され、外部と導通することが可能な配線層を備えた第２の基板と該第２の基板に載置された第２の回路素子とを有する回路パッケージと、
    前記第１の回路素子および前記回路パッケージを封止するとともに、前記回路パッケージの一部が露出するように開口部が形成された第１の封止部と、
    前記第１の封止部より熱伝導度が高く、前記回路パッケージの露出した部分を覆うように配置された放熱部材とを備え、
    前記回路パッケージは、前記第２の基板を上側にして前記第１の回路素子の上に積層されているとともに、該第２の基板の少なくとも一部が前記第１の封止部で覆われずに露出しており、
    前記回路パッケージは、前記第２の基板に設けられた電極と電気的に接続され、該回路パッケージの上面および側面に沿って設けられた第３の基板を更に有し、
    前記回路パッケージと前記第１の基板の上に設けられた電極との電気的な接続が、前記第３の基板を経由しており、
    前記放熱部材は、前記第３の基板における配線層を形成する複数の配線のうち、接地電位となる第１の配線と電気的に導通するとともに接地電位以外となる第２の配線とは絶縁される状態で前記露出した部分を覆う導電体であることを特徴とする回路装置。
  2. 前記第１の封止部は、前記回路パッケージの一部が外部に対して露出するように開口部が形成されているとともに、前記回路パッケージの外部側の面が前記第１の封止部の表面よりも低いことを特徴とする請求項１に記載の回路装置。
JP2006209215A 2006-07-31 2006-07-31 回路装置 Expired - Fee Related JP5069879B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006209215A JP5069879B2 (ja) 2006-07-31 2006-07-31 回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006209215A JP5069879B2 (ja) 2006-07-31 2006-07-31 回路装置

Publications (2)

Publication Number Publication Date
JP2008034759A JP2008034759A (ja) 2008-02-14
JP5069879B2 true JP5069879B2 (ja) 2012-11-07

Family

ID=39123848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006209215A Expired - Fee Related JP5069879B2 (ja) 2006-07-31 2006-07-31 回路装置

Country Status (1)

Country Link
JP (1) JP5069879B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0437159A (ja) * 1990-06-01 1992-02-07 Mitsubishi Electric Corp 混成集積回路装置
JP4218193B2 (ja) * 2000-08-24 2009-02-04 三菱電機株式会社 パワーモジュール
JP2005101580A (ja) * 2003-08-28 2005-04-14 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュール及びその製造方法
JP5197961B2 (ja) * 2003-12-17 2013-05-15 スタッツ・チップパック・インコーポレイテッド マルチチップパッケージモジュールおよびその製造方法

Also Published As

Publication number Publication date
JP2008034759A (ja) 2008-02-14

Similar Documents

Publication Publication Date Title
JP4503039B2 (ja) 回路装置
KR101077410B1 (ko) 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
TWI677062B (zh) 晶片埋入式印刷電路板及應用印刷電路板之半導體封裝及其製造方法
TWI451549B (zh) 嵌埋半導體元件之封裝結構及其製法
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP2008091714A (ja) 半導体装置
JP2007180105A (ja) 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
JPH0917919A (ja) 半導体装置
JP2016192475A (ja) 部品内蔵基板および半導体モジュール
JP2016192475A5 (ja)
TWI531283B (zh) 連接基板及層疊封裝結構
JP2007324330A (ja) 回路基板
JP5159750B2 (ja) 半田ボール及び半導体パッケージ
JP2019067973A (ja) 電子部品内蔵基板及びその製造方法
JP5058929B2 (ja) 配線基板およびその製造方法
JP5484705B2 (ja) 半導体モジュールおよび半導体モジュールを備える携帯機器
JP2008243966A (ja) 電子部品が実装されたプリント基板及びその製造方法
JP5069879B2 (ja) 回路装置
JP2005158777A (ja) 半導体装置及びその製造方法
JP2008034762A (ja) 回路装置
JP2011054670A (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
KR20110070526A (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
JP2007180122A (ja) 回路装置
WO2022004178A1 (ja) インターポーザ、回路装置、インターポーザの製造方法、および回路装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120625

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees