JPH0917919A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0917919A
JPH0917919A JP7164224A JP16422495A JPH0917919A JP H0917919 A JPH0917919 A JP H0917919A JP 7164224 A JP7164224 A JP 7164224A JP 16422495 A JP16422495 A JP 16422495A JP H0917919 A JPH0917919 A JP H0917919A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring board
electronic component
substrate
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7164224A
Other languages
English (en)
Inventor
Yutaka Azumaguchi
裕 東口
Mitsuo Inagaki
光雄 稲垣
Toshio Kumai
利夫 熊井
Ryoichi Ochiai
良一 落合
Makoto Totani
眞 戸谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7164224A priority Critical patent/JPH0917919A/ja
Priority to US08/591,732 priority patent/US6023098A/en
Publication of JPH0917919A publication Critical patent/JPH0917919A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8547—Zirconium (Zr) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体チップなどの電子部品が発熱する熱を
効率的に放熱することができる半導体装置を提供する。 【構成】 配線基板４８と、該配線基板に支持された電
子部品３０と、前記電子部品と接触するように前記配線
基板内に設けらた熱導伝層５０と、配線基板内に設けら
れたビアホールを介して前記熱伝導層に接続され、かつ
前記配線基板に設けられた端子部材５４とを有する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体チップ等の電子部
品を配線基板内で支持した半導体装置に関し、より詳細
にはボールグリッドアレイ型（以下ＢＧＡという）の半
導体装置に関する。
【０００２】近年、半導体チップが高集積化してきてお
り、また、半導体装置の実装の高密度化が要求されてき
ている。そこで、ＱＦＰ型半導体装置に比べて、装置の
裏面に端子を広いピッチで設けることができ、かつ端子
の変形が少ないという特徴を有するＢＧＡ型半導体装置
が注目されてきている。また、半導体チップの高集積化
に伴って、半導体チップの発熱量が増えてきており、Ｂ
ＧＡ型半導体装置は放熱性のよい構造が要求されてい
る。
【０００３】
【従来技術】図８は、従来のＢＧＡ型半導体装置の斜視
図である。ＢＧＡ型半導体装置１０は、配線基板１２
と、ベアチップである半導体チップ（ＬＳＩチップ）１
４と、封止部１６と、ボール状のＳｎＰｂ半田バンプ１
８とを有する。半導体チップ１４に設けられている電極
（図示を省略する）と配線基板１２の表面に設けられて
いる電極とは、ワイヤでボンディングされている。配線
基板１２の表面に設けられた電極と配線基板１２の裏面
に設けられた半田バンプ１８とは、配線基板内部に形成
されている配線層やビアホールを介して、電気的に接続
されている。半導体チップ１４及び配線基板１２の表面
は図示するように、樹脂製の封止部１６で封止されてい
る。半田バンプ１８は外部接続端子（電極）として機能
し、配線基板１２の裏面上にマトリクス状に配列されて
いる。一般に、隣接する半田バンプ１８の間隔は、１．
５ｍｍ以下である。
【０００４】このようなＢＧＡ型半導体装置１０は、ガ
ラスエポキシ基板であるマザーボード２０上に搭載可能
である。マザーボード２０上には、マトリクス状に配列
された電極２２及び配線を有する。半田バンプ１８はマ
ザーボード２０上の電極に接触した状態で半田付けされ
る。
【０００５】前述したように、半導体チップの高集積化
に伴って、半導体チップの発熱量が増えてきており、Ｂ
ＧＡ型半導体装置は放熱性のよい構造が要求されてい
る。放熱を考慮した従来のＢＧＡ型半導体装置を図９に
示す。図示するＢＧＡ型半導体装置２４は、配線基板
（パッケージ又はケースともいう）２６内の凹部にＡｇ
エポキシ接着剤３２で固着された半導体チップ（ＬＳＩ
チップ）３０を有する。配線基板２６はガラスエポキシ
で構成され、内部に多層構成の配線層２８を有する。こ
の配線層２８は、例えば厚さ３５μｍの銅箔である。配
線層は、図示しないビアホールを介して、配線基板２８
の底面に形成されたボール状の半田バンプ４０に接続さ
れている。半導体チップ３０と配線基板２６とはワイヤ
４６でボンディングされている。半導体チップ３０を収
容する凹部は、蓋４２で封止されている。
【０００６】この凹部の底面と、配線基板２６の上面と
の間には複数のサーマルビア３４が設けられている。サ
ーマルビア３４の内壁は熱伝導率の高い銅等の金属で覆
われている（銅メッキ）。このサーマルビア３４を塞ぐ
ように、配線基板２６の上面には、アルミ製の放熱フィ
ン３６がシリコーン接着剤３８で固定されている。
【０００７】
【発明が解決しようとする課題】しかしながら、図９に
示す従来のＢＧＡ型半導体装置２４は、放熱フィン３６
からの放熱しか期待できず、十分な放熱特性が得られな
いという問題点がある。したがって、本発明は上記従来
技術の問題点を解決し、半導体チップなどの電子部品が
発熱する熱を効率的に放熱することができる半導体装置
を提供することを目的とする。
【０００８】
【問題点を解決するための手段】請求項１に記載の発明
は、配線基板と、該配線基板に支持された電子部品と、
前記電子部品と接触するように前記配線基板内に設けら
た熱導伝層と、配線基板内に設けられたビアホールを介
して前記熱伝導層に接続され、かつ前記配線基板に設け
られた端子部材とを有する半導体装置である。
【０００９】請求項２に記載の発明は、配線基板と、該
配線基板に支持された電子部品と、前記電子部品と接触
するように前記配線基板内に設けらた熱導伝層と、配線
基板内に設けられたビアホールを介して前記熱伝導層に
接続され、かつ前記配線基板の第１の面に設けられた端
子部材と、配線基板内に設けられたビアホールを介して
前記熱伝導層に接続され、かつ前記配線基板の第２の面
に設けられた放熱部材とを有する半導体装置である。
【００１０】請求項３に記載の発明は、請求項２におい
て、前記第１の面と第２の面とは相対向することを特徴
とする半導体装置である。請求項４に記載の発明は、請
求項１ないし３において、前記端子部材がボール状のバ
ンプであることを特徴とする半導体装置である。
【００１１】請求項５に記載の発明は、請求項１ないし
４において、前記半導体装置は、前記電子部品と接続さ
れたボール状のバンプである外部接続用端子を有するこ
とを特徴とする半導体装置である。請求項６に記載の発
明は、基板と、該基板に支持された電子部品と、前記基
板内に支持され、前記電子部品と電気的に接続されるフ
レキシブルな回路基板と、該回路基板上の配線パターン
に接続する外部接続用の端子部材とを有する半導体装置
である。
【００１２】請求項７に記載の発明は、請求項６におい
て、前記フレキシブルな回路基板は、複数部分に分割さ
れていることを特徴とする半導体装置である。請求項８
に記載の発明は、請求項６又は７において、前記基板は
放熱手段であることを特徴とする半導体装置である。
【００１３】請求項９に記載の発明は、請求項前記端子
部材はボール状のバンプであることを特徴とする半導体
装置である。請求項１０に記載の発明は、請求項７ない
し９において、前記基板と回路基板との間には、絶縁性
の接着層が設けられていることを特徴とする半導体装置
である。
【００１４】
【作用】請求項１、４、５に記載の発明では、電子部品
からの熱は配線基板内に設けらた熱導伝層を介して端子
部材に伝わる。端子部材は半導体装置をマザーボード等
に取り付けた際にこれに直接接触するので、端子部材に
到達した熱は、半導体装置を搭載するマザーボードに伝
わる。よって、電子部品からの熱を効率的に放熱でき
る。
【００１５】請求項２、３、４、５に記載の発明は、請
求項１に記載の作用に加え、電子部品からの熱は熱伝導
層を介して放熱部材に伝わるので、より効率的に放熱を
行える。請求項６、７、８、９、１０に記載の発明で
は、電子部品からの熱は基板を介して放熱されるので、
効率的な放熱が可能である。
【００１６】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は、本発明の第１の実施例によるＢＧＡ型半
導体装置１００を示す断面図である。なお、図９と同一
の構成要素には同一の参照番号を付けている。第１の実
施例の特徴の１つは、半導体チップ３４の放熱を放熱フ
ィン３６のみならず、マザーボード４４を介して行える
構成をＢＧＡ型半導体装置１００が具備する点にある。
【００１７】半導体装置１００の配線基板（パッケージ
又はケースともいう）４８は、内部に熱伝導層５０を有
する。熱伝導層５０は、配線基板４８に形成されている
段差を有する凹部の底面に露出している。また、熱伝導
層５０は、サーマルビア３４の銅メッキに接続してい
る。熱伝導層５０は、所定の熱伝導率を有する物質で構
成される。例えば、熱伝導層５０は銅箔で構成されてい
る。熱伝導層５０の厚みは、これを形成する物質の熱伝
導率、半導体チップ３０の放熱量、放熱フィン３６の放
熱容量、後述するボール状の半田バンプ５４の数等を考
慮して決定できる。通常の配線層として要求される厚み
よりも厚いことが好ましく、例えば銅箔の場合には７５
μｍ程度が好ましい。
【００１８】熱伝導層５０上には、Ａｇエポキシ接着剤
３２で半導体チップ３０が固着されている。配線基板４
８の周辺部には複数のサーマルビア５２が形成されてい
る。このサーマルビア５２内は、例えば銅がメッキされ
ており、熱伝導層５０と、配線基板４８の下面に設けら
れたボール状の半田バンプ（端子）５４とを接続する。
半田バンプ５４は放熱専用のもので、信号を入出力する
半田バンプ５４とは異なる。なお、半田バンプ５４は配
線基板４８上に形成されたランド上に設けられている
が、図を簡単にするために、ランドと半田バンプ５４と
は一体的に図示してある。
【００１９】このような構成の半導体装置１００をマザ
ーボード４４に搭載して動作させると、半導体チップ３
０が発熱する。発生した熱は、熱伝導層５０及びサーマ
ルビア３４を介して放熱フィン３６に与えられると共
に、熱伝導層５０及びサーマルビア５２を介して半田バ
ンプ５４に与えられる。半田バンプ５４に与えられた熱
は、マザーボード４４に伝わり放熱される。このよう
に、従来技術に比べ、良好な放熱特性が得られる。本発
明者の実験によれば、従来技術に比べ、１．２倍以上の
放熱特性が得られることが確認された。
【００２０】図１に示す配線基板４８の製造方法を図２
及び図３を参照して説明する。配線基板４８は、ガラス
エポキシ板４８ａ、４８ｂ、４８ｃ及び４８ｄを積み重
ねたものである。ガラスエポキシ板４８ａは、図３に示
すように、対向する両面に銅箔５０及び５０ａが形成さ
れており、これに機械的にスルーホールを設け、この中
に銅のメッキを施す。このようにして形成された銅メッ
キのスルーホールがサーマルビア３４となる。ガラスエ
ポキシ板４８ｂ，４８ｃ及び４８ｄは、接着樹脂シート
５８ｂ及び５８ｃを介して積層し、サーマルビア５２を
形成する。ガラスエポキシ板４８ｂの両面には、パター
ニングされた銅箔５６が設けられている。また、ガラス
エポキシ板４８ｂ，４８ｃ及び４８ｄには、信号を伝達
するためのビアホール（銅メッキが施されいる）が予め
形成されている。そして、接着樹脂シート５８ａを用い
て、ガラスエポキシ板４８ａと、積層されたガラスエポ
キシ板４８ｂ，４８ｃ及び４８ｄとを接着する。
【００２１】図４は、図１に示す半導体装置１００にお
いて、蓋４２を取り外した状態を示す底面図である。な
お、図４に示す構成要素のうち、前述した図に示すもの
と同一のものには同一の参照番号を付けてある。エポキ
シ基板４８ａに形成された放熱用半田バンプ５４は黒丸
で示してある。その他の信号入出力用の半田バンプ６２
は、白丸で示してある。参照番号６０は、半導体チップ
３０に設けられたパッドとこの信号入出力用パッド６２
とは、ガラスエポキシ板４８ｂに形成された配線パター
ン６０で接続されている。
【００２２】なお、上記第１の実施例の変形例として、
放熱フィン３６及びサーマルビア３８を設けない半導体
装置であってもよい。次に、本発明の第２の実施例を図
５、図６及び図７を参照して説明する。本発明の第２の
実施例によるＢＧＡ型半導体装置２００は、前述した従
来構成の半導体装置の放熱の問題点を解決するものであ
り、その基板（ボディ）は放熱器としても機能すること
を特徴の１つとする。
【００２３】半導体装置２００は、所定の高い熱伝導率
の基板６６を有する。例えば、基板６６はアルミニウム
製である。アルミニウムは熱伝導率に加え、重さ及びコ
ストの面からも基板６６を構成するのに適している。ア
ルミニウム以外にも、基板６６は銅やマグネシウム等の
高熱金属で構成できる。金属以外にも、アルミナ、Ａｌ
Ｎ、ＳｉＣ、ＳｉＷなどのセラミック用いて基板６６を
構成してもよい。
【００２４】基板６６の上面は中央部に段差を有する凹
部が形成されている。段差の底面中央部に、半導体チッ
プ７０が直接固定されている（ダイボンド）。基板６６
の上面及び段差部分には、絶縁性及び高熱伝導性の接着
剤８０を介して４つのフレキシブル回路基板６８ａ、６
８ｂ，６８ｃ及び６８ｄが固着されている。この接着剤
８０は例えば、ガラス（不織布、織布）クロスにエポキ
シ、イミド、エステルなどの熱硬化性接着剤を含浸させ
た電気絶縁プリプレグシートの層である。また、上記熱
硬化性接着剤を直接コーティングしてもよい。更に、半
導体チップ７０を収容する基板６６の凹部の底面にフレ
キシブル回路基板を設け、これにダイボンドで固定して
もよい。ただし、基板６６上に直接半導体チップ７０を
取り付けた方が、放熱の観点からは好ましい。
【００２５】尚、基板６６をアルミニウムで構成した場
合、基板６６とフレキシブル回路基板６８ａ、６８ｂ，
６８ｃ及び６８ｄとの間の絶縁性を高めるために、基板
６６の表面をアルマイト化することが好ましい。アルマ
イト化された（酸化された）基板６６の表面部分を、図
６に参照番号９０で示す（図６の破線は、アルマイトと
アルミニウムとのインタフェース部分を示す）。
【００２６】また、フレキシブル回路基板６８ａ−６８
ｄは４分割されている。これは、フレキシブル回路基板
が基板６６の表面段差形状に追従して容易に変形できる
ようにするためである。最初から４つのフレキシブル回
路基板６８ａ−６８ｄを基板６６上に取り付けてもよい
し、１枚のフレキシブル回路基板を基板６６に設けた際
に、切れ目を入れてもよい。フレキシブル回路基板６８
ａ−６８ｄと半導体チップ７０とは、ボンディングワイ
ヤ７４で接続されている。
【００２７】フレキシブル回路基板６８ａ−６８ｄは、
外部にのみ配線層を有するもののみならず、内部に配線
層を有するものであってもよい。図７は、フレキシブル
回路基板６８ａの詳細を示す図である。他の基板も同様
に構成されている。フレキシブル回路基板６８ａには複
数のスルーホール８４が設けられ、その両面及びスルー
ホール８４内に銅箔などの配線パターンが形成されてい
る。このスルーホール８４を覆うように、ボール状の半
田バンプ７６が設けられている。半田バンプ７６の底面
は、絶縁層８０に接触し、また側部はスルーホール８４
内の配線パターン８２に電気的に接続している。フレキ
シブル回路基板６８ａ−６８ｄは例えば、ポリイミドフ
ィルム、ポリエステルフィルム、ポリカーボネートフィ
ルム、ポリアミドフィルムなどである。半田バンプ７６
は、共晶半田、高融点半田、低融点半田などである。
【００２８】半導体チップ７０上の端子とフレキシブル
回路基板６８ａ−６８ｄ上の回路パターン（端子）と
は、ワイヤでボンディングされている。半導体チップ７
０を含む基板６６の凹部は、チップコート７２で覆われ
ている。図６に示すように、チップコート７２の上面
は、フレキシブル回路基板６８ａ−６８ｄの面にほぼ一
致している。チップコート７２はエポキシ、シリコー
ン、ポリウレタン、アクリル樹脂などで形成される。
【００２９】以上のように構成された半導体装置２００
では、半導体チップ７０が発生する熱は、基板６６に伝
わり、ここから放熱される。また、フレキシブル回路基
板６８ａ−６８ｄを用い、これにスルーホールを設けて
外部接続用バンプ７６を設ける構成のため、安価で自由
なパターンのＢＧＡ型半導体装置を構成することができ
る。
【００３０】
【発明の効果】以上説明したように、本発明によれば放
熱特性の優れた半導体装置が得られる。より詳細には、
以下の通りである。請求項１、４及び５に記載の発明で
は、電子部品からの熱は配線基板内に設けらた熱導伝層
を介して端子部材に伝わる。端子部材は半導体装置をマ
ザーボード等に取り付けた際にこれに直接接触するの
で、端子部材に到達した熱は、半導体装置を搭載するマ
ザーボードに伝わる。よって、電子部品からの熱を効率
的に放熱できる。
【００３１】請求項２、３、４及び５に記載の発明は、
請求項１に記載の作用に加え、電子部品からの熱は熱伝
導層を介して放熱部材に伝わるので、より効率的に放熱
を行える。請求項６、７、８、９及び１０に記載の発明
では、電子部品からの熱は基板を介して放熱されるの
で、効率的な放熱が可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施例による半導体装置の断面
図である。
【図２】本発明の第１の実施例による半導体装置の配線
基板を製造する方法を示す図である。
【図３】本発明の第１の実施例による半導体装置の配線
基板を製造する方法を示す図である。
【図４】本発明の第１の実施例による半導体装置の平面
図である。
【図５】本発明の第２の実施例による半導体装置の平面
図である。
【図６】本発明の第２の実施例による半導体装置の断面
図である。
【図７】本発明の第２の実施例で用いるフレキシブル回
路基板の構成を示す図である。
【図８】従来の半導体装置の一構成例を示す斜視図であ
る。
【図９】従来の半導体装置の別の構成例を示す断面図で
ある。
【符号の説明】
３０ 半導体チップ ３４ サーマルビア ４４ マザーボード ４８ 配線基板 ５０ 熱伝導層 ５２ カーマルビア ５４ 半田バンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 熊井 利夫 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 落合 良一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 戸谷 眞 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 配線基板と、 該配線基板に支持された電子部品と、 前記電子部品と接触するように前記配線基板内に設けら
    た熱導伝層と、 配線基板内に設けられたビアホールを介して前記熱伝導
    層に接続され、かつ前記配線基板に設けられた端子部材
    とを有することを特徴とする半導体装置。
  2. 【請求項２】 配線基板と、 該配線基板に支持された電子部品と、 前記電子部品と接触するように前記配線基板内に設けら
    た熱導伝層と、 配線基板内に設けられたビアホールを介して前記熱伝導
    層に接続され、かつ前記配線基板の第１の面に設けられ
    た端子部材と、 配線基板内に設けられたビアホールを介して前記熱伝導
    層に接続され、かつ前記配線基板の第２の面に設けられ
    た放熱部材とを有することを特徴とする半導体装置。
  3. 【請求項３】 前記第１の面と第２の面とは相対向する
    ことを特徴とする請求項２記載の半導体装置。
  4. 【請求項４】 前記端子部材はボール状のバンプである
    ことを特徴とする請求項１又は３に記載の半導体装置。
  5. 【請求項５】 前記半導体装置は、前記電子部品と接続
    されたボール状のバンプである外部接続用端子を有する
    ことを特徴とする請求項１ないし４のいずれか一項記載
    の半導体装置。
  6. 【請求項６】 基板と、 該基板に支持された電子部品と、 前記基板に支持され、前記電子部品と電気的に接続され
    るフレキシブルな回路基板と、 該回路基板上のパターンに接続する外部接続用の端子部
    材とを有することを特徴とする半導体装置。
  7. 【請求項７】 前記フレキシブルな回路基板は、複数部
    分に分割されていることを特徴とする請求項６記載の半
    導体装置。
  8. 【請求項８】 前記基板は放熱手段であることを特徴と
    する請求項６又は７に記載の半導体装置。
  9. 【請求項９】 前記端子部材はボール状のバンプである
    ことを特徴とする請求項６ないし８のいずれか一項記載
    の半導体装置。
  10. 【請求項１０】 前記基板と回路基板との間には、絶縁
    性の接着層が設けられていることを特徴とする請求項６
    ないし９のいずれか一項記載の半導体装置。
  11. 【請求項１１】 前記電子部品は半導体チップであるこ
    とを特徴とする請求項１ないし１０のいずれか一項記載
    の半導体装置。
JP7164224A 1995-06-29 1995-06-29 半導体装置 Pending JPH0917919A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7164224A JPH0917919A (ja) 1995-06-29 1995-06-29 半導体装置
US08/591,732 US6023098A (en) 1995-06-29 1996-01-25 Semiconductor device having terminals for heat radiation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7164224A JPH0917919A (ja) 1995-06-29 1995-06-29 半導体装置

Publications (1)

Publication Number Publication Date
JPH0917919A true JPH0917919A (ja) 1997-01-17

Family

ID=15789038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7164224A Pending JPH0917919A (ja) 1995-06-29 1995-06-29 半導体装置

Country Status (2)

Country Link
US (1) US6023098A (ja)
JP (1) JPH0917919A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107591396A (zh) * 2016-07-08 2018-01-16 格罗方德半导体公司 减少晶粒之间的热交互作用的热加强式封装

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
TW413874B (en) * 1999-04-12 2000-12-01 Siliconware Precision Industries Co Ltd BGA semiconductor package having exposed heat dissipation layer and its manufacturing method
US6210992B1 (en) * 1999-08-31 2001-04-03 Micron Technology, Inc. Controlling packaging encapsulant leakage
US6329220B1 (en) * 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
JP2002093831A (ja) 2000-09-14 2002-03-29 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US6916682B2 (en) 2001-11-08 2005-07-12 Freescale Semiconductor, Inc. Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
US6858932B2 (en) 2002-02-07 2005-02-22 Freescale Semiconductor, Inc. Packaged semiconductor device and method of formation
US7242082B2 (en) 2002-02-07 2007-07-10 Irvine Sensors Corp. Stackable layer containing ball grid array package
AU2003255254A1 (en) 2002-08-08 2004-02-25 Glenn J. Leedy Vertical system integration
US6657864B1 (en) 2002-12-16 2003-12-02 International Business Machines Corporation High density thermal solution for direct attach modules
JP3888302B2 (ja) * 2002-12-24 2007-02-28 カシオ計算機株式会社 半導体装置
JP3846437B2 (ja) * 2003-03-17 2006-11-15 株式会社日立製作所 自動車用コントロールユニット
US6809261B1 (en) * 2003-06-23 2004-10-26 Agilent Technologies, Inc. Physically compact device package
US7405474B1 (en) * 2004-10-12 2008-07-29 Cypress Semiconductor Corporation Low cost thermally enhanced semiconductor package
US20080192446A1 (en) * 2007-02-09 2008-08-14 Johannes Hankofer Protection For Circuit Boards
US8522051B2 (en) * 2007-05-07 2013-08-27 Infineon Technologies Ag Protection for circuit boards
US7926173B2 (en) * 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
US7714426B1 (en) * 2007-07-07 2010-05-11 Keith Gann Ball grid array package format layers and structure
DE102007056269A1 (de) * 2007-10-22 2009-04-23 Rohde & Schwarz Gmbh & Co. Kg Gekühltes Multichipmodul
JP2009111287A (ja) * 2007-10-31 2009-05-21 Fujitsu Media Device Kk 電子部品モジュール及びその回路基板
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US9287191B2 (en) * 2011-10-12 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package and method
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
US8890628B2 (en) 2012-08-31 2014-11-18 Intel Corporation Ultra slim RF package for ultrabooks and smart phones
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US9568960B2 (en) * 2015-02-20 2017-02-14 International Business Machines Corporation Supercomputer using wafer scale integration

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066842A (ja) * 1983-09-22 1985-04-17 Fujitsu Ltd 半導体装置
JPS61137350A (ja) * 1984-12-10 1986-06-25 Nec Corp 放熱形金属パツケ−ジ
JPH0382148A (ja) * 1989-08-25 1991-04-08 Hitachi Ltd 半導体装置
US5012386A (en) * 1989-10-27 1991-04-30 Motorola, Inc. High performance overmolded electronic package
US5043794A (en) * 1990-09-24 1991-08-27 At&T Bell Laboratories Integrated circuit package and compact assemblies thereof
US5102829A (en) * 1991-07-22 1992-04-07 At&T Bell Laboratories Plastic pin grid array package
US5506755A (en) * 1992-03-11 1996-04-09 Kabushiki Kaisha Toshiba Multi-layer substrate
US5473512A (en) * 1993-12-16 1995-12-05 At&T Corp. Electronic device package having electronic device boonded, at a localized region thereof, to circuit board
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US5543661A (en) * 1994-05-31 1996-08-06 Sumitomo Metal Ceramics Inc. Semiconductor ceramic package with terminal vias
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107591396A (zh) * 2016-07-08 2018-01-16 格罗方德半导体公司 减少晶粒之间的热交互作用的热加强式封装
US10461067B2 (en) 2016-07-08 2019-10-29 Globalfoundries Inc. Thermally enhanced package to reduce thermal interaction between dies

Also Published As

Publication number Publication date
US6023098A (en) 2000-02-08

Similar Documents

Publication Publication Date Title
JPH0917919A (ja) 半導体装置
US6002169A (en) Thermally enhanced tape ball grid array package
US5777386A (en) Semiconductor device and mount structure thereof
US7098533B2 (en) Printed circuit board with a heat dissipation element and package comprising the printed circuit board
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
JPH07169872A (ja) 半導体装置及びその製造方法
EP1571706B1 (en) Electronic device
KR100768998B1 (ko) 다층인쇄회로기판을 사용한 범프접속형 칩실장모듈
JPH10313071A (ja) 電子部品及び配線基板装置
JP3944898B2 (ja) 半導体装置
JP3931696B2 (ja) 電子装置
JPH05175407A (ja) 半導体搭載基板
JP2008243966A (ja) 電子部品が実装されたプリント基板及びその製造方法
JP2002057238A (ja) 集積回路パッケージ
JP2003224228A (ja) 半導体装置用パッケージ並びに半導体装置及びその製造方法
JPH08330356A (ja) 導体層付異方性導電シートおよびこれを用いた配線基板
JP2001168226A (ja) 半導体パッケージ及び半導体装置
JP3024596B2 (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置
JPH08172144A (ja) 半導体装置及びその製造方法
JP2907187B2 (ja) ベアチップ実装方法および半導体集積回路装置
JP3965867B2 (ja) 半導体パッケージ
TWI252728B (en) Heat dissipating circuit board and method for fabricating the same
JP2004172425A (ja) 電子装置
JP2001267460A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010710