JP3888302B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3888302B2
JP3888302B2 JP2002371538A JP2002371538A JP3888302B2 JP 3888302 B2 JP3888302 B2 JP 3888302B2 JP 2002371538 A JP2002371538 A JP 2002371538A JP 2002371538 A JP2002371538 A JP 2002371538A JP 3888302 B2 JP3888302 B2 JP 3888302B2
Authority
JP
Japan
Prior art keywords
semiconductor structure
insulating material
semiconductor
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002371538A
Other languages
English (en)
Other versions
JP2004207306A (ja
Inventor
裕康 定別当
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2002371538A priority Critical patent/JP3888302B2/ja
Priority to US10/736,810 priority patent/US6882054B2/en
Priority to KR1020030093502A priority patent/KR100651076B1/ko
Priority to TW092136473A priority patent/TWI266376B/zh
Priority to CNB2003101131384A priority patent/CN1322583C/zh
Publication of JP2004207306A publication Critical patent/JP2004207306A/ja
Priority to HK05100104A priority patent/HK1067788A1/xx
Priority to US11/043,355 priority patent/US7192805B2/en
Priority to KR1020060095323A priority patent/KR100651628B1/ko
Application granted granted Critical
Publication of JP3888302B2 publication Critical patent/JP3888302B2/ja
Priority to US11/788,397 priority patent/USRE41369E1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

【０００１】
【発明の属する技術分野】
この発明は半導体装置に関する。
【０００２】
【従来の技術】
近年、携帯電話に代表されるような携帯型電子機器の小型化に相俟ってＣＳＰ(chip size package)と呼ばれる半導体装置が開発されている。このＣＳＰは、複数の外部接続用の接続パッドが形成されたベアーの半導体装置の上面にパッシベーション膜（中間絶縁膜）を設け、このパッシベーション膜の各接続パッドの対応部に開口部を形成し、該開口部を介して各接続パッドに接続される再配線を形成し、各再配線の他端部側に柱状の外部接続用電極を形成するとともに、各外部接続用電極間に封止材を充填したものである。このような、ＣＳＰによれば、各柱状の外部接続用電極上に半田ボールを形成しておくことにより、接続端子を有する回路基板にフェースダウン方式でボンディングすることができ、実装面積をほぼベアーの半導体装置と同一のサイズとすることが可能となるので、従来のワイヤーボンディング等を用いたフェースアップ方式のボンディング方法に比し、電子機器を大幅に小型化することが可能である。このような、ＣＳＰにおいて、生産性を高めるために、ウエハ状態の半導体基板にパッシベーション膜、再配線、外部接続用電極、および封止材を形成し、さらに、封止材で覆われずに露出された外部接続用電極の上面に半田ボールを設けた後、ダイシングラインで切断するようにしたものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００１−１６８１２８号公報
【０００４】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置では、集積化が進むに従って、外部接続用電極の数が増加すると、次のような問題があった。すなわち、上述した如く、ＣＳＰは、ベアーの半導体装置の上面に外部接続用電極を配列するので、通常は、マトリクス状に配列するのであるが、そのために、外部接続用電極数の多い半導体装置の場合には、外部接続用電極のサイズおよびピッチが極端に小さくなってしまう欠点を有しており、このため、ベアーの半導体装置のサイズの割に外部接続用電極が多いものには適用できないものであった。すなわち、外部接続用電極のサイズおよびピッチが極端に小さくなれば、回路基板との位置合わせが困難であるばかりでなく、接合強度が不足する、ボンディング時に電極間の短絡が発生する、通常はシリコン基板からなる半導体基板と回路基板の線膨張係数の差に起因して発生する応力により外部接続用電極が破壊される等の致命的な問題が発生するのである。
【０００５】
そこで、この発明は、外部接続用電極の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となる新規な半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明は、半導体基板の上面に設けられた複数の再配線、前記各再配線の一端部上に形成された柱状電極および前記半導体基板上において前記柱状電極間に設けられ、その上面が前記柱状電極の上面と同一平面に位置する封止膜を有する半導体構成体と、該半導体構成体の側方に設けられた絶縁材と、前記半導体構成体の外部接続部を除く上面および前記絶縁材の上面に設けられた絶縁膜と、該絶縁膜上に、前記半導体構成体の外部接続部に接続されて設けられ且つ接続パッド部を有する少なくとも一層の上層再配線とを備え、前記絶縁材は補強材を含む樹脂からなり、前記上層再配線のうち、最上層の上層再配線の少なくとも一部の接続パッド部は前記絶縁材上に配置されていることを特徴とするものである。
請求項２に記載の発明は、各々が半導体基板の上面に設けられた複数の再配線、前記各再配線の一端部上に形成された柱状電極および前記半導体基板上において前記柱状電極間に設けられ、その上面が前記柱状電極の上面と同一平面に位置する封止膜を有し、相互に離間して配置された複数の半導体構成体と、前記半導体構成体間または前記各半導体構成体の側方に設けられた絶縁材と、前記各半導体構成体の外部接続部を除く上面および前記絶縁材の上面に設けられた絶縁膜と、該絶縁膜上に、前記半導体構成体の外部接続部に接続されて設けられ且つ接続パッド部を有する少なくとも一層の上層再配線とを備え、前記絶縁材は補強材を含む樹脂からなり、前記上層再配線のうち、最上層の上層再配線の少なくとも一部の接続パッド部は前記絶縁材上に配置されていることを特徴とするものである。
請求項３に記載の発明は、請求項１または２に記載の発明において、前記絶縁材の上面は前記半導体構成体の上面とほぼ面一となっていることを特徴とするものである。
請求項４に記載の発明は、請求項３に記載の発明において、前記絶縁膜は樹脂からなることを特徴とするものである。
請求項５に記載の発明は、請求項１または２に記載の発明において、前記絶縁材の上面は前記半導体構成体の上面よりもやや低い位置に配置されていることを特徴とするものである。
請求項６に記載の発明は、請求項５に記載の発明において、前記絶縁膜は補強材を含む樹脂からなることを特徴とするものである。
請求項７に記載の発明は、請求項６に記載の発明において、前記半導体構成体と前記絶縁材との間に隙間が形成され、該隙間に前記絶縁膜中の樹脂と同じ樹脂からなる絶縁膜が設けられていることを特徴とするものである。
請求項８に記載の発明は、請求項１または２に記載の発明において、前記絶縁材は枠状であることを特徴とするものである。
請求項９に記載の発明は、請求項１または２に記載の発明において、前記半導体構成体および前記絶縁材を支持する、樹脂以外の材料からなるベース板を有することを特徴とするものである。
【０００７】
【発明の実施の形態】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示したものである。この半導体装置は、シリコン、ガラス、セラミックス等からなる平面矩形形状のベース板１を備えている。ベース板１の上面には、接着剤、粘着シート、両面接着テープ等からなる接着層２が設けられている。
【０００８】
接着層２の上面中央部には、ベース板１のサイズよりもやや小さいサイズの平面矩形形状の半導体構成体３の下面が接着されている。この場合、半導体構成体３は、ＣＳＰと呼ばれるものであり、接着層２の上面中央部に接着されたシリコン基板（半導体基板）４を備えている。
【０００９】
シリコン基板４の上面中央部には集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド５が集積回路に接続されて設けられている。接続パッド５の中央部を除くシリコン基板４の上面には酸化シリコン等からなる絶縁膜６が設けられ、接続パッド５の中央部は絶縁膜６に設けられた開口部７を介して露出されている。
【００１０】
ここで、シリコン基板４上に接続パッド５および絶縁膜６を設けてなるものは、通常、ウエハ状態のシリコン基板４をダイシングして個々のチップとなした場合に得られるものである。しかしながら、この実施形態では、ウエハ状態のシリコン基板４上に接続パッド５および絶縁膜６が形成された状態では、ダイシングを行わず、以下に説明するように、再配線１０および柱状電極１１を有する半導体構成体３が得られる状態でウエハ状態のシリコン基板４をダイシングする。
【００１１】
次に、ＣＳＰと呼ばれる半導体構成体３の構成について説明する。シリコン基板４上に設けられた絶縁膜６の上面にはエポキシ系樹脂やポリイミド等からなる保護膜（絶縁膜）８が設けられている。この場合、絶縁膜６の開口部７に対応する部分における保護膜８には開口部９が設けられている。両開口部７、９を介して露出された接続パッド５の上面から保護膜８の上面の所定の箇所にかけて下地金属層１０ａおよび該下地金属層１０ａ上に設けられた上層金属層１０ｂからなる再配線１０が設けられている。
【００１２】
再配線１０の接続パッド部上面には銅からなる柱状電極１１が設けられている。再配線１０を含む保護膜８の上面にはエポキシ系樹脂やポリイミド等からなる封止膜（絶縁膜）１２がその上面が柱状電極１１の上面と面一となるように設けられている。このように、ＣＳＰと呼ばれる半導体構成体３は、シリコン基板４、接続パッド５、絶縁膜６を含み、さらに、保護膜８、再配線１０、柱状電極１１、封止膜１２を含んで構成されている。
【００１３】
半導体構成体３の周囲における接着層２の上面には矩形枠状の絶縁材１３が設けられている。絶縁材１３は、エポキシ系樹脂やＢＴ樹脂等の熱硬化性樹脂中に繊維やフィラー等の補強材を含有させたものからなっている。繊維は、ガラス繊維やアラミド繊維等である。フィラーは、シリカフィラーやセラミックス系フィラー等である。絶縁材１３の厚さは、半導体構成体３の厚さとほぼ同じとなっている。
【００１４】
半導体構成体３および絶縁材１３の上面にはエポキシ系樹脂やポリイミド等からなる第１の上層絶縁膜１４が設けられている。柱状電極１１の上面中央部に対応する部分における第１の上層絶縁膜１４には開口部１５が設けられている。開口部１５を介して露出された柱状電極１１の上面から第１の上層絶縁膜１４の上面の所定の箇所にかけて第１の下地金属層１６ａおよび該第１の下地金属層１６ａ上に設けられた第１の上層金属層１６ｂからなる第１の上層再配線１６が設けられている。
【００１５】
第１の上層再配線１６を含む第１の上層絶縁膜１４の上面にはエポキシ系樹脂やポリイミド等からなる第２の上層絶縁膜１７が設けられている。第１の上層再配線１６の接続パッド部に対応する部分における第２の上層絶縁膜１７には開口部１８が設けられている。開口部１８を介して露出された第１の上層再配線１６の接続パッド部上面から第２の上層絶縁膜１７の上面の所定の箇所にかけて第２の下地金属層１９ａおよび該第２の下地金属層１９ａ上に設けられた第２の上層金属層１９ｂからなる第２の上層再配線１９が設けられている。
【００１６】
第２の上層再配線１９を含む第２の上層絶縁膜１７の上面にはエポキシ系樹脂やポリイミド等からなる第３の上層絶縁膜２０が設けられている。第２の上層再配線１９の接続パッド部に対応する部分における第３の上層絶縁膜２０には開口部２１が設けられている。開口部２１内およびその上方には半田ボール２２が第２の上層再配線１９の接続パッド部に接続されて設けられている。複数の半田ボール２２は、第３の上層絶縁膜２０上にマトリクス状に配置されている。
【００１７】
ところで、ベース板１のサイズを半導体構成体３のサイズよりもやや大きくしているのは、シリコン基板４上の接続パッド５の数の増加に応じて、半田ボール２２の配置領域を半導体構成体３のサイズよりもやや大きくし、これにより、第２の上層再配線１９の接続パッド部（第３の上層絶縁膜２０の開口部２１内の部分）のサイズおよびピッチを柱状電極１１のサイズおよびピッチよりも大きくするためである。
【００１８】
このため、マトリクス状に配置された第２の上層再配線１９の接続パッド部は、半導体構成体３に対応する領域のみでなく、半導体構成体３の周側面の外側に設けられた絶縁材１３に対応する領域上にも配置されている。つまり、マトリクス状に配置された半田ボール２２のうち、少なくとも最外周の半田ボール２２は半導体構成体３よりも外側に位置する周囲に配置されている。
【００１９】
この場合、変形例として、第２の上層再配線１９の接続パッド部を全て半導体構成体３よりも外側に位置する周囲に配置するようにしてもよい。また、上層の再配線を１層として、つまり第１の上層再配線１６のみとして、少なくとも、最外周の接続パッド部を半導体構成体３よりも外側に位置する周囲に配置することもできる。
【００２０】
このように、この半導体装置では、シリコン基板４上に、接続パッド５、絶縁膜６を有するのみでなく、保護膜８、再配線１０、柱状電極１１、封止膜１２等をも形成した半導体構成体３の周囲に絶縁材１３を設け、その上面に少なくとも第１の上層絶縁膜１４および該第１の上層絶縁膜１４に形成された開口部１５を介して柱状電極１１に接続される第１の上層再配線１６を設ける構成を特徴としている。
【００２１】
この場合、半導体構成体３の周囲に配置された矩形枠状の絶縁材１３は、熱硬化性樹脂中に繊維やフィラー等の補強材を含有させたものからなっているので、熱硬化性樹脂のみからなる場合と比較して、熱硬化性樹脂の硬化時の収縮による応力を小さくすることができ、ひいてはベース基板１が反りにくいようにすることができる。また、絶縁材１３を用いることで、上面を平坦化し、後述する如く、以降の工程で形成する上層再配線１６、１９や半田ボール２２の上面の高さ位置を均一にし、ボンディング時の信頼性を向上することができる．
【００２２】
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体３の製造方法の一例について説明する。この場合、まず、図２に示すように、ウエハ状態のシリコン基板（半導体基板）４上にアルミニウム系金属等からなる接続パッド５、酸化シリコン等からなる絶縁膜６およびエポキシ系樹脂やポリイミド等からなる保護膜８が設けられ、接続パッド５の中央部が絶縁膜６および保護膜８に形成された開口部７、９を介して露出されたものを用意する。
【００２３】
次に、図３に示すように、両開口部７、９を介して露出された接続パッド５の上面を含む保護膜８の上面全体に下地金属層１０ａを形成する。この場合、下地金属層１０ａは、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。これは、後述する上層下地金属層１６ａ、１９ａの場合も同様である。
【００２４】
次に、下地金属層１０ａの上面にメッキレジスト膜３１をパターン形成する。この場合、再配線１０形成領域に対応する部分におけるメッキレジスト膜３１には開口部３２が形成されている。次に、下地金属層１０ａをメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜３１の開口部３２内の下地金属層１０ａの上面に上層金属層１０ｂを形成する。次に、メッキレジスト膜３１を剥離する。
【００２５】
次に、図４に示すように、上層金属層１０ｂを含む下地金属層１０ａの上面にメッキレジスト膜３３をパターン形成する。この場合、柱状電極１１形成領域に対応する部分におけるメッキレジスト膜３３には開口部３４が形成されている。次に、下地金属層１０ａをメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜３３の開口部３４内の上層金属層１０ｂの接続パッド部上面に柱状電極１１を形成する。
【００２６】
次に、メッキレジスト膜３３を剥離し、次いで、柱状電極１１および上層金属層１０ｂをマスクとして下地金属層１０ａの不要な部分をエッチングして除去すると、図５に示すように、上層金属層１０ｂ下にのみ下地金属層１０ａが残存され、この残存された下地金属層１０ａおよびその上面全体に形成された上層金属層１０ｂにより再配線１０が形成される。
【００２７】
次に、図６に示すように、スクリーン印刷法やスピンコーティング法等により、柱状電極１１および再配線１０を含む保護膜８の上面全体にエポキシ系樹脂やポリイミド等からなる封止膜１２をその厚さが柱状電極１１の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１１の上面は封止膜１２によって覆われている。
【００２８】
次に、封止膜１２および柱状電極１１の上面側を適宜に研磨し、図７に示すように、柱状電極１１の上面を露出させ、且つ、この露出された柱状電極１１の上面を含む封止膜１２の上面を平坦化する。次に、図８に示すように、ダンシング工程を経ると、図１に示す半導体構成体３が複数個得られる。
【００２９】
ところで、柱状電極１１の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極１１の高さにばらつきがあるため、このばらつきを解消して、柱状電極１１の高さを均一にするためである。また、この場合、軟質の銅からなる柱状電極１１とエポキシ系樹脂等からなる封止膜１２とを同時に研磨するため、適宜な粗さの砥石を備えたグラインダーを用いている。
【００３０】
次に、このようにして得られた半導体構成体３を用いて、図１に示す半導体装置を製造する場合の一例について説明する。まず、図９に示すように、図１に示すベース板１を複数枚採取することができる大きさで、限定する意味ではないが、平面形状が長方形、好ましくは、ほぼ正方形のベース板１の上面全体に接着層２を形成する。次に、接着層２の上面の所定の複数箇所にそれぞれ半導体構成体３のシリコン基板４の下面を接着する。
【００３１】
次に、半導体構成体３間および最外周に配置された半導体構成体３の外側における接着層２の上面に、繊維やフィラー等の補強材を含む半硬化のエポキシ系樹脂やＢＴ樹脂等の熱硬化性樹脂からなる絶縁材材料１３Ａを半導体構成体３の上面よりもやや盛り上がるように配置する。
【００３２】
次に、図１０に示すように、一対の加熱加圧板３５、３６を用いて絶縁材材料１３Ａを加熱加圧することにより、半導体構成体３間および最外周に配置された半導体構成体３の外側における接着層２の上面に、絶縁材１３をその上面が半導体構成体３の上面とほぼ面一となるように形成する。
【００３３】
この場合、図７に示すように、ウエハ状態において、半導体構成体３の柱状電極１１の高さは均一とされ、且つ、柱状電極１１の上面を含む封止膜１２の上面は平坦化されているため、図１０に示す状態において、複数の半導体構成体３の各厚さは同じである。
【００３４】
そこで、図１０に示す状態において、半導体構成体３の上面を加圧制限面として加熱加圧を行なうと、絶縁材１３の厚さは半導体構成体３の厚さとほぼ同じとなる。また、一対の加熱加圧板３５、３６を備えたプレス装置として、オープンエンド型（開放型）の平面プレス装置を用いると、絶縁材材料１３Ａ中の余分の熱硬化性樹脂は一対の加熱加圧板３５、３６の外側に押し出される。そして、この状態で、絶縁材１３中の半硬化の熱硬化性樹脂が硬化すると、絶縁材１３の上面は半導体構成体３の上面とほぼ面一となる。なお、図１０に示す製造工程において、上面側からは加圧のみとし、加熱は半導体構成体３の下面側をヒーター等で行うというように、加熱と加圧は別々の手段で行ってもよいし、加圧と加熱とを別の工程で行うようにすることもできる。
【００３５】
このように、加熱加圧により、絶縁材１３の厚さが半導体構成体３の厚さとほぼ同じとなるようにしているので、研磨工程は不要である。したがって、ベース板１のサイズが例えば５００×５００ｍｍ程度と比較的大きくても、その上に配置された複数の半導体構成体３に対して絶縁材１３の平坦化を一括して簡単に行なうことができる。
【００３６】
ここで、絶縁材材料１３Ａ中の余分の熱硬化性樹脂が半導体構成体３上にやや流出しても、この流出により形成された熱硬化性樹脂層の厚さが無視できるほど薄ければ、別に支障はない。一方、この流出により形成された熱硬化性樹脂層の厚さが無視できないほど厚い場合には、バフ研磨により除去すればよい。
【００３７】
すなわち、この場合の研磨は、半導体構成体３の上面側つまり銅からなる柱状電極１１の上面側を研磨するのではなく、半導体構成体３の上面および形成すべき厚さの絶縁材１３の上面を覆っている熱硬化性樹脂層を除去するものであり、且つ、この熱硬化性樹脂層中に繊維やフィラー等の補強材は含まれていないので、安価で低精度のバフ研磨装置を用いて簡単に研磨することができる。
【００３８】
研磨の他の例としては、安価で低精度のエンドレス研磨ベルトの一部をフラット化し、このフラット化した部分で半導体構成体３の上面および形成すべき厚さの絶縁材１３の上面を覆っている熱硬化性樹脂層を半導体構成体３の上面を研磨制限面として平滑化研磨するようにしてもよい。
【００３９】
そして、バフやエンドレス研磨ベルトを用いた研磨装置では、ベース板１のサイズが例えば５００×５００ｍｍ程度と比較的大きくても、それに容易に対応することができる上、研磨工程は１回で済み、短時間で簡単に研磨することができる。このように、この工程では、砥石等による研磨と異なり、柱状電極１１の上面側にダレが発生しないような研磨を行うようにすることが、生産性の面で望ましい。
【００４０】
ところで、半導体構成体３の周囲に配置された方形枠状の絶縁材１３は、熱硬化性樹脂中に繊維やフィラー等の補強材を含有させたものからなっているので、熱硬化性樹脂のみからなる場合と比較して、熱硬化性樹脂の硬化時の収縮による応力を小さくすることができ、ひいてはベース板１が反りにくいようにすることができる。なお、絶縁材材料１３Ａは、予め、各半導体構成体３が配置される位置に対応して、半導体構成体３のサイズとほぼ同じか、或いは少し大きめのサイズの開口部が形成されたシート状のものを用いてもよい。また、上記実施形態では、ベース板１上に複数の半導体構成体３を配置した後、絶縁材材料１３Ａを配置する場合で説明したが、ベース板１上に各半導体構成体３に対応する開口部が形成された絶縁材材料１３Ａを配置した後、半導体構成体３を配置するようにすることも可能である。
【００４１】
さて、図１０に示す製造工程が終了したら、次に、図１１に示すように、ほぼ面一となった半導体構成体３および絶縁材１３の上面全体に第１の上層絶縁膜１４を形成する。この場合、第１の上層絶縁膜１４の形成は、樹脂シートのラミネートであってもよく、液状樹脂の塗布であってもよい。そして、第１の上層絶縁膜１４をエポキシ系樹脂やカルド樹脂等の感光性樹脂によって形成する場合には、フォトリソグラフィ法により、柱状電極１１の上面中央部に対応する部分における第１の上層絶縁膜１４に開口部１５を形成する。
【００４２】
第１の上層絶縁膜１４をエポキシ系樹脂やＢＴ樹脂等の非感光性樹脂によって形成する場合には、レーザビームを照射するレーザ加工により、第１の上層絶縁膜１４に開口部１５を形成する。この場合、図１０に示す製造工程において、絶縁材材料１３Ａ中の余分の熱硬化性樹脂が半導体構成体３上にやや流出し、この流出により形成された熱硬化性樹脂層の厚さが無視できないほど厚くても、レーザ加工による開口形成が可能な程度に薄い場合には、上述の研磨工程は省略してもよい。
【００４３】
次に、図１２に示すように、開口部１５を介して露出された柱状電極１１の上面を含む第１の上層絶縁膜１４の上面全体に第１の下地金属層１６ａを形成する。次に、第１の下地金属層１６ａの上面にメッキレジスト膜３７をパターン形成する。この場合、第１の上層再配線１６形成領域に対応する部分におけるメッキレジスト膜３７には開口部３８が形成されている。次に、第１の下地金属層１６ａをメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜３７の開口部３８内の第１の下地金属層１６ａの上面に第１の上層金属層１６ｂを形成する。
【００４４】
次に、メッキレジスト膜３７を剥離し、次いで、第１の上層金属層１６ｂをマスクとして第１の下地金属層１６ａの不要な部分をエッチングして除去すると、図１３に示すように、第１の上層金属層１６ｂ下にのみ第１の下地金属層１６ａが残存され、この残存された第１の下地金属層１６ａおよびその上面全体に形成された第１の上層金属層１６ｂにより第１の上層再配線１６が形成される。
【００４５】
次に、図１４に示すように、スクリーン印刷法やスピンコーティング法等により、第１の上層再配線１６を含む第１の上層絶縁膜１４の上面全体にエポキシ系樹脂やポリイミド等からなる第２の上層絶縁膜１７を形成する。この場合、第１の上層再配線１６の接続パッド部に対応する部分における第２の上層絶縁膜１７には開口部１８が形成されている。次に、開口部１８を介して露出された第１の上層再配線１６の接続パッド部を含む第２の上層絶縁膜１７の上面全体に第２の下地金属層１９ａを形成する。
【００４６】
次に、第２の下地金属層１９ａの上面にメッキレジスト膜３９をパターン形成する。この場合、第２の上層再配線１９形成領域に対応する部分におけるメッキレジスト膜３９には開口部４０が形成されている。次に、第２の下地金属層１９ａをメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜３９の開口部４０内の第２の下地金属層１９ａの上面に第２の上層金属層１９ｂを形成する。
【００４７】
次に、メッキレジスト膜３９を剥離し、次いで、第２の上層金属層１９ｂをマスクとして第２の下地金属層１９ａの不要な部分をエッチングして除去すると、図１５に示すように、第２の上層金属層１９ｂ下にのみ第２の下地金属層１９ａが残存され、この残存された第２の下地金属層１９ａおよびその上面全体に形成された第２の上層金属層１９ｂにより第２の上層再配線１９が形成される。
【００４８】
次に、図１６に示すように、スクリーン印刷法やスピンコーティング法等により、第２の上層再配線１９を含む第２の上層絶縁膜１７の上面全体にエポキシ系樹脂やポリイミド等からなる第３の上層絶縁膜２０を形成する。この場合、第２の上層再配線１９の接続パッド部に対応する部分における第３の上層絶縁膜２０には開口部２１が形成されている。次に、開口部２１内およびその上方に半田ボール２２を第２の上層再配線１９の接続パッド部に接続させて形成する。
【００４９】
次に、図１７に示すように、互いに隣接する半導体構成体３間において、３層の絶縁膜２０、１７、１４、絶縁材１３、接着層２およびベース板１を切断すると、図１に示す半導体装置が複数個得られる。
【００５０】
このようにして得られた半導体装置では、半導体構成体３の柱状電極１１に接続される第１の下地金属層１６ａおよび第１の上層金属層１６ｂを無電解メッキ（またはスパッタ）および電解メッキにより形成し、第１の上層再配線１６の接続パッド部に接続される第２の下地金属層１９ａおよび第２の上層金属層１９ｂを無電解メッキ（またはスパッタ）および電解メッキにより形成しているので、半導体構成体３の柱状電極１１と第１の上層再配線１６との間の導電接続および第１の上層再配線１６と第２の上層再配線１９との間の導電接続を確実とすることができる。
【００５１】
また、上記製造方法では、ベース板１上の接着層２上に複数の半導体構成体３を配置し、複数の半導体構成体３に対して絶縁材１３、第１〜第３の上層絶縁膜１４、１７、２０、第１、第２の下地金属層１６ａ、１９ａ、第１、第２の上層金属層１６ｂ、１９ｂおよび半田ボール２２の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。
【００５２】
また、ベース板１と共に複数の半導体構成体３を搬送することができるので、これによっても製造工程を簡略化することができる。さらに、ベース板１の外形寸法を一定にすると、製造すべき半導体装置の外形寸法に関係なく、搬送系を共有化することができる。
【００５３】
さらに、上記製造方法では、図９に示すように、再配線１０および柱状電極１１を備えたＣＳＰタイプの半導体構成体３を接着層２上に接着しているので、例えば、シリコン基板４上に接続パッド５および絶縁膜６を設けてなる通常の半導体チップを接着層２上に接着して、半導体チップの周囲に設けられた封止膜上等に再配線および柱状電極を形成する場合と比較して、コストを低減することができる。
【００５４】
例えば、切断前のベース板１がシリコンウエハのように一定のサイズのほぼ円形状である場合、接着層２上に接着された半導体チップの周囲に設けられた封止膜上等に再配線および柱状電極を形成すると、処理面積が増大する。換言すれば、低密度処理になるため、一回当たりの処理枚数が低減し、スループットが低下するので、コストアップとなる。
【００５５】
これに対し、上記製造方法では、再配線１０および柱状電極１１を備えたＣＳＰタイプの半導体構成体３を接着層２上に接着した後に、ビルドアップしているので、プロセス数は増大するが、柱状電極１１を形成するまでは高密度処理のため、効率が良く、プロセス数の増大を考慮しても、全体の価格を低減することができる。
【００５６】
なお、上記実施形態においては、半田ボール２２を、半導体構成体３上および絶縁材１３上の全面に対応してマトリクス状に配列されるよう設けているが、半田ボール２２を半導体構成体３の周囲の絶縁材１３上に対応する領域上にのみ設けるようにしてもよい。その場合、半田ボール２２を半導体構成体３の全周囲ではなく、半導体構成体３の４辺の中、１〜３辺の側方のみに設けてもよい。また、このような場合には、絶縁材１３を矩形枠状のものとする必要はなく、半田ボール２２を設ける辺の側方のみに配置されるようにしてもよい。
【００５７】
（製造方法の他の第１の例）
次に、図１に示す半導体装置の製造方法の他の第１の例について説明する。まず、図１８に示すように、紫外線透過性の透明樹脂板やガラス板等からなる別のベース板４１の上面全体に紫外線硬化型の粘着シート等からなる接着層４２を接着し、接着層４２の上面に上述のベース板２１および接着層２２を接着したものを用意する。
【００５８】
そして、図９〜図１６にそれぞれ示す製造工程を経た後に、図１９に示すように、３層の絶縁膜２０、１７、１４、絶縁材１３、接着層２、ベース板１および接着層４２を切断し、別のベース板４１を切断しない。次に、別のベース板４１の下面側から紫外線を照射し、接着層４２を硬化させる。すると、分断されたベース板１の下面に対する接着層４２による接着性が低下する。そこで、接着層４２上に存在する個片化されたものを１つずつ剥がしてピックアップすると、図１に示す半導体装置が複数個得られる。
【００５９】
この製造方法では、図１９に示す状態において、接着層４２上に存在する個片化された半導体装置がバラバラとならないので、専用の半導体装置載置用トレーを用いることなく、そのまま、図示しない回路基板上への実装時に１つずつ剥がしてピックアップすることができる。また、別のベース板４１の上面に残存する接着性が低下した接着層４２を剥離すると、別のベース板４１を再利用することができる。さらに、別のベース板４１の外形寸法を一定にすると、製造すべき半導体装置の外形寸法に関係なく、搬送系を共有化することができる。
【００６０】
なおここで、別のベース板４１として、膨張させることにより半導体装置を取り外す、通常のダイシングテープ等を用いることも可能であり、その場合には、接着層は紫外線硬化型でなくてもよい。また、別のベース板４１を研磨やエッチングにより除去するようにしてもよい。
【００６１】
（製造方法の他の第２の例）
次に、図１に示す半導体装置の製造方法の他の第２の例について説明する。この製造方法では、図１１に示す製造工程後に、図２０に示すように、開口部１５を介して露出された柱状電極１１の上面を含む第１の上層絶縁膜１４の上面全体に銅の無電解メッキにより第１の下地金属層１６ａを形成する。次に、第１の下地金属層１６ａをメッキ電流路として銅の電解メッキを行うことにより、第１の下地金属層１６ａの上面全体に第１の上層金属形成用層１６ｃを形成する。次に、第１の上層金属形成用層３９ｃの上面の第１の上層再配線形成領域に対応する部分にレジスト膜４３をパターン形成する。
【００６２】
次に、レジスト膜４３をマスクとして第１の上層金属形成用層１６ｃおよび第１の下地金属層１６ａの不要な部分をエッチングして除去すると、図２１に示すように、レジスト膜４３下にのみ第１の上層配線層１６が残存される。この後、レジスト膜４３を剥離する。なお、これと同様の形成方法により、第２の上層再配線１９を形成するようにしてもよい。
【００６３】
ところで、図９に示すベース板１あるいは図１９に示す別のベース板４１をトレイ状とすることもできる。つまり、ベース板を、半導体構成体３を配列する領域が周囲より陥没した受け皿のような形状とする。そして、このトレイ状のベース板の半導体構成体３配列領域を囲む周囲の上面にメッキ電流路用金属層を設け、このメッキ電流路用金属層とメッキ電流路用の下地金属層（１６ａ、１９ａ）とを導電部材で接続して、電解メッキを行うようにしてもよい。この場合、トレイの外形サイズを同一としておくことにより、製造する半導体装置のサイズが異なる場合でも、同一の製造装置の使用が可能となり効率的となる。
【００６４】
（製造方法の他の第３の例）
次に、図１に示す半導体装置の製造方法の他の第３の例について説明する。この製造方法では、図２２に示すように、ベース板１上の接着層２上に配置された複数の半導体構成体３上に、繊維やフィラー等の補強材を含む半硬化のエポキシ系樹脂やＢＴ樹脂等の熱硬化性樹脂からなるシート状の絶縁材材料１３Ｂを配置する。
【００６５】
次に、一対の加熱加圧板３５、３６を用いて、半導体構成体３の上面を加圧制限面として加熱加圧することにより、シート状の絶縁材材料１３Ｂ中の熱硬化性樹脂が補強材と共に半導体構成体３間および最外周に配置された半導体構成体３の外側における接着層２上に押し込まれ、図１０に示す場合と同様に、上面が半導体構成体３の上面とほぼ面一となる絶縁材１３が形成される。
【００６６】
（製造方法の他の第４の例）
次に、図１に示す半導体装置の製造方法の他の第４の例について説明する。この製造方法では、図９に示す製造工程後に、図２３に示すように、複数の半導体構成体３の上面および絶縁材材料１３Ａの上面に、エポキシ系樹脂やカルド樹脂等の感光性樹脂からなるシート状の第１の上層絶縁膜材料１４Ａをラミネータ等を用いて仮接着する。この場合、シート状の第１の上層絶縁膜材料１４Ａを形成する感光性樹脂としては、流動性の比較的低いものが好ましい。
【００６７】
次に、光照射により、第１の上層絶縁膜材料１４Ａを仮硬化させる。この仮硬化は、次の加熱加圧工程において、絶縁材材料１３Ａ中の熱硬化性樹脂が半導体構成体３上に流出しないようにするとともに、絶縁材材料１３Ａ中の熱硬化性樹脂と第１の上層絶縁膜材料１４Ａを形成する感光性樹脂とが混ざり合わないようにするためである。
【００６８】
次に、図２４に示すように、一対の加熱加圧板３５、３６を用いて、形成すべき第１の上層絶縁膜１４の上面を加圧制限面として加熱加圧することにより、半導体構成体３間および最外周に配置された半導体構成体３の外側における接着層２の上面に、絶縁材１３をその上面が半導体構成体３の上面とほぼ面一となるように形成し、且つ、ほぼ面一となった半導体構成体３および絶縁材１３の上面全体に第１の上層絶縁膜１４を形成する。
【００６９】
この場合の加熱加圧処理は、感光性樹脂からなる第１の上層絶縁膜材料１４Ａを介して半導体構成３を加圧するため、半導体構成体３にかかるストレスを軽減することができる。次に、感光性樹脂からなる第１の上層絶縁膜１４には仮硬化のための光がすでに照射されているため、フォトリソグラフィ法ではなく、レーザ加工により、柱状電極１１の上面中央部に対応する部分における第１の上層絶縁膜１４に開口部１５（図１１参照）を形成する。
【００７０】
（第２実施形態）
図９に示す製造工程において、接着層２を半導体構成体３のシリコン基板４の下面のそれぞれ設け、これらの接着層２をベース板１の上面の各所定の箇所に接着した場合には、図１０に示す製造工程において、絶縁材１３の下面がベース板１の上面に接合するため、図２５に示すこの発明の第２実施形態としての半導体装置が得られる。
【００７１】
このようにして得られた半導体装置では、例えば、シリコン基板４の下面が接着層２を介してベース板１の上面に接着されているほかに、シリコン基板４の側面が絶縁材１３を介してベース板１の上面に接合されているので、半導体構成体３のベース板１に対する接合強度をある程度強くすることができる。
【００７２】
（第３、第４実施形態）
図２６はこの発明の第３実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と異なる点は、ベース板１および接着層２を備えていないことである。
【００７３】
この第３実施形態の半導体装置を製造する場合には、例えば図１６に示すように、半田ボール２２を形成した後に、ベース板１および接着層２を研磨やエッチング等により除去し、次いで互いに隣接する半導体構成体３間において、３層の絶縁膜２０、１７、１４および絶縁材１３を切断すると、図２６に示す半導体装置が複数個得られる。このようにして得られた半導体装置では、ベース板１および接着層２を備えていないので、その分だけ、薄型化することができる。
【００７４】
また、ベース板１および接着層２を研磨やエッチング等により除去した後に、シリコン基板４および絶縁材１３の下面側を適宜に研磨し、次いで互いに隣接する半導体構成体３間において、３層の絶縁膜２０、１７、１４および絶縁材１３を切断すると、図２７に示すこの発明の第４実施形態としての半導体装置が複数個得られる。このようにして得られた半導体装置では、さらに薄型化することができる。
【００７５】
なお、半田ボール２２を形成する前に、ベース板１および接着層２を研磨やエッチング等により除去し（必要に応じてさらにシリコン基板４および絶縁材１３の下面側を適宜に研磨し）、次いで半田ボール２２を形成し、次いで互いに隣接する半導体構成体３間において、３層の絶縁膜２０、１７、１４および絶縁材１３を切断するようにしてもよい。
【００７６】
（第５実施形態）
図２８はこの発明の第５実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と異なる点は、接着層２の下面に放熱用の金属層４４が接着されていることである。金属層４４は、厚さ数十μｍの銅箔等からなっている。
【００７７】
この第５実施形態の半導体装置を製造する場合には、例えば図１６に示すように、半田ボール２２を形成した後に、ベース板１を研磨やエッチング等により除去し、次いで接着層２の下面全体に金属層４４を接着し、次いで互いに隣接する半導体構成体３間において、３層の絶縁膜２０、１７、１４、絶縁材１３、接着層２および金属層４４を切断すると、図２８に示す半導体装置が複数個得られる。
【００７８】
なお、接着層２も研磨やエッチング等により除去し（必要に応じてさらにシリコン基板４および絶縁材１３の下面側を適宜に研磨し）、シリコン基板４および絶縁材１３の下面に新たな接着層を介して金属層４４を接着するようにしてもよい。
【００７９】
（第６実施形態）
図２９はこの発明の第６実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と大きく異なる点は、第１の上層絶縁膜１４を絶縁材１３と同一の材料によって形成し、半導体構成体３と絶縁材１３との間に隙間２３を形成し、この隙間２３に樹脂からなる絶縁膜２４を設けたことである。
【００８０】
次に、この半導体装置の製造方法の一例について説明する。まず、図３０に示すように、ベース板１上に設けられた接着層２の上面の所定の箇所に格子状の絶縁材１３の下面を接着する。格子状の絶縁材１３は、繊維やフィラー等の補強材を含む熱硬化性樹脂からなるシート状の絶縁材材料（例えば、プリプレグ）に型抜き加工やエッチング等により複数の矩形形状の開口部２５を形成することにより得られる。開口部２５のサイズは半導体構成体３のサイズよりもやや大きくなっている。
【００８１】
次に、格子状の絶縁材１３の各開口部２５内における接着層２の上面中央部にそれぞれ半導体構成体３のシリコン基板４の下面を接着する。ここで、格子状の絶縁材１３の厚さは半導体構成体３の厚さよりもやや薄くなっている。このため、格子状の絶縁材１３の上面は半導体構成体３の上面よりもやや下方に配置されている。また、絶縁材１３の開口部２５のサイズは半導体構成体３のサイズよりもやや大きくなっているため、絶縁材１３と半導体構成体３との間には隙間２３が形成されている。
【００８２】
次に、図３１に示すように、複数の半導体構成体３の上面に、繊維やフィラー等の補強材を含む半硬化の熱硬化性樹脂からなるシート状の第１の上層絶縁膜材料（例えば、プリプレグ）１４Ｂをただ単に載置する。ここで、絶縁材１３と半導体構成体３との間の隙間２３の間隔は、第１の上層絶縁膜材料１４Ｂ中の繊維やフィラー等からなる補強材の直径よりも小さくなっている。
【００８３】
次に、一対の加熱加圧板３５、３６を用いて加熱加圧する。すると、第１の上層絶縁膜材料１４Ｂ中の繊維やフィラー等からなる補強材の直径は絶縁材１３と半導体構成体３との間の隙間２３の間隔よりも大きくなっているため、図３２に示すように、第１の上層絶縁膜材料１４Ｂ中の熱硬化性樹脂のみが絶縁材１３と半導体構成体３との間の隙間２３に押し込まれて絶縁膜２４が形成されるとともに、この絶縁膜２４、絶縁材１３および半導体構成体３の上面に、補強材を含む熱硬化性樹脂からなる第１の上層絶縁膜材料１４が形成される。
【００８４】
この場合、半導体構成体３の上面よりも第１の上層絶縁膜材料１４中の補強材の直径だけ高い仮想面を加圧制限面とすると、半導体構成体３上における第１の上層絶縁膜１４の厚さはその中の補強材の直径と同じとなる。ここで、絶縁材１３の上面を半導体構成体３の上面よりもやや下方に配置するのは、絶縁材１３の上面よりも第１の上層絶縁膜材料１４中の補強材の直径だけ高い仮想面が加圧制限面とならないようにするためである。また、第１の上層絶縁膜材料１４の上面は、上側の加熱加圧板３６の下面によって押さえ付けられるため、平坦面となる。したがって、第１の上層絶縁膜材料１４の上面を平坦化するための研磨工程は不要である。
【００８５】
次に、図３３に示すように、第１の上層絶縁膜材料１４が補強材を含むため、レーザ加工により、柱状電極１１の上面中央部に対応する部分における第１の上層絶縁膜材料１４に開口部１５を形成する。以下、例えば、図１２〜図１７にそれぞれ示す製造工程を経ると、図２９に示す半導体装置が複数個得られる。
【００８６】
（第７実施形態）
例えば、図１に示す場合には、半導体構成体３上における第３の上層絶縁膜２０上にも半田ボール２２を配置しているが、これに限定されるものではない。例えば、図３４に示すこの発明の第７実施形態のように、絶縁材１３上における第３の上層絶縁膜２０上にのみ半田ボール２２を配置し、半導体構成体３上における第３の上層絶縁膜２０上に、シリコン基板４上の集積回路に光が入射するのを防止するための遮光性金属からなる遮光膜２６を設けるようにしてもよい。遮光膜２６は、金属シートであってもよく、スパッタや無電解メッキ等によって形成してもよい。
【００８７】
（第８実施形態）
図３５はこの発明の第８実施形態としての半導体装置の断面図を示したものである。この半導体装置では、半導体構成体３として、図１に示す半導体構成体３と比較すると、柱状電極１１および封止膜１２を備えていないものを用いている。この場合、例えば、図２３および図２４にそれぞれ示すような製造工程を経ると、半導体構成体３の周囲における接着層２の上面に方形枠状の絶縁材１３が形成されるとともに、再配線１０を含む保護膜８および絶縁材１３の上面に第１の上層絶縁膜１４が形成される。そして、レーザ加工により、再配線１０の接続パッド部に対応する部分における第１の上層絶縁膜１４に開口部１５を形成し、この開口部１５を介して、再配線１０の接続パッド部に第１の上層再配線１６を接続する。
【００８８】
ところで、この場合の半導体構成体３は柱状電極１１および封止膜１２を備えていないが、例えば図２３を参照して説明すると、加熱加圧処理時に、感光性樹脂からなる第１の上層絶縁膜材料１４Ａを介して加圧されるため、半導体構成体３にかかるストレスが軽減され、別に支障はない。
【００８９】
（第９実施形態）
例えば、図１７に示す場合には、互いに隣接する半導体構成体３間において切断したが、これに限らず、２個またはそれ以上の半導体構成体３を１組として切断し、例えば、図３６に示すこの発明の第９実施形態のように、３個の半導体構成体３を１組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、３個で１組の半導体構成体３は同種、異種のいずれであってもよい。
【００９０】
（その他の実施形態）
上記各実施形態では、絶縁材１３を、補強材を含む熱硬化性樹脂によって形成した場合について説明したが、これに限らず、熱硬化性樹脂のみによって形成するようにしてもよく、また液晶ポリマーやＰＥＥＴ（ポリエーテルケトン）等の熱可塑性樹脂のみによって形成するようにしてもよい。
【００９１】
絶縁材１３を熱可塑性樹脂のみによって形成する場合には、例えば、図９において符号１３Ａで示すように、液状の熱可塑性樹脂をスクリーン印刷法により印刷するようにしてもよい。また、例えば、図３７において符号１３Ｃで示すように、半導体構成体３を覆うように、液状の熱可塑性樹脂を塗布法により塗布し、半導体構成体３の上面を加圧制限面として加熱加圧して、半導体構成体３間等に絶縁材１３を形成するようにしてもよい。
【００９２】
例えば、図１に示す場合には、半導体構成体３および絶縁材１３の上面に設けられた第１の上層絶縁膜１４の上面に第１の上層再配線１６を設けているが、これに限らず、第１の上層絶縁膜１４を設けずに、半導体構成体３および絶縁材１３の上面に上層再配線１６を設けるようにしてもよい。
【００９３】
【発明の効果】
以上説明したように、この発明によれば、半導体構成体の側方に設けられた絶縁材上に最上層の上層再配線の少なくとも一部の接続パッド部を配置しているので、最上層の上層再配線の接続パッド部の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となる。また、半導体構成体は半導体基板の上面に設けられた複数の再配線、前記各再配線の一端部上に形成された柱状電極および前記半導体基板上において前記柱状電極間に設けられ、その上面が前記柱状電極の上面と同一平面に位置する封止膜を有しているので、上層再配線を形成する際、破損や特性変動を防ぎ、信頼性を向上することができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態としての半導体装置の断面図。
【図２】図１に示す半導体装置の製造方法の一例において、当初用意したものの断面図。
【図３】図２に続く製造工程の断面図。
【図４】図３に続く製造工程の断面図。
【図５】図４に続く製造工程の断面図。
【図６】図５に続く製造工程の断面図。
【図７】図６に続く製造工程の断面図。
【図８】図７に続く製造工程の断面図。
【図９】図８に続く製造工程の断面図。
【図１０】図９に続く製造工程の断面図。
【図１１】図１０に続く製造工程の断面図。
【図１２】図１１に続く製造工程の断面図。
【図１３】図１２に続く製造工程の断面図。
【図１４】図１３に続く製造工程の断面図。
【図１５】図１４に続く製造工程の断面図。
【図１６】図１５に続く製造工程の断面図。
【図１７】図１６に続く製造工程の断面図。
【図１８】図１に示す半導体装置の製造方法の他の第１の例において、当初用意したものの断面図。
【図１９】同他の第１の例において、所定の製造工程の断面図。
【図２０】図１に示す半導体装置の製造方法の他の第２の例において、所定の製造工程の断面図。
【図２１】図２０に続く製造工程の断面図。
【図２２】図１に示す半導体装置の製造方法の他の第３の例において、所定の製造工程の断面図。
【図２３】図１に示す半導体装置の製造方法の他の第２の例において、所定の製造工程の断面図。
【図２４】図２３に続く製造工程の断面図。
【図２５】この発明の第２実施形態としての半導体装置の断面図。
【図２６】この発明の第３実施形態としての半導体装置の断面図。
【図２７】この発明の第４実施形態としての半導体装置の断面図。
【図２８】この発明の第５実施形態としての半導体装置の断面図。
【図２９】この発明の第６実施形態としての半導体装置の断面図。
【図３０】図２９に示す半導体装置の製造方法の一例において、所定の製造工程の断面図。
【図３１】図３０に続く製造工程の断面図。
【図３２】図３１に続く製造工程の断面図。
【図３３】図３２に続く製造工程の断面図。
【図３４】この発明の第７実施形態としての半導体装置の断面図。
【図３５】この発明の第８実施形態としての半導体装置の断面図。
【図３６】この発明の第９実施形態としての半導体装置の断面図。
【図３７】この発明のその他の実施形態としての半導体装置の製造方法の一例を説明するために示す断面図。
【符号の説明】
１ ベース板
２ 接着層
３ 半導体構成体
４ シリコン基板
５ 接続パッド
１０ 再配線
１１ 柱状電極
１２ 封止膜
１３ 絶縁材
１４ 第１の上層絶縁膜
１６ 第１の上層再配線
１７ 第２の上層絶縁膜
１９ 第２の上層再配線
２０ 第３の上層絶縁膜
２２ 半田ボール

Claims (9)

  1. 半導体基板の上面に設けられた複数の再配線、前記各再配線の一端部上に形成された柱状電極および前記半導体基板上において前記柱状電極間に設けられ、その上面が前記柱状電極の上面と同一平面に位置する封止膜を有する半導体構成体と、該半導体構成体の側方に設けられた絶縁材と、前記半導体構成体の外部接続部を除く上面および前記絶縁材の上面に設けられた絶縁膜と、該絶縁膜上に、前記半導体構成体の外部接続部に接続されて設けられ且つ接続パッド部を有する少なくとも一層の上層再配線とを備え、前記絶縁材は補強材を含む樹脂からなり、前記上層再配線のうち、最上層の上層再配線の少なくとも一部の接続パッド部は前記絶縁材上に配置されていることを特徴とする半導体装置。
  2. 各々が半導体基板の上面に設けられた複数の再配線、前記各再配線の一端部上に形成された柱状電極および前記半導体基板上において前記柱状電極間に設けられ、その上面が前記柱状電極の上面と同一平面に位置する封止膜を有し、相互に離間して配置された複数の半導体構成体と、前記半導体構成体間または前記各半導体構成体の側方に設けられた絶縁材と、前記各半導体構成体の外部接続部を除く上面および前記絶縁材の上面に設けられた絶縁膜と、該絶縁膜上に、前記半導体構成体の外部接続部に接続されて設けられ且つ接続パッド部を有する少なくとも一層の上層再配線とを備え、前記絶縁材は補強材を含む樹脂からなり、前記上層再配線のうち、最上層の上層再配線の少なくとも一部の接続パッド部は前記絶縁材上に配置されていることを特徴とする半導体装置。
  3. 請求項１または２に記載の発明において、前記絶縁材の上面は前記半導体構成体の上面とほぼ面一となっていることを特徴とする半導体装置。
  4. 請求項３に記載の発明において、前記絶縁膜は樹脂からなることを特徴とする半導体装置。
  5. 請求項１または２に記載の発明において、前記絶縁材の上面は前記半導体構成体の上面よりもやや低い位置に配置されていることを特徴とする半導体装置。
  6. 請求項５に記載の発明において、前記絶縁膜は補強材を含む樹脂からなることを特徴とする半導体装置。
  7. 請求項６に記載の発明において、前記半導体構成体と前記絶縁材との間に隙間が形成され、該隙間に前記絶縁膜中の樹脂と同じ樹脂からなる絶縁膜が設けられていることを特徴とする半導体装置。
  8. 請求項１または２に記載の発明において、前記絶縁材は枠状であることを特徴とする半導体装置。
  9. 請求項１または２に記載の発明において、前記半導体構成体および前記絶縁材を支持する、シリコン、ガラス、セラミクスのいずれかからなるベース板を有することを特徴とする半導体装置。
JP2002371538A 2002-12-24 2002-12-24 半導体装置 Expired - Fee Related JP3888302B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2002371538A JP3888302B2 (ja) 2002-12-24 2002-12-24 半導体装置
US10/736,810 US6882054B2 (en) 2002-12-24 2003-12-15 Semiconductor device and method of manufacturing the same
KR1020030093502A KR100651076B1 (ko) 2002-12-24 2003-12-19 반도체장치
TW092136473A TWI266376B (en) 2002-12-24 2003-12-23 Semiconductor device and its production method
CNB2003101131384A CN1322583C (zh) 2002-12-24 2003-12-24 半导体器件及其制造方法
HK05100104A HK1067788A1 (en) 2002-12-24 2005-01-07 A semiconductor device and its manufacturing method
US11/043,355 US7192805B2 (en) 2002-12-24 2005-01-26 Semiconductor device and method of manufacturing the same
KR1020060095323A KR100651628B1 (ko) 2002-12-24 2006-09-29 반도체장치의 제조방법
US11/788,397 USRE41369E1 (en) 2002-12-24 2007-04-19 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002371538A JP3888302B2 (ja) 2002-12-24 2002-12-24 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006275710A Division JP4341663B2 (ja) 2006-10-06 2006-10-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004207306A JP2004207306A (ja) 2004-07-22
JP3888302B2 true JP3888302B2 (ja) 2007-02-28

Family

ID=32652650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002371538A Expired - Fee Related JP3888302B2 (ja) 2002-12-24 2002-12-24 半導体装置

Country Status (6)

Country Link
US (3) US6882054B2 (ja)
JP (1) JP3888302B2 (ja)
KR (2) KR100651076B1 (ja)
CN (1) CN1322583C (ja)
HK (1) HK1067788A1 (ja)
TW (1) TWI266376B (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134650A (ja) * 2000-10-23 2002-05-10 Rohm Co Ltd 半導体装置およびその製造方法
JP3951854B2 (ja) * 2002-08-09 2007-08-01 カシオ計算機株式会社 半導体装置およびその製造方法
JP3918681B2 (ja) * 2002-08-09 2007-05-23 カシオ計算機株式会社 半導体装置
WO2004064153A1 (en) * 2003-01-16 2004-07-29 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP4093186B2 (ja) 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
JP4434845B2 (ja) * 2004-06-08 2010-03-17 三洋電機株式会社 半導体モジュールとその製造方法および半導体装置
US7238602B2 (en) * 2004-10-26 2007-07-03 Advanced Chip Engineering Technology Inc. Chip-size package structure and method of the same
JP4990492B2 (ja) * 2004-11-19 2012-08-01 株式会社テラミクロス 半導体装置
JP3915928B2 (ja) * 2004-11-24 2007-05-16 セイコーエプソン株式会社 電子部品及びその製造方法
US7390688B2 (en) * 2005-02-21 2008-06-24 Casio Computer Co.,Ltd. Semiconductor device and manufacturing method thereof
JP4725178B2 (ja) * 2005-04-28 2011-07-13 カシオ計算機株式会社 半導体装置およびその製造方法
JP4458010B2 (ja) * 2005-09-26 2010-04-28 カシオ計算機株式会社 半導体装置
US8749065B2 (en) 2007-01-25 2014-06-10 Tera Probe, Inc. Semiconductor device comprising electromigration prevention film and manufacturing method thereof
JPWO2008093531A1 (ja) * 2007-01-29 2010-05-20 日本電気株式会社 半導体装置及びその製造方法
JP2008226945A (ja) * 2007-03-09 2008-09-25 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2008251608A (ja) 2007-03-29 2008-10-16 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2008283127A (ja) * 2007-05-14 2008-11-20 Cmk Corp 半導体装置とその製造方法
CN102013428B (zh) * 2009-09-04 2012-10-24 尼克森微电子股份有限公司 金氧半导体芯片及其制作方法
US8169019B2 (en) * 2009-09-10 2012-05-01 Niko Semiconductor Co., Ltd. Metal-oxide-semiconductor chip and fabrication method thereof
TWI430415B (zh) * 2009-12-01 2014-03-11 Xintec Inc 晶片封裝體及其製造方法
JP5563814B2 (ja) * 2009-12-18 2014-07-30 新光電気工業株式会社 半導体装置及びその製造方法
US8436255B2 (en) * 2009-12-31 2013-05-07 Stmicroelectronics Pte Ltd. Fan-out wafer level package with polymeric layer for high reliability
US8502394B2 (en) * 2009-12-31 2013-08-06 Stmicroelectronics Pte Ltd. Multi-stacked semiconductor dice scale package structure and method of manufacturing same
US20110156240A1 (en) * 2009-12-31 2011-06-30 Stmicroelectronics Asia Pacific Pte. Ltd. Reliable large die fan-out wafer level package and method of manufacture
US8884422B2 (en) 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
US8466997B2 (en) * 2009-12-31 2013-06-18 Stmicroelectronics Pte Ltd. Fan-out wafer level package for an optical sensor and method of manufacture thereof
US20120314390A1 (en) * 2010-03-03 2012-12-13 Mutual-Tek Industries Co., Ltd. Multilayer circuit board
CN102201458B (zh) * 2010-03-23 2013-11-13 精材科技股份有限公司 晶片封装体
CN102332408B (zh) * 2010-07-13 2015-05-13 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
US8426948B2 (en) * 2010-08-02 2013-04-23 Headway Technologies, Inc. Laminated semiconductor wafer, laminated chip package and method of manufacturing the same
US8426947B2 (en) * 2010-08-02 2013-04-23 Headway Technologies, Inc. Laminated semiconductor wafer, laminated chip package and method of manufacturing the same
JP2012156238A (ja) * 2011-01-25 2012-08-16 Elpida Memory Inc 半導体装置
US9013037B2 (en) 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
US8916481B2 (en) 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US8779601B2 (en) 2011-11-02 2014-07-15 Stmicroelectronics Pte Ltd Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
JP2014033070A (ja) * 2012-08-03 2014-02-20 Toshiba Corp 半導体装置及びその製造方法並びに半導体装置形成用基材
CN105593986B (zh) * 2013-09-27 2018-10-19 瑞萨电子株式会社 半导体装置及其制造方法
US9947553B2 (en) * 2015-01-16 2018-04-17 Rohm Co., Ltd. Manufacturing method of semiconductor device and semiconductor device
KR102487563B1 (ko) * 2015-12-31 2023-01-13 삼성전자주식회사 반도체 패키지 및 그 제조방법
CN105489516A (zh) * 2016-01-22 2016-04-13 中芯长电半导体（江阴）有限公司 一种扇出型芯片的封装方法及封装结构
KR102466362B1 (ko) 2016-02-19 2022-11-15 삼성전자주식회사 지지 기판 및 이를 사용한 반도체 패키지의 제조방법
US11608435B2 (en) 2017-06-09 2023-03-21 Nagase Chemtex Corporation Epoxy resin composition, electronic component mounting structure, and method for producing the same
JP6897636B2 (ja) * 2018-06-18 2021-07-07 カシオ計算機株式会社 樹脂シートの製造方法
KR102115197B1 (ko) * 2018-10-16 2020-05-27 주식회사 탑 엔지니어링 패널 합착 방법
US11721657B2 (en) 2019-06-14 2023-08-08 Stmicroelectronics Pte Ltd Wafer level chip scale package having varying thicknesses
WO2023123106A1 (zh) * 2021-12-29 2023-07-06 华为技术有限公司 芯片封装结构及其制备方法、电子设备

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917919A (ja) * 1995-06-29 1997-01-17 Fujitsu Ltd 半導体装置
JP3685564B2 (ja) 1996-09-04 2005-08-17 住友ベークライト株式会社 半導体パッケージ用プリント回路基板の製造方法
JPH11233678A (ja) * 1998-02-16 1999-08-27 Sumitomo Metal Electronics Devices Inc Ｉｃパッケージの製造方法
JP3420703B2 (ja) * 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法
JP3706492B2 (ja) 1998-12-25 2005-10-12 三洋電機株式会社 半導体装置およびその製造方法
JP3465617B2 (ja) * 1999-02-15 2003-11-10 カシオ計算機株式会社 半導体装置
JP3409759B2 (ja) 1999-12-09 2003-05-26 カシオ計算機株式会社 半導体装置の製造方法
EP1990831A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
KR100344833B1 (ko) * 2000-04-03 2002-07-20 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조방법
JP3455948B2 (ja) * 2000-05-19 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
JP3664432B2 (ja) * 2000-05-18 2005-06-29 カシオ計算機株式会社 半導体装置およびその製造方法
JP4656737B2 (ja) * 2000-06-23 2011-03-23 イビデン株式会社 多層プリント配線板および多層プリント配線板の製造方法
JP2002016173A (ja) * 2000-06-30 2002-01-18 Mitsubishi Electric Corp 半導体装置
US7855342B2 (en) * 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
JP4183375B2 (ja) 2000-10-04 2008-11-19 沖電気工業株式会社 半導体装置及びその製造方法
JP4108285B2 (ja) * 2000-12-15 2008-06-25 イビデン株式会社 多層プリント配線板の製造方法
JP4869488B2 (ja) * 2000-12-15 2012-02-08 イビデン株式会社 多層プリント配線板の製造方法
JP4717268B2 (ja) * 2001-01-12 2011-07-06 富士通株式会社 絶縁樹脂組成物及びそれから形成した絶縁層を含む多層回路基板
JP3459234B2 (ja) * 2001-02-01 2003-10-20 カシオ計算機株式会社 半導体装置およびその製造方法
JP2003110237A (ja) * 2001-09-28 2003-04-11 Shinko Electric Ind Co Ltd 多層配線基板及び多層半導体装置
WO2004064153A1 (en) * 2003-01-16 2004-07-29 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
KR100651628B1 (ko) 2006-12-01
USRE41369E1 (en) 2010-06-08
US7192805B2 (en) 2007-03-20
KR20040057934A (ko) 2004-07-02
US6882054B2 (en) 2005-04-19
JP2004207306A (ja) 2004-07-22
HK1067788A1 (en) 2005-04-15
US20040124547A1 (en) 2004-07-01
TW200416912A (en) 2004-09-01
CN1510745A (zh) 2004-07-07
KR100651076B1 (ko) 2006-11-30
US20050146051A1 (en) 2005-07-07
KR20060109399A (ko) 2006-10-20
CN1322583C (zh) 2007-06-20
TWI266376B (en) 2006-11-11

Similar Documents

Publication Publication Date Title
JP3888302B2 (ja) 半導体装置
JP3888267B2 (ja) 半導体装置およびその製造方法
TWI239581B (en) Semiconductor device and method of manufacturing the same
US7618886B2 (en) Semiconductor device and method of manufacturing the same
JP2004071998A (ja) 半導体装置およびその製造方法
JP2003298005A (ja) 半導体装置およびその製造方法
JP2004221417A (ja) 半導体装置およびその製造方法
JP3951854B2 (ja) 半導体装置およびその製造方法
JP4316624B2 (ja) 半導体装置
JP4341663B2 (ja) 半導体装置の製造方法
JP4316622B2 (ja) 半導体装置の製造方法
JP4513302B2 (ja) 半導体装置
JP4316623B2 (ja) 半導体装置の製造方法
JP2009246404A (ja) 半導体装置の製造方法
JP4297154B2 (ja) 半導体装置の製造方法
JP2004221418A (ja) 半導体装置およびその製造方法
JP2004165234A (ja) 半導体装置およびその製造方法
JP2005116714A (ja) 半導体装置およびその製造方法
JP4561079B2 (ja) 半導体装置の製造方法
JP4297153B2 (ja) 半導体装置の製造方法
JP2011171433A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050830

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060208

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061120

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121208

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131208

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees