JP5563814B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5563814B2
JP5563814B2 JP2009287903A JP2009287903A JP5563814B2 JP 5563814 B2 JP5563814 B2 JP 5563814B2 JP 2009287903 A JP2009287903 A JP 2009287903A JP 2009287903 A JP2009287903 A JP 2009287903A JP 5563814 B2 JP5563814 B2 JP 5563814B2
Authority
JP
Japan
Prior art keywords
connection terminal
internal connection
insulating layer
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009287903A
Other languages
English (en)
Other versions
JP2011129767A5 (ja
JP2011129767A (ja
Inventor
翔太 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009287903A priority Critical patent/JP5563814B2/ja
Priority to US12/892,993 priority patent/US8008123B2/en
Publication of JP2011129767A publication Critical patent/JP2011129767A/ja
Priority to US13/176,272 priority patent/US8330279B2/en
Publication of JP2011129767A5 publication Critical patent/JP2011129767A5/ja
Application granted granted Critical
Publication of JP5563814B2 publication Critical patent/JP5563814B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

本発明は、半導体チップ上に配線パターンが形成された半導体装置及びその製造方法に関する。
近年、半導体応用製品はデジタルカメラや携帯電話などの各種モバイル機器用途等として小型化、薄型化、軽量化が急激に進んでいる。それに伴い、例えば、ＮＡＮＤ型フラッシュメモリー等の半導体装置にも小型化、高密度化が要求され、平面視した状態で半導体チップと略同じ大きさとされた所謂チップサイズパッケージ（ＣＳＰ）と呼ばれる半導体装置（例えば、図１参照）が提案されている。又、このような半導体装置には小型化、高密度化が要求されると同時に低価格化も強く要求されている。
以下、図面を参照しながら、従来から提案されている半導体装置及びその製造方法について説明する。図１は、従来の半導体装置を例示する断面図である。図１を参照するに、従来の半導体装置１００は、半導体チップ１０１と、内部接続端子１０２と、絶縁層１０３と、配線パターン１０４と、ソルダーレジスト１０６と、外部接続端子１０７とを有する。
半導体チップ１０１は、薄板化された半導体基板１０９と、半導体集積回路１１１と、複数の電極パッド１１２と、保護膜１１３とを有する。半導体基板１０９は、例えば、薄板化されたＳｉウエハが個片化されたものである。
半導体集積回路１１１は、半導体基板１０９の表面側に設けられている。半導体集積回路１１１は、拡散層、絶縁層、ビア、及び配線等（図示せず）から構成されている。複数の電極パッド１１２は、半導体集積回路１１１上に設けられている。複数の電極パッド１１２は、半導体集積回路１１１に設けられた配線と電気的に接続されている。保護膜１１３は、半導体集積回路１１１上に設けられている。保護膜１１３は、半導体集積回路１１１を保護するための膜である。
内部接続端子１０２は、電極パッド１１２上に設けられている。内部接続端子１０２の上端部は、絶縁層１０３から露出されている。内部接続端子１０２の上端部は、配線パターン１０４と接続されている。絶縁層１０３は、内部接続端子１０２が設けられた側の半導体チップ１０１を覆うように設けられている。絶縁層１０３としては、例えば、粘着性を有するシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film）等）を用いることができる。
配線パターン１０４は、いわゆる再配線と呼ばれる場合があり、電極パッド１１２の位置と外部接続端子１０７の位置とを異ならせるために設けられている（ピッチ変換のための所謂ファンイン構造）。配線パターン１０４は、絶縁層１０３上に設けられており、内部接続端子１０２と接続されている。配線パターン１０４は、内部接続端子１０２を介して、電極パッド１１２と電気的に接続されている。配線パターン１０４は、外部接続端子１０７が配設される外部接続端子配設領域１０４Ａを有する。ソルダーレジスト１０６は、外部接続端子配設領域１０４Ａ以外の配線パターン１０４部分を覆うように、絶縁層１０３上に設けられている。
外部接続端子１０７は、配線パターン１０４の外部接続端子配設領域１０４Ａに設けられている。外部接続端子１０７は、配線パターン１０４と接続されている。外部接続端子１０７の材料としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
図２は、従来の半導体装置が形成される半導体基板を例示する平面図である。図２において、１１０は半導体基板、Ｃはダイサーが半導体基板１１０を切断する位置（以下、「切断位置Ｃ」とする）を示している。図２を参照するに、半導体基板１１０は、複数の半導体装置形成領域Ａと、複数の半導体装置形成領域Ａを分離するスクライブ領域Ｂとを有する。複数の半導体装置形成領域Ａは、半導体装置１００が形成される領域である。半導体基板１１０は、薄板化され、かつ切断位置Ｃにおいて切断されることにより、先に説明した半導体基板１０９（図１参照）となる基板である。
図３〜図１１は、従来の半導体装置の製造工程を例示する図である。図３〜図１１において、図１に示す従来の半導体装置１００と同一構成部分には同一符号を付し、その説明は省略する場合がある。図３〜図１１において、Ａは複数の半導体装置形成領域（以下、「半導体装置形成領域Ａ」とする）、Ｂは複数の半導体装置形成領域を分離するスクライブ領域（以下、「スクライブ領域Ｂ」とする）、Ｃはダイシングブレードが半導体基板１１０を切断する位置（以下、「切断位置Ｃ」とする）を示している。
始めに、図３に示す工程では、薄板化される前の半導体基板１１０の表面側に、半導体集積回路１１１、複数の電極パッド１１２、及び保護膜１１３を有する半導体チップ１０１を形成する。次いで、図４に示す工程では、複数の電極パッド１１２上に内部接続端子１０２を形成する。この段階では、複数の内部接続端子１０２には、高さのばらつきがある。
次いで、図５に示す工程では、複数の内部接続端子１０２に平坦な板１１５を押し当てて、複数の内部接続端子１０２の高さを揃える（レベリングを行う）。次いで、図６に示す工程では、内部接続端子１０２が形成された側の半導体チップ１０１及び内部接続端子１０２を覆うように、樹脂から構成される絶縁層１０３を形成する。絶縁層１０３としては、例えば、粘着性を有するシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film）等）を用いることができる。
次いで、図７に示す工程では、内部接続端子１０２の面１０２Ａが絶縁層１０３から露出するまで、絶縁層１０３を研磨する。このとき、絶縁層１０３の面１０３Ａが内部接続端子１０２の面１０２Ａと略面一となるように研磨を行う。これにより、図７に示す構造体の表面（具体的には、絶縁層１０３の面１０３Ａ及び内部接続端子１０２の面１０２Ａ）は、平坦な面になる。
次いで、図８に示す工程では、平坦な面とされた図７に示す構造体の表面に配線パターン１０４を形成する。具体的には、配線パターン１０４は、例えば、図７に示す構造体に金属箔（図示せず）を貼り付け、次いで、金属箔上を覆うようにレジスト（図示せず）を塗布し、次いで、このレジストを露光、現像することで配線パターン１０４の形成領域に対応する部分の金属箔上にレジスト膜（図示せず）を形成する。その後、上記レジスト膜をマスクとして金属箔をエッチングすることで、配線パターン１０４を形成する（サブトラクティブ法）。その後、レジスト膜を除去する。
次いで、図９に示す工程では、外部接続端子配設領域１０４Ａ以外の部分の配線パターン１０４を覆うように、絶縁層１０３上にソルダーレジスト１０６を形成する。次いで、図１０に示す工程では、半導体基板１１０の裏面側から半導体基板１１０を研磨して、半導体基板１１０を薄板化する。次いで、図１１に示す工程では、外部接続端子配設領域１０４Ａに外部接続端子１０７を形成する。外部接続端子１０７としては、例えば、はんだバンプ等を用いることができる。外部接続端子１０７の材料としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。その後、切断位置Ｃに対応する部分の半導体基板１１０を切断することで、複数の半導体装置１００が製造される。
このように、従来の半導体装置（チップサイズパッケージ）では、外部接続端子をチップサイズパッケージ上に形成しなければならないため、所謂ファンイン構造を採ることしかできない。
特開２００１−２９８１４９号公報 特開２００１−２１７３８１号公報
しかしながら、半導体装置の多ピン化が進むにつれて、再配線の引き回しが困難になるため、所謂ファンアウト構造を採ることが必要になってきた。
本発明は、上記の点に鑑みてなされたものであり、所謂ファンアウト構造を採ることが可能な半導体装置及びその製造方法を提供することを課題とする。
本半導体装置は、支持基板と、前記支持基板の主面に形成された第２電極パッドと、前記第２電極パッドを露出して、前記支持基板の主面上に設けられた保護膜と、前記第２電極パッド上に設けられた第２内部接続端子と、前記第２電極パッドの形成された領域の内側において、前記保護膜上に固着された半導体チップと、前記半導体チップの主面に形成された第１電極パッド上に設けられた第１内部接続端子と、前記保護膜を介して前記支持基板の前記主面に形成され、前記半導体チップ、前記第１内部接続端子、及び前記第２内部接続端子を覆い、前記第１内部接続端子及び前記第２内部接続端子の一部を露出する第１絶縁層と、前記第１絶縁層上に形成され、前記第１内部接続端子と前記第２内部接続端子とを電気的に接続する配線パターンと、前記第１絶縁層上に前記配線パターンを覆うように形成され、前記配線パターンの一部を露出する開口部を有する第２絶縁層と、を有し、前記開口部は、平面視において、前記第１内部接続端子よりも外側の領域に配置され、前記支持基板、前記保護膜、及び前記第１絶縁層の外周側面に、前記保護膜を厚さ方向に貫通して前記支持基板と前記第１絶縁層の一部を構成する切り欠き部が形成され、前記切り欠き部は樹脂で充填されていることを要件とする。
本半導体装置の製造方法は、複数の半導体チップ搭載領域と、前記複数の半導体チップ搭載領域を分離するスクライブ領域とが設けられ、主面側に保護膜を備えた支持基板を準備し、前記支持基板の主面の外縁部に第２電極パッドを形成する工程と、前記支持基板の前記スクライブ領域に前記保護膜を厚さ方向に貫通する溝部を形成する工程と、前記溝部を充填し、前記保護膜から突起する樹脂層を形成する工程と、主面に第１電極パッドが形成された半導体チップの裏面を、前記支持基板の前記主面の前記第２電極パッドの形成された領域の内側に固着する工程と、前記第１電極パッド上及び前記第２電極パッド上に、それぞれ第１内部接続端子及び第２内部接続端子を形成する工程と、前記支持基板の主面に、前記半導体チップ、前記第１内部接続端子、前記第２内部接続端子、及び前記樹脂層の突起部分を覆い、前記第１内部接続端子及び前記第２内部接続端子の一部を露出する第１絶縁層を形成する工程と、前記第１絶縁層上に、前記第１内部接続端子と前記第２内部接続端子とを電気的に接続する配線パターンを形成する工程と、前記第１絶縁層上に前記配線パターンを覆うように、前記配線パターンの一部を露出する開口部を有する第２絶縁層を形成する工程と、前記スクライブ領域の前記樹脂層を含む部分を切断し、前記支持基板、前記保護膜、及び前記第１絶縁層の外周側面に、前記保護膜を厚さ方向に貫通して前記支持基板と前記第１絶縁層の一部を構成する切り欠き部が樹脂で充填されている個片化された複数の半導体装置を作製する工程と、を有し、前記第２絶縁層を形成する工程において、前記開口部は、平面視において、前記第１内部接続端子よりも外側の領域に配置されることを要件とする。
開示の技術によれば、所謂ファンアウト構造を採ることが可能な半導体装置及びその製造方法を提供することができる。
従来の半導体装置を例示する断面図である。 従来の半導体装置が形成される半導体基板を例示する平面図である。 従来の半導体装置の製造工程を例示する図（その１）である。 従来の半導体装置の製造工程を例示する図（その２）である。 従来の半導体装置の製造工程を例示する図（その３）である。 従来の半導体装置の製造工程を例示する図（その４）である。 従来の半導体装置の製造工程を例示する図（その５）である。 従来の半導体装置の製造工程を例示する図（その６）である。 従来の半導体装置の製造工程を例示する図（その７）である。 従来の半導体装置の製造工程を例示する図（その８）である。 従来の半導体装置の製造工程を例示する図（その９）である。 第１の実施の形態に係る半導体装置を例示する断面図である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その３）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その４）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その５）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その６）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その７）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その８）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その９）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１０）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１１）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１２）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１３）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１４）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１５）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１６）である。 第２の実施の形態に係る半導体装置を例示する断面図である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その３）である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その４）である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その５）である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その６）である。 第３の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第３の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 第３の実施の形態に係る半導体装置の製造工程を例示する図（その３）である。
以下、図面を参照して、本発明を実施するための形態の説明を行う。
〈第１の実施の形態〉
図１２は、第１の実施の形態に係る半導体装置を例示する断面図である。図１２を参照するに、半導体装置１０は、半導体チップ１１と、第１内部接続端子１２と、固着層１３と、支持基板１４と、第２内部接続端子１５と、絶縁層１６と、第１金属層２８及び第２金属層２９からなる配線パターン１７と、ソルダーレジスト１８と、外部接続端子１９とを有する。
図１２において、半導体チップ１１は、固着層１３を介して支持基板１４上に固着されている。半導体チップ１１は、半導体基板２１と、半導体集積回路２２と、複数の電極パッド２３と、保護膜２４とを有する。半導体基板２１は、半導体集積回路２２を形成するための基板である。半導体基板２１は、薄板化されている。半導体基板２１の厚さＴ1（半導体集積回路２２の厚さも含む）は、例えば、５０μｍ〜１００μｍ程度とすることができる。半導体基板２１は、例えば、薄板化されたＳｉウエハが個片化されたものである。
半導体集積回路２２は、半導体基板２１の表面側に設けられている。半導体集積回路２２は、半導体基板２１に形成された拡散層（図示せず）、半導体基板２１上に積層された絶縁層（図示せず）、及び積層された絶縁層に設けられたビアホール（図示せず）及び配線等（図示せず）から構成されている。以降、半導体チップ１１の半導体集積回路２２が形成されている側の面を主面と称する場合がある。
電極パッド２３は、半導体集積回路２２上に複数設けられている。電極パッド２３は、半導体集積回路２２に設けられた配線（図示せず）と電気的に接続されている。電極パッド２３の材料としては、例えば、Ａｌ等を用いることができる。電極パッド２３の材料として、Ｃｕ層の上にＡｌ層を形成したもの、Ｃｕ層の上にＳｉ層を形成し、その上に更にＡｌ層を形成したもの等を用いても構わない。
保護膜２４は、半導体基板２１の表面及び半導体集積回路２２上に設けられている。保護膜２４は、半導体集積回路２２を保護するための膜であり、パッシベーション膜と呼ばれる場合もある。保護膜２４としては、例えば、ＳｉＮ膜、ＰＳＧ膜等を用いることができる。又、ＳｉＮ膜やＰＳＧ膜等からなる層に、更にポリイミド等からなる層を積層しても構わない。
第１内部接続端子１２は、半導体チップ１１の電極パッド２３上に設けられている。第１内部接続端子１２は、半導体チップ１１の半導体集積回路２２と配線パターン１７とを電気的に接続するためのものである。第１内部接続端子１２の高さＨ１は、例えば、２０μｍ〜５０μｍとすることができる。第１内部接続端子１２の電極パッド２３と接する面は、例えば略円形とすることができ、その直径は例えば４０〜７０μｍとすることができる。
第１内部接続端子１２としては、例えば、Ａｕバンプ、Ｃｕバンプ、Ａｕめっき膜、無電解めっき法により形成されたＮｉ膜とそれを覆うＡｕ膜から構成される金属膜等を用いることができる。Ａｕバンプ或いはＣｕバンプは、例えば、ワイヤボンディング装置を用いて、ボンディングワイヤにより形成することができる。又、めっき法により形成することもできる。
固着層１３は、半導体チップ１１と支持基板１４とを固着するために設けられている。固着層１３としては、半導体チップ１１と支持基板１４とを固着できればどのような材料を用いても構わないが、例えばダイアタッチフィルム等の両面粘着フィルムを用いることができる。又、ダイアタッチフィルム等の両面粘着フィルムの代わりに、電気的絶縁性を有する接着剤等を用いても構わない。固着層１３の厚さは、例えば１０μｍ程度とすることができる。
支持基板１４は、半導体基板２５と、電極パッド２６と、保護膜２７とを有する。半導体基板２５は、薄板化されている。半導体基板２５の厚さＴ２は、例えば、２００μｍ〜５００μｍ程度とすることができる。半導体基板２５は、例えば、薄板化されたＳｉウエハが個片化されたものである。以降、支持基板１４の電極パッド２６側の面を主面と称する場合がある。なお、支持基板１４の半導体基板２５は、半導体集積回路を有しても構わない。
第２内部接続端子１５は、支持基板１４の電極パッド２６上に設けられている。第２内部接続端子１５は、外部接続端子１９を半導体チップ１１の外側（平面視において）にも形成し、所謂ファンアウト構造を採るために設けられている。第２内部接続端子１５の高さＨ２は、例えば、８０μｍ〜１６０μｍ程度とすることができる。第２内部接続端子１５の電極パッド２６と接する面は、例えば略円形とすることができ、その直径は例えば１００〜１５０μｍとすることができる。
第２内部接続端子１５としては、例えば、Ａｕバンプ、Ｃｕバンプ、Ａｕめっき膜、無電解めっき法により形成されたＮｉ膜とそれを覆うＡｕ膜から構成される金属膜等を用いることができる。Ａｕバンプ或いはＣｕバンプは、例えば、ワイヤボンディング装置を用いて、ボンディングワイヤにより形成することができる。又、めっき法により形成することもできる。
絶縁層１６は、支持基板１４上に、半導体チップ１１、第１内部接続端子１２、及び第２内部接続端子１５を覆うように形成されている。第１内部接続端子１２の面１２Ａ及び第２内部接続端子１５の面１５Ａは、絶縁層１６の面１６Ａから露出されている。絶縁層１６の面１６Ａは、第１内部接続端子１２の面１２Ａ及び第２内部接続端子１５の面１５Ａと略面一とされている。絶縁層１６は、半導体チップ１１の主面（回路形成面）を封止保護すると共に、配線パターン１７を形成する際のベース材となるものである。絶縁層１６の厚さＴ３は、例えば８０μｍ〜１６０μｍ程度とすることができる。
絶縁層１６の材料としては、例えばエポキシ系やポリイミド系の絶縁樹脂、ビルドアップ樹脂（無機フィラー入りのエポキシ樹脂又は無機フィラーなしのエポキシ樹脂）、液晶ポリマー（liquid crystal polymer）等を用いることができる。
なお、第１内部接続端子１２及び第２内部接続端子１５は、絶縁層１６のみに覆われている。このような構造とすることにより、第１内部接続端子１２及び第２内部接続端子１５に局所的な応力がかかることを防止することが可能となり、内部接続端子１２及び第２内部接続端子１５にクラックが発生することを防止できる。すなわち、第１内部接続端子１２及び第２内部接続端子１５が２以上の絶縁層と接していると、２以上の絶縁層の物性（熱膨張係数や弾性率等）の違い等に起因して、温度変化等により第１内部接続端子１２及び第２内部接続端子１５の２以上の絶縁層と接している部分に局所的な応力がかかり、第１内部接続端子１２及び第２内部接続端子１５にクラックが発生する場合がある。第１内部接続端子１２及び第２内部接続端子１５を１つの絶縁層１６のみと接する構造とすることにより、第１内部接続端子１２及び第２内部接続端子１５にクラックが発生する問題を回避することができる。
配線パターン１７は、いわゆる再配線と呼ばれる場合があり、電極パッド２３の位置と、外部接続端子１９の位置とを異ならせるため（所謂ファンアウト構造を実現するため）に設けられる。配線パターン１７は、第１金属層２８及び第２金属層２９から構成されている。第１金属層２８としては、例えばＴｉ膜とＣｕ膜とをこの順番で積層した積層体、Ｃｒ膜とＣｕ膜とをこの順番で積層した積層体、又はＣｕ膜の単層構造体等を用いることができる。第２金属層２９の材料としては、例えば、Ｃｕ等を用いることができる。
配線パターン１７は、絶縁層１６の面１６Ａに設けられている。一部の配線パターン１７は、第１内部接続端子１２の面１２Ａ及び第２内部接続端子１５の面１５Ａと接触しており、所謂ファンアウト構造の実現に寄与している。配線パターン１７は、第１内部接続端子１２を介して、半導体集積回路２２と電気的に接続されている。配線パターン１７は、外部接続端子１９が配設される外部接続端子配設領域１７Ａを有する。配線パターン１７の厚さは、例えば、５μｍ〜２０μｍ程度とすることができる。
ソルダーレジスト層１８は、配線パターン１７を覆うように設けられており、外部接続端子配設領域１７Ａを露出する（ＳＭＤ、ＮＳＭＤのどちらも可能）開口部１８Ｘを有する。ソルダーレジスト層１８の材料としては、例えばエポキシやエポキシアクリレート、シアネートエステル、シロキサンを主成分とする樹脂等を用いることができる。
外部接続端子１９は、配線パターン１７の外部接続端子配設領域１７Ａに設けられている。外部接続端子１９は、マザーボード等の実装基板（図示せず）に設けられたパッドと電気的に接続される端子である。外部接続端子１９としては、例えば、はんだバンプ等を用いることができる。外部接続端子１９の材料としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。又、樹脂（例えばジビニルベンゼン等）をコアとするはんだボール（Ｓｎ−３．５Ａｇ）等を用いても構わない。
但し、本実施の形態では外部接続端子１９を形成しているが、外部接続端子１９は必ずしも形成する必要はない。要は、必要なときに外部接続端子１９等を形成できるように外部接続端子配設領域１７Ａが露出されていれば十分である。
図１３〜図２８は、第１の実施の形態に係る半導体装置の製造工程を例示する図である。図１３〜図２８において、図１２に示す半導体装置１０と同一構成部分には同一符号を付し、その説明を省略する場合がある。なお、図１３〜図１５において、Ｃはダイシングブレードが半導体基板２１等を切断する位置（以下、「基板切断位置Ｃ」とする）、Ａは複数の半導体装置形成領域（以下、「半導体装置形成領域Ａ」とする）、Ｂは複数の半導体装置形成領域Ａを分離する、基板切断位置Ｃを含むスクライブ領域（以下、「スクライブ領域Ｂ」とする）を示している。
又、図１７〜図２８において、Ｆはダイシングブレードが半導体基板２５等を切断する位置（以下、「基板切断位置Ｆ」とする）、Ｄは複数の半導体チップ搭載領域（以下、「半導体チップ搭載領域Ｄ」とする）、Ｅは複数の半導体チップ搭載領域Ｄを分離する、基板切断位置Ｆを含むスクライブ領域（以下、「スクライブ領域Ｅ」とする）を示している。
始めに、図１３に示す工程では、複数の半導体装置形成領域Ａと、複数の半導体装置形成領域Ａを分離する、基板切断位置Ｃを含むスクライブ領域Ｂとを有する半導体基板２１を準備する。半導体基板２１としては、例えば、Ｓｉウエハ等を用いることができる。半導体基板２１の厚さは、例えば、５００μｍ〜７７５μｍとすることができる。
次いで、図１４に示す工程では、半導体装置形成領域Ａに対応する半導体基板２１の表面側に、周知の手法により、半導体集積回路２２、電極パッド２３、及び保護膜２４を有する複数の半導体チップ１１を形成する。電極パッド２３の材料としては、例えば、Ａｌ等を用いることができる。電極パッド２３の材料として、Ｃｕ層の上にＡｌ層を形成したもの、Ｃｕ層の上にＳｉ層を形成し、その上に更にＡｌ層を形成したもの等を用いても構わない。保護膜２４としては、例えば、ＳｉＮ膜やＰＳＧ膜等を用いることができる。又、ＳｉＮ膜やＰＳＧ膜等からなる層に、更にポリイミド等からなる層を積層しても構わない。
次いで、図１５に示す工程では、半導体基板２１の裏面側から半導体基板２１を研磨又は研削して、半導体基板２１を薄板化する。そして、薄板化された半導体基板２１の裏面に固着層１３を形成する。半導体基板２１の薄板化には、例えば、バックサイドグラインダー等を用いることができる。薄板化後の半導体基板２１の厚さＴ１は、例えば、５０μｍ〜１００μｍとすることができる。固着層１３としては、例えばダイアタッチフィルム等の両面粘着フィルムを用いることができる。又、ダイアタッチフィルム等の両面粘着フィルムの代わりに、電気的絶縁性を有する接着剤等を用いても構わない。固着層１３の厚さは、例えば１０μｍ程度とすることができる。
次いで、図１６に示す工程では、図１５に示すスクライブ領域Ｂに対応する部分の保護膜２４及び半導体基板２１を基板切断位置Ｃに沿って切断することで、個片化された複数の半導体チップ１１を作製する。保護膜２４及び半導体基板２１は、例えばスクライブ領域Ｂの幅よりも幅の狭いダイシングブレードを用いたブレードダイシング法等により切断することができる。なお、個片化された複数の半導体チップ１１において、半導体基板２１の裏面には固着層１３が形成されている。
次いで、図１７に示す工程では、複数の半導体チップ搭載領域Ｄと、複数の半導体チップ搭載領域Ｄを分離する、基板切断位置Ｆを含むスクライブ領域Ｅとを有する半導体基板２５を準備する。半導体チップ搭載領域Ｄは、半導体チップ１１（図１６参照）が搭載される領域である。従って、半導体チップ搭載領域Ｄの面積（平面視）は、半導体チップ１１の面積（平面視）よりも大きくされている。半導体基板２５としては、例えば、Ｓｉウエハ等を用いることができる。半導体基板２５の厚さは、例えば、５００μｍ〜７７５μｍとすることができる。
次いで、図１８に示す工程では、半導体チップ搭載領域Ｄに対応する半導体基板２５の表面側に、周知の手法により、電極パッド２６及び保護膜２７を形成し、支持基板１４を作製する。電極パッド２６の材料としては、例えば、Ａｌ等を用いることができる。電極パッド２３の材料として、Ｃｕ層の上にＡｌ層を形成したもの、Ｃｕ層の上にＳｉ層を形成し、その上に更にＡｌ層を形成したもの等を用いても構わない。保護膜２７としては、例えば、ＳｉＮ膜やＰＳＧ膜等を用いることができる。又、ＳｉＮ膜やＰＳＧ膜等からなる層に、更にポリイミド等からなる層を積層しても構わない。なお、この工程において、支持基板１４の半導体基板２５に、半導体集積回路を形成しても構わない。
次いで、図１９に示す工程では、図１８に示す支持基板１４の各半導体チップ搭載領域Ｄの電極パッド２６の形成された領域の内側に図１６に示す半導体チップ１１を搭載する。半導体チップ１１の裏面には固着層１３が形成されているため、半導体チップ１１は固着層１３を介して支持基板１４に固着される。
次いで、図２０に示す工程では、電極パッド２３及び２６上に第１内部接続端子１２及び第２内部接続端子１５を形成する。第１内部接続端子１２及び第２内部接続端子１５としては、例えば、Ａｕバンプ、Ｃｕバンプ、Ａｕめっき膜、無電解めっき法により形成されたＮｉ膜とそれを覆うＡｕ膜から構成される金属膜等を用いることができる。Ａｕバンプ或いはＣｕバンプは、例えば、ワイヤボンディング装置を用いて、ボンディングワイヤにより形成することができる。又、めっき法により形成することもできる。
次いで、図２１に示す工程では、半導体チップ１１、第１内部接続端子１２、及び第２内部接続端子１５を覆うように、支持基板１４上に絶縁層１６を形成する。絶縁層１６の材料としては、例えば粘着性を有するＢ−ステージ状態（半硬化状態）のシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film））、ペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））、粘着性を有するシート状の異方性導電樹脂（例えば、ＡＣＦ（Anisotropic Conductive Film））、ペースト状の異方性導電樹脂（例えば、ＡＣＰ（Anisotropic Conductive Paste））、ビルドアップ樹脂（無機フィラー入りのエポキシ樹脂又は無機フィラーなしのエポキシ樹脂）、液晶ポリマー（liquid crystal polymer）等を用いることができる。
絶縁層１６として粘着性を有するシート状の絶縁樹脂又は異方性導電樹脂を用いた場合は、図２０に示す構造体の表面側にシート状の絶縁樹脂又は異方性導電樹脂を貼り付けることで絶縁層１６を形成する。又、絶縁層１６としてペースト状の絶縁樹脂又は異方性導電樹脂を用いた場合は、図２０に示す構造体の表面側に印刷法により液状又はペースト状の絶縁樹脂又は異方性導電樹脂を形成し、その後、プリベークして絶縁樹脂又は異方性導電樹脂を半硬化させる。この半硬化した絶縁樹脂又は異方性導電樹脂は、接着性を有する。
次いで、図２２に示す工程では、図２１に示す構造体を加熱した状態で、絶縁層１６を絶縁層１６の面１６Ａ側から押圧する（図２１の矢印参照）。これにより、図２０に示す構造体の表面（具体的には、絶縁層１６の面１６Ａ、第１内部接続端子１２の面１２Ａ、及び第２内部接続端子１５の面１５Ａ）は、平坦な面になる。すなわち、絶縁層１６の面１６Ａ、第１内部接続端子１２の面１２Ａ、及び第２内部接続端子１５の面１５Ａの平坦化処理を一括で同時に行うことができる。
又、図２２に示す構造体を押圧時よりも高い温度で（絶縁層１６の硬化温度で）加熱することにより、絶縁層１６は硬化する。押圧後の絶縁層１６の厚さは、例えば８０μｍ〜１６０μｍ程度とすることができる。第１内部接続端子１２の高さＨ１は、例えば、２０μｍ〜５０μｍとすることができる。第２内部接続端子１５の高さＨ２は、例えば、８０μｍ〜１６０μｍとすることができる。ただし、この状態では、第１内部接続端子１２の面１２Ａ及び第２内部接続端子１５の面１５Ａには、絶縁層１６を構成する材料の一部が付着しており、第１内部接続端子１２の面１２Ａ及び第２内部接続端子１５の面１５Ａは絶縁層１６から完全には露出していない。
次いで、図２３に示す工程では、絶縁層１６の面１６Ａにアッシング処理を施すことにより、第１内部接続端子１２の面１２Ａ及び第２内部接続端子１５の面１５Ａを絶縁層１６の面１６Ａから完全に露出させると共に絶縁層１６の面１６Ａを粗面化する。アッシング処理としては、例えば、Ｏ２プラズマアッシング等を用いることができる。
供給される酸素ガスには必要に応じて種々の不活性ガスを添加しても構わない。不活性ガスとしては、例えば、アルゴン系ガス、水素系ガス、窒素系ガス、ＣＦ４、Ｃ２Ｆ６等のＣＦ系ガス等を用いることができる。なお、Ｏ２プラズマアッシングに代えてオゾンアッシング等を用いても構わないが、絶縁層１６の材料によっては十分なエッチング特性が得られない場合がある点、又、Ｏ２プラズマアッシングに比べてエッチングレートが劣り生産性が低下する点に注意を要する。
アッシング処理を施された面は、粗面化され微小な凹凸が形成される。図２３に示す工程により、絶縁層１６の面１６Ａを粗面化することにより、後述する図２４の工程において、絶縁層１６の面１６Ａに形成される第１金属層２８との密着性を高めることができる。又、絶縁層１６の面１６Ａと、後述する図２５に示す工程で形成されるソルダーレジスト層１８との密着性を高めることができる。
次いで、図２４に示す工程では、絶縁層１６の面１６Ａに、例えばセミアディティブ法により、配線パターン１７を形成する。具体的には、始めに、無電解めっき法又はスパッタ法により、絶縁層１６の面１６Ａに第１金属層２８を形成する。第１金属層２８としては、例えばＴｉ膜とＣｕ膜とをこの順番で積層した積層体、Ｃｒ膜とＣｕ膜とをこの順番で積層した積層体、又はＣｕ膜の単層構造体等を用いることができる。第１金属層２８の厚さは、例えば１μｍとすることができる。次に、第１金属層２８上に配線パターン１７に対応する開口部を備えたレジスト層（図示せず）を形成する。
次に、第１金属層２８を給電層に利用した電解めっき法により、レジスト層の開口部に第２金属層２９を形成する。第２金属層２９の材料としては、例えば、Ｃｕ等を用いることができる。第２金属層２９の厚さは、例えば１０μｍとすることができる。そして、レジスト層を除去した後に、第２金属層２９をマスクにして、第２金属層２９に覆われていない部分の第１金属層２８をエッチングにより除去する。これにより、絶縁層１６の面１６Ａに、第１金属層２８及び第２金属層２９よりなる配線パターン１７が形成される。なお、配線パターン１７は、セミアディティブ法以外に、サブトラクティブ法等の各種の配線形成方法を用いて形成することができる。
その後、配線パターン１７の粗化処理を行う。配線パターン１７の粗化処理は、黒化処理又は粗化エッチング処理のいずれかの方法により行うことができる。上記粗化処理は、配線パターン１７の上面及び側面に形成されるソルダーレジスト層１８と配線パターン１７との密着性を向上させるためのものである。
次いで、図２５に示す工程では、絶縁層１６と配線パターン１７とを覆うように、レジストを塗布し、次いで、フォトリソグラフィ法によりレジストを露光、現像し、外部接続端子配設領域１７Ａに対応する部分のレジストをエッチングにより除去し、外部接続端子配設領域１７Ａを露出する開口部１８Ｘを有するソルダーレジスト層１８を形成する。ソルダーレジスト層１８の材料としては、例えばエポキシやエポキシアクリレート、シアネートエステル、シロキサンを主成分とする樹脂等を用いることができる。
次いで、図２６に示す工程では、半導体基板２５の裏面側から半導体基板２５を研磨又は研削して、半導体基板２５を薄板化する。半導体基板２５の薄板化には、例えば、バックサイドグラインダー等を用いることができる。薄板化後の半導体基板２５の厚さＴ２は、例えば、２００μｍ〜５００μｍとすることができる。なお、図２６に示す工程は削除される場合もある。
次いで、図２７に示す工程では、配線パターン１７の外部接続端子配設領域１７Ａに外部接続端子１９を形成する。外部接続端子１９としては、例えば、はんだバンプ等を用いることができる。外部接続端子１９の材料としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。又、樹脂（例えばジビニルベンゼン等）をコアとするはんだボール（Ｓｎ−３．５Ａｇ）等を用いても構わない。
但し、本実施の形態では外部接続端子１９を形成しているが、外部接続端子１９は必ずしも形成する必要はない。要は、必要なときに外部接続端子１９等を形成できるように外部接続端子配設領域１７Ａが露出されていれば十分である。
これにより、半導体チップ１１が搭載された所謂ファンアウト構造を有する複数の半導体装置１０に相当する構造体が形成される。なお、図２６に示す工程と図２７に示す工程とは、順番を入れ替えても構わない。その際は、外部接続端子１９の高さを吸収できるバックグラインドテープを形成し、半導体基板２５の裏面の研磨を行う。
次いで、図２８に示す工程では、スクライブ領域Ｅに対応する部分のソルダーレジスト層１８、絶縁層１６、保護膜２４、及び半導体基板２５を基板切断位置Ｆに沿って切断することで、個片化された複数の半導体装置１０が製造される。半導体基板２５等は、例えば、スクライブ領域Ｅの幅よりも幅の狭いダイシングブレード４４を用いたブレードダイシング法等により切断することができる。
以上のように、第１の実施の形態に係る半導体装置の製造方法によれば、主面に半導体チップ搭載領域が設けられた支持基板の半導体チップ搭載領域の外縁部に電極パッドを形成し、主面に電極パッドが形成された半導体チップの裏面を、この支持基板の主面の電極パッドの形成された領域の内側に固着する。そして、支持基板の主面の電極パッド上及び半導体チップの主面の電極パッド上に、それぞれ第２内部接続端子及び第１内部接続端子を形成する。そして、支持基板の主面に、半導体チップを覆い、第１内部接続端子及び第２内部接続端子の一部を露出する絶縁層を形成し、更に、この絶縁層上に、第１内部接続端子と第２内部接続端子とを電気的に接続する配線を含む配線パターンを形成する。そして、この絶縁層上に配線パターンを覆うように、配線パターンの外部接続端子配設領域を露出する開口部を有するソルダーレジスト層を形成する。この際、開口部は、平面視において、第１内部接続端子が形成されている領域よりも外側の領域を含む領域に配置される。更に、開口部内に露出する外部接続端子配設領域に外部接続端子を形成してもよい。このように、ソルダーレジスト層の開口部は、平面視において、第１内部接続端子が形成されている領域よりも外側の領域を含む領域に配置されるので、開口部内に露出する外部接続端子配設領域に外部接続端子を形成することにより、所謂ファンアウト構造を採ることが可能な半導体装置を実現することができる。

又、第１内部接続端子及び第２内部接続端子を１つの絶縁層のみで覆う構造とすることにより、第１内部接続端子及び第２内部接続端子に局所的な応力がかかることを防止することが可能となり、第１内部接続端子及び第２内部接続端子にクラックが発生することを防止できる。
〈第２の実施の形態〉
図２９は、第２の実施の形態に係る半導体装置を例示する断面図である。図２９に示す半導体装置３０において、図１２に示す半導体装置１０と同一構成部分には同一符号を付し、その説明を省略する場合がある。図２９を参照するに、第２の実施の形態に係る半導体装置３０は、切り欠き部３６Ｘを有し、切り欠き部３６Ｘに樹脂層３７Ｘが形成されている点を除いて、半導体装置１０と同様に構成される。以下、半導体装置１０と同一構成部分についての説明は省略し、半導体装置１０と異なる部分を中心に説明する。
切り欠き部３６Ｘ及び樹脂層３７Ｘは、半導体基板２５、保護膜２７、及び絶縁層１６の外縁部に形成されている。例えば、半導体装置１０が平面視において四角形状であれば、切り欠き部３６Ｘは平面視において半導体基板２５、保護膜２７、及び絶縁層１６の外縁部に額縁状に形成される。切り欠き部３６Ｘの幅はスクライブ領域Ｂの幅（例えば３０〜２００μｍ程度）よりも小さい。半導体チップ１１の主面を基準とする切り欠き部３６Ｘの深さＤ１は、例えば５〜３０μｍ程度とすることができる。切り欠き部３６Ｘの表面には、微少な凹凸（図示せず）が形成されている。
樹脂層３７Ｘの材料としては、低弾性樹脂（例えば弾性率が２０ＭＰａ〜１００ＭＰａ程度の樹脂）を用いることが好ましく、例えばエポキシ系やポリイミド系の絶縁樹脂や、エポキシ系やポリイミド系の異方性導電樹脂等を用いることができる。低弾性樹脂（例えば弾性率が２０ＭＰａ〜１００ＭＰａ程度の樹脂）を用いることにより、シリコンとの良好な密着性を得ることができる。樹脂層３７Ｘの厚さＴ４は、例えば１５〜４０μｍとすることができる。
第１の実施の形態に係る半導体装置１０では、支持基板１４の保護膜２７と保護膜２７上に形成された絶縁層１６との密着性が悪いことに起因して絶縁層１６が保護膜２７から剥離する場合があるが、第２の実施の形態に係る半導体装置３０では、半導体基板２５、保護膜２７、及び絶縁層１６の外縁部に切り欠き部３６Ｘを設け、切り欠き部３６Ｘに樹脂層３７Ｘを形成することにより、保護膜２７と絶縁層１６との界面が半導体装置３０の外部に露出しないため、絶縁層１６が保護膜２７から剥離する問題が生じない。
又、切り欠き部３６Ｘの表面には微少な凹凸（図３２参照）が形成されているため、樹脂層３７Ｘは切り欠き部３６Ｘの表面に形成された微小な凹凸に食い込んだ状態となり、樹脂層３７Ｘと切り欠き部３６Ｘとの間には、いわゆるアンカー効果が発生する。表面に微小な凹凸が形成されている切り欠き部３６Ｘを設けることにより、樹脂層３７Ｘと切り欠き部３６Ｘとの間にアンカー効果が生じて樹脂層３７Ｘと切り欠き部３６Ｘとの密着性を向上することができる。従って、半導体基板２５と樹脂層３７Ｘとの界面が剥離することもない。
図３０〜図３５は、第２の実施の形態に係る半導体装置の製造工程を例示する図である。図３０〜図３５において、図２９に示す半導体装置３０と同一構成部分には同一符号を付し、その説明を省略する場合がある。図３０〜図３５を参照して、第２の実施の形態に係る半導体装置３０の製造方法について説明する。
始めに、第１の実施の形態で説明した図１３〜図１８に示す工程と同様な処理を行う。次いで、図３０に示す工程では、電極パッド２６上及び保護膜２７上にレジストを塗布し、次いで、このレジストを露光、現像することでスクライブ領域Ｅを除く部分の電極パッド２６上及び保護膜２７上にレジスト膜３５を形成する。レジスト膜３５は、後述する図３１及び図３２に示す工程におけるブラスト処理のマスクとして機能するが、レジスト膜３５の表面の一部もブラスト処理により削れる。そこで、レジスト膜３５は、表面の一部がブラスト処理により削れてもマスクとしての機能を維持できる程度の厚さに形成する必要がある。レジスト膜３５の厚さは、例えば５０μｍとすることができる。
次いで、図３１及び図３２に示す工程では、レジスト膜３５をマスクとしてブラスト処理を行い、スクライブ領域Ｅの保護膜２７及び半導体基板２５の一部を除去し、スクライブ領域Ｅに溝部３６を形成する。溝部３６は、例えばＵ字形状である。溝部３６は、最終的には中央部近傍で切断され、切り欠き部３６Ｘとなるものである。なお、図３２は、図３１の溝部３６近傍を拡大した図である。溝部３６の幅はスクライブ領域Ｅの幅（例えば３０〜２００μｍ程度）と略同一となる。半導体チップ１１の主面を基準とする溝部３６の深さＤ１は、例えば５〜３０μｍ程度とすることができる。ブラスト処理により形成された溝部３６の表面は粗面化され、図３２に示すような微小な凹凸が形成される。
ここでブラスト処理とは、研磨剤を被処理物に高圧で吹きつけ、被処理物の表面粗度を機械的に調整する処理をいう。ブラスト処理には、ドライブラスト処理、サンドブラスト処理、ウェットブラスト処理等があるが、特に、アルミナ砥粒や球状シリカ砥粒等の研磨剤を水等の溶媒に分散させて被処理物の表面に衝突させ、微細領域の研磨を行うウェットブラスト処理を用いると好適である。なぜならば、ウェットブラスト処理を用いると、ドライブラスト処理に比べて極めて緻密で損傷の少ない研磨が可能だからである。又、ウェットブラスト処理では、研磨材を水等の溶媒に分散させているため、ドライブラスト処理のように研磨剤が粉塵として空気中に飛散することがないからである。更に、その処理中において水等の溶媒が研磨材を洗い流すため、被処理物の表面における研磨材の残留を抑制することができるからである。
ウェットブラスト処理に用いるアルミナ砥粒や球状シリカ砥粒等の研磨剤の粒径は、例えば５〜２０μｍ程度とすることができる。水等の溶媒に分散させたアルミナ砥粒や球状シリカ砥粒等の研磨剤の濃度は、例えば１４vol％とすることができる。又、水等の溶媒に分散させた研磨剤を被処理物の表面に噴射する際の噴射圧力は、例えば０．２５ＭＰａとすることができる。
次いで、図３３に示す工程では、レジスト膜３５をマスクとして、溝部３６に液状又はペースト状の樹脂を印刷等により充填し樹脂層３７（未硬化）を形成する。樹脂層３７は、最終的には中央部近傍で切断され、樹脂層３７Ｘとなるものである。樹脂層３７の厚さＴ４は、例えば１５〜４０μｍとすることができる。樹脂層３７の材料としては、低弾性樹脂（例えば弾性率が２０ＭＰａ〜１００ＭＰａ程度の樹脂）を用いることが好ましく、例えばペースト状のエポキシ系やポリイミド系の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））や、ペースト状のエポキシ系やポリイミド系の異方性導電樹脂（例えば、ＡＣＰ（Anisotropic Conductive Paste））等を用いることができる。低弾性樹脂（例えば弾性率が２０ＭＰａ〜１００ＭＰａ程度の樹脂）を用いることにより、シリコンとの良好な密着性を得ることができる。
次いで、図３４に示す工程では、樹脂層３７を硬化させた後、図３３に示すレジスト膜３５を除去する。樹脂層３７は、例えば１８０℃程度の温度で１〜２時間加熱することにより硬化させることができる。なお、加熱は、窒素雰囲気中で行っても構わない。
次いで、第１の実施の形態で説明した図１９〜図２７に示す工程と同様な処理を行う。次いで、図３５に示す工程では、スクライブ領域Ｅに対応する部分のソルダーレジスト層１８、絶縁層１６、樹脂層３７、及び半導体基板２５を基板切断位置Ｆに沿って切断することで、個片化された複数の半導体装置３０が製造される。半導体基板２５等は、例えば、スクライブ領域Ｅの幅よりも幅の狭いダイシングブレードを用いたブレードダイシング法等により切断することができる。
以上のように、第２の実施の形態によれば、第１の実施の形態と同様な効果を奏するが、更に以下の効果を奏する。すなわち、半導体基板２５、保護膜２７、及び絶縁層１６の外縁部に切り欠き部３６Ｘを設け、切り欠き部３６Ｘに樹脂層３７Ｘを形成することにより、絶縁層１６と保護膜２７との界面が半導体装置３０の外部に露出しないため、絶縁層１６と保護膜２７との界面の剥離を防止することができる。この際、樹脂層３７の材料として低弾性樹脂（例えば弾性率が２０ＭＰａ〜１００ＭＰａ程度の樹脂）を用いると、特に好適である。
〈第３の実施の形態〉
第３の実施の形態では、第１の実施の形態の図２２及び図２３に示す工程を、異なる工程（図３６〜図３８参照）に変更する例を示す。
図３６〜図３８は、第３の実施の形態に係る半導体装置の製造工程を例示する図である。図３６〜図３８において、図２２及び図２３と同一構成部分には同一符号を付し、その説明を省略する場合がある。
始めに、第１の実施の形態の図１３〜図２１と同様の工程を行う。次いで、図３６に示す工程では、絶縁層１６の面１６Ａに板状体４９を配設する。板状体４９は、絶縁層１６の面１６Ａと対向する側の面４９Ｂが粗面とされている。板状体４９の厚さは、例えば１０μｍとすることができる。板状体４９としては、例えばＣｕ箔等の金属箔を用いることができる。又、板状体４９として、ＰＥＴ等よりなるテンポラリーフィルムを用いても構わない。更に、予め樹脂フィルムの片面にＣｕ箔が設けられた、片面銅箔付き樹脂フィルムを用いることも可能である。ここでは、板状体４９として、金属箔を用いた場合を例にとり、以下の工程を説明する。
次いで図３７に示す工程では、図３６に示す構造体を加熱した状態で、板状体４９の面４９Ａ側から板状体４９を押圧して、板状体４９を絶縁層１６に圧着する。これにより絶縁層１６は押圧され、第１内部接続端子１２の面１２Ａ及び第２内部接続端子１５の面１５Ａは絶縁層１６の面１６Ａから露出する。又、絶縁層１６の面１６Ａに、板状体４９の面４９Ｂの粗面が転写される。図３６に示す構造体を加熱することにより、絶縁層１６は硬化する。圧着後の絶縁層１６の厚さは、例えば８０μｍ〜１６０μｍとすることができる。
次いで図３８に示す工程では、図３７に示す板状体４９をエッチング等により全て除去する。図３６〜図３８に示す工程により、板状体４９の面４９Ｂの粗面が転写されたため、絶縁層１６の面１６Ａは粗面化され微小な凹凸が形成される。絶縁層１６の面１６Ａを粗面化することにより、前述の図２４の工程において、絶縁層１６の面１６Ａに形成される第１金属層２８との密着性を高めることができる。又、絶縁層１６の面１６Ａと、前述の図２５に示す工程で形成されるソルダーレジスト層１８との密着性を高めることができる。
次いで、第１の実施の形態で説明した図２４〜図２８に示す工程と同様な処理を行うことで、個片化された複数の半導体装置１０が製造される。
以上のように、第３の実施の形態によれば、第１の実施の形態と同様な効果を奏する。なお、第３の実施の形態は、第２の実施の形態と組み合わせることも可能である。
以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
例えば、図１３に示す工程では、複数の半導体装置形成領域Ａと、複数の半導体装置形成領域Ａを分離する、基板切断位置Ｃを含むスクライブ領域Ｂとを有する半導体基板２１を用いる例を示した。しかしながら、半導体基板には、必ずしも複数の半導体チップが形成されなくてもよく、１枚の半導体基板に１つの半導体チップが形成される形態でも構わない。
又、第１〜第３の実施の形態において、配線パターンは１層になっているが、多層にすることも可能である。多層の配線パターンを設けることで、より高密度デザインの半導体チップを使うことができる。
１０、３０ 半導体装置
１１ 半導体チップ
１２ 第１内部接続端子
１２Ａ、１５Ａ、１６Ａ、４９Ａ、４９Ｂ 面
１３ 固着層
１４ 支持基板
１５ 第２内部接続端子
１６ 絶縁層
１７ 配線パターン
１７Ａ 外部接続端子配設領域
１８ ソルダーレジスト
１９ 外部接続端子
２１、２５ 半導体基板
２２ 半導体集積回路
２３、２６ 電極パッド
２４、２７ 保護膜
２８ 第１金属層
２９ 第２金属層
３５ レジスト膜
３６ 溝部
３６Ｘ 切り欠き部
３７、３７Ｘ 樹脂層
４４ ダイシングブレード
４９ 板状体
Ａ 半導体装置形成領域
Ｂ、Ｅ スクライブ領域
Ｃ、Ｆ 基板切断位置
Ｄ 半導体チップ搭載領域
Ｄ１ 深さ
Ｈ１、Ｈ２ 高さ
Ｔ1〜Ｔ４ 厚さ

Claims (8)

  1. 支持基板と、
    前記支持基板の主面に形成された第２電極パッドと、
    前記第２電極パッドを露出して、前記支持基板の主面上に設けられた保護膜と、
    前記第２電極パッド上に設けられた第２内部接続端子と、
    前記第２電極パッドの形成された領域の内側において、前記保護膜上に固着された半導体チップと、
    前記半導体チップの主面に形成された第１電極パッド上に設けられた第１内部接続端子と、
    前記保護膜を介して前記支持基板の前記主面に形成され、前記半導体チップ、前記第１内部接続端子、及び前記第２内部接続端子を覆い、前記第１内部接続端子及び前記第２内部接続端子の一部を露出する第１絶縁層と、
    前記第１絶縁層上に形成され、前記第１内部接続端子と前記第２内部接続端子とを電気的に接続する配線パターンと、
    前記第１絶縁層上に前記配線パターンを覆うように形成され、前記配線パターンの一部を露出する開口部を有する第２絶縁層と、を有し、
    前記開口部は、平面視において、前記第１内部接続端子よりも外側の領域に配置され、
    前記支持基板、前記保護膜、及び前記第１絶縁層の外周側面に、前記保護膜を厚さ方向に貫通して前記支持基板と前記第１絶縁層の一部を構成する切り欠き部が形成され、前記切り欠き部は樹脂で充填されている半導体装置。
  2. 前記第１絶縁層は樹脂を主成分とし、
    前記切り欠き部は前記第１絶縁層を構成する樹脂とは異なる樹脂で充填されている請求項１記載の半導体装置。
  3. 前記切り欠き部の表面は粗化面である請求項１又は２記載の半導体装置。
  4. 前記第１内部接続端子及び前記第２内部接続端子の一部は、前記第１内部接続端子及び前記第２内部接続端子の上面であり、
    前記第１内部接続端子の上面、前記第２内部接続端子の上面、及び前記第１絶縁層の上面は面一である請求項１乃至３の何れか一項記載の半導体装置。
  5. 前記第１絶縁層の上面は粗化面である請求項１乃至４の何れか一項記載の半導体装置。
  6. 複数の半導体チップ搭載領域と、前記複数の半導体チップ搭載領域を分離するスクライブ領域とが設けられ、主面側に保護膜を備えた支持基板を準備し、前記支持基板の主面の外縁部に第２電極パッドを形成する工程と、
    前記支持基板の前記スクライブ領域に前記保護膜を厚さ方向に貫通する溝部を形成する工程と、
    前記溝部を充填し、前記保護膜から突起する樹脂層を形成する工程と、
    主面に第１電極パッドが形成された半導体チップの裏面を、前記支持基板の前記主面の前記第２電極パッドの形成された領域の内側に固着する工程と、
    前記第１電極パッド上及び前記第２電極パッド上に、それぞれ第１内部接続端子及び第２内部接続端子を形成する工程と、
    前記支持基板の主面に、前記半導体チップ、前記第１内部接続端子、前記第２内部接続端子、及び前記樹脂層の突起部分を覆い、前記第１内部接続端子及び前記第２内部接続端子の一部を露出する第１絶縁層を形成する工程と、
    前記第１絶縁層上に、前記第１内部接続端子と前記第２内部接続端子とを電気的に接続する配線パターンを形成する工程と、
    前記第１絶縁層上に前記配線パターンを覆うように、前記配線パターンの一部を露出する開口部を有する第２絶縁層を形成する工程と、
    前記スクライブ領域の前記樹脂層を含む部分を切断し、前記支持基板、前記保護膜、及び前記第１絶縁層の外周側面に、前記保護膜を厚さ方向に貫通して前記支持基板と前記第１絶縁層の一部を構成する切り欠き部が樹脂で充填されている個片化された複数の半導体装置を作製する工程と、を有し、
    前記第２絶縁層を形成する工程において、前記開口部は、平面視において、前記第１内部接続端子よりも外側の領域に配置される半導体装置の製造方法。
  7. 前記第１絶縁層を形成する工程において、前記第１内部接続端子及び前記第２内部接続端子の一部は、前記第１内部接続端子及び前記第２内部接続端子の上面であり、
    前記第１内部接続端子の上面、前記第２内部接続端子の上面、及び前記第１絶縁層の上面は面一となる請求項６記載の半導体装置の製造方法。
  8. 前記第１絶縁層の上面を粗面化する工程を含む請求項６又は７記載の半導体装置の製造方法。
JP2009287903A 2009-12-18 2009-12-18 半導体装置及びその製造方法 Expired - Fee Related JP5563814B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009287903A JP5563814B2 (ja) 2009-12-18 2009-12-18 半導体装置及びその製造方法
US12/892,993 US8008123B2 (en) 2009-12-18 2010-09-29 Manufacturing method of semiconductor device
US13/176,272 US8330279B2 (en) 2009-12-18 2011-07-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009287903A JP5563814B2 (ja) 2009-12-18 2009-12-18 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2011129767A JP2011129767A (ja) 2011-06-30
JP2011129767A5 JP2011129767A5 (ja) 2012-12-20
JP5563814B2 true JP5563814B2 (ja) 2014-07-30

Family

ID=44151697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009287903A Expired - Fee Related JP5563814B2 (ja) 2009-12-18 2009-12-18 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US8008123B2 (ja)
JP (1) JP5563814B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355467B2 (en) 2020-01-15 2022-06-07 Samsung Electronics Co., Ltd. Semiconductor devices including thick pad

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9000587B1 (en) * 2013-03-12 2015-04-07 Maxim Integrated Products, Inc. Wafer-level thin chip integration
US9293440B2 (en) * 2013-12-19 2016-03-22 The Charles Stark Draper Laboratory, Inc. Method for interconnecting die and substrate in an electronic package
CN104392975A (zh) * 2014-12-16 2015-03-04 南通富士通微电子股份有限公司 扇出晶圆封装结构
CN104465505A (zh) * 2014-12-16 2015-03-25 南通富士通微电子股份有限公司 扇出晶圆封装方法
US20160240452A1 (en) * 2015-02-18 2016-08-18 Semiconductor Components Industries, Llc Semiconductor packages with sub-terminals and related methods
CN105137633B (zh) * 2015-07-29 2018-04-20 武汉华星光电技术有限公司 显示面板及薄膜晶体管阵列基板
DE102016107792B4 (de) * 2016-04-27 2022-01-27 Infineon Technologies Ag Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
US10229892B2 (en) 2017-06-28 2019-03-12 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing a semiconductor package
KR20190006926A (ko) 2017-07-11 2019-01-21 아사히 가세이 가부시키가이샤 반도체 장치, 및 그 제조 방법
TWI707889B (zh) 2017-08-01 2020-10-21 日商旭化成股份有限公司 半導體裝置及其製造方法
US10504865B2 (en) * 2017-09-28 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
CN110783327A (zh) * 2019-10-24 2020-02-11 中芯集成电路（宁波）有限公司 晶圆级系统封装方法及封装结构
TWI817316B (zh) 2021-01-12 2023-10-01 日商旭化成股份有限公司 聚醯亞胺前驅體樹脂組合物及其製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348728B1 (en) 2000-01-28 2002-02-19 Fujitsu Limited Semiconductor device having a plurality of semiconductor elements interconnected by a redistribution layer
JP4178715B2 (ja) 2000-04-14 2008-11-12 松下電器産業株式会社 半導体装置およびその製造方法
JP4522574B2 (ja) * 2000-12-04 2010-08-11 大日本印刷株式会社 半導体装置の作製方法
DE10224124A1 (de) * 2002-05-29 2003-12-18 Infineon Technologies Ag Elektronisches Bauteil mit äußeren Flächenkontakten und Verfahren zu seiner Herstellung
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
JP2004140037A (ja) * 2002-10-15 2004-05-13 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
JP3888302B2 (ja) * 2002-12-24 2007-02-28 カシオ計算機株式会社 半導体装置
CN100468719C (zh) * 2003-06-03 2009-03-11 卡西欧计算机株式会社 可叠置的半导体器件及其制造方法
JP4324732B2 (ja) * 2003-11-28 2009-09-02 カシオ計算機株式会社 半導体装置の製造方法
JP4599834B2 (ja) * 2003-12-12 2010-12-15 ソニー株式会社 半導体装置およびその製造方法
WO2005071745A1 (ja) * 2004-01-27 2005-08-04 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
JP2005327984A (ja) * 2004-05-17 2005-11-24 Shinko Electric Ind Co Ltd 電子部品及び電子部品実装構造の製造方法
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
JP2006041438A (ja) * 2004-07-30 2006-02-09 Shinko Electric Ind Co Ltd 半導体チップ内蔵基板及びその製造方法
US8174119B2 (en) * 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
US8193034B2 (en) * 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
JP4305502B2 (ja) * 2006-11-28 2009-07-29 カシオ計算機株式会社 半導体装置の製造方法
JP5067056B2 (ja) * 2007-07-19 2012-11-07 ソニー株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355467B2 (en) 2020-01-15 2022-06-07 Samsung Electronics Co., Ltd. Semiconductor devices including thick pad
US11652076B2 (en) 2020-01-15 2023-05-16 Samsung Electronics Co., Ltd. Semiconductor devices including thick pad

Also Published As

Publication number Publication date
US20110260339A1 (en) 2011-10-27
US20110151645A1 (en) 2011-06-23
US8008123B2 (en) 2011-08-30
US8330279B2 (en) 2012-12-11
JP2011129767A (ja) 2011-06-30

Similar Documents

Publication Publication Date Title
JP5563814B2 (ja) 半導体装置及びその製造方法
TWI239581B (en) Semiconductor device and method of manufacturing the same
CN110660753B (zh) 半导体封装件和方法
JP2005322858A (ja) 半導体装置の製造方法
JP2001144204A (ja) 半導体装置及びその製造方法
JP2002261190A (ja) 半導体装置、その製造方法及び電子機器
JP2004349361A (ja) 半導体装置およびその製造方法
JP5135246B2 (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
TW201511203A (zh) 半導體裝置
US7829378B2 (en) Method of manufacturing electronic device, substrate and semiconductor device
JP2008210912A (ja) 半導体装置及びその製造方法
JP4753960B2 (ja) 半導体モジュール、半導体モジュールの製造方法
JP5877673B2 (ja) 配線基板及びその製造方法、半導体パッケージ
US7964493B2 (en) Method of manufacturing semiconductor device
JP5541618B2 (ja) 半導体パッケージの製造方法
US20120153507A1 (en) Semiconductor device and method for manufacturing the same
JP5139039B2 (ja) 半導体装置及びその製造方法
US20100112786A1 (en) Method of manufacturing semiconductor device
JP2004128286A (ja) チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造
US7763977B2 (en) Semiconductor device and manufacturing method therefor
JP2007123941A (ja) 半導体装置の製造方法
JP2004327724A (ja) 半導体装置及びその製造方法
WO2022052072A1 (zh) 一种扇出型封装结构及其制备方法
JP2003297977A (ja) 電子部品の製造方法
JP5370217B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140613

R150 Certificate of patent or registration of utility model

Ref document number: 5563814

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees