JP4398305B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4398305B2
JP4398305B2 JP2004164363A JP2004164363A JP4398305B2 JP 4398305 B2 JP4398305 B2 JP 4398305B2 JP 2004164363 A JP2004164363 A JP 2004164363A JP 2004164363 A JP2004164363 A JP 2004164363A JP 4398305 B2 JP4398305 B2 JP 4398305B2
Authority
JP
Japan
Prior art keywords
film
semiconductor structure
insulating film
layer
adhesion improving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004164363A
Other languages
English (en)
Other versions
JP2005347461A (ja
Inventor
修 岡田
裕康 定別当
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2004164363A priority Critical patent/JP4398305B2/ja
Priority to US11/143,293 priority patent/US7256496B2/en
Priority to KR1020050046599A priority patent/KR100695343B1/ko
Priority to TW094118101A priority patent/TWI276215B/zh
Priority to CNB2005100755163A priority patent/CN100459125C/zh
Publication of JP2005347461A publication Critical patent/JP2005347461A/ja
Priority to US11/761,796 priority patent/US7910405B2/en
Application granted granted Critical
Publication of JP4398305B2 publication Critical patent/JP4398305B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/014—Manufacture or treatment using batch processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/099—Connecting interconnections to insulating or insulated package substrates, interposers or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01255—Changing the shapes of bumps by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01331—Manufacture or treatment of die-attach connectors using blanket deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H10W72/07338—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy hardening the adhesive by curing, e.g. thermosetting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9413—Dispositions of bond pads on encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Description

この発明は半導体装置およびその製造方法に関する。
従来の半導体装置には、シリコン基板のサイズ外にも接続端子としての半田ボールを備えるため、上面に複数の接続パッドを有するシリコン基板をベース板の上面に接着層を介して接着し、シリコン基板の周囲におけるベース板の上面に絶縁層を設け、シリコン基板および絶縁層の上面に上層絶縁膜を設け、上層絶縁膜の上面に上層配線をシリコン基板の接続パッドに接続させて設け、上層配線の接続パッド部を除く部分を最上層絶縁膜で覆い、上層配線の接続パッド部上に半田ボールを設けたものがある（例えば、特許文献１参照）。
特開２００３−２９８００５号公報
ところで、上記従来の半導体装置では、シリコン基板の周側面およびベース板の上面をポリイミドやエポキシ樹脂などからなる絶縁層で覆っているので、シリコン基板の周側面と絶縁層あるいはベース板の上面と絶縁層との密着力が劣り、熱ストレスや機械的ストレスにより、シリコン基板と絶縁層との間あるいはベース板と絶縁層との間に剥離が発生することがあるという問題があった。
そこで、この発明は、シリコン基板などからなる半導体基板とその周側面を覆っている絶縁層あるいはベース板などからなるベース部材とその上面を覆っている絶縁層との間の密着力を大きくすることができる半導体装置およびその製造方法を提供することを目的とする。
この発明は、上記目的を達成するため、ベース部材上に設けられた半導体構成体の周側面、該半導体構成体の周囲におけるベース部材の上面および前記半導体構成体の上面に密着力向上膜を設け、ベース部材上に、半導体構成体の周側面、前記半導体構成体の周囲における前記ベース部材の上面および前記半導体構成体の上面に設けられた密着力向上膜を介して、前記半導体構成体の周側面を覆う絶縁層および前記半導体構成体の上面および前記絶縁層の上面を少なくとも１層の上層絶縁膜を設けたことを特徴とするものである。
この発明によれば、半導体構成体とその周側面を覆っている絶縁層との間、ベース部材とその上面を覆っている絶縁層との間および半導体構成体の上面と上層絶縁膜との間に密着力向上膜を設けているので、半導体基板とその周側面を覆っている絶縁膜との間、ベース部材とその上面を覆っている絶縁層との間および半導体構成体の上面と上層絶縁膜との間の密着力を大きくすることができ、ひいては、半導体基板とその周側面を覆っている絶縁層との間、ベース部材とその上面を覆っている絶縁層との間および半導体構成体の上面と上層絶縁膜との間の熱ストレスや機械的ストレスに起因する剥離を抑制することができる。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置は平面方形状のベース板（ベース部材）１を備えている。ベース板１は、例えば、通常、プリント基板用として用いられている材料であればよく、一例を挙げれば、ガラス布、ガラス繊維、アラミド繊維などからなる基材にエポキシ系樹脂、ポリイミド系樹脂、ＢＴ（ビスマレイミド・トリアジン）樹脂などからなる熱硬化性樹脂を含浸させたもの、あるいは、エポキシ系樹脂などの熱硬化性樹脂のみからなっている。
ベース板１の上面には、ベース板１のサイズよりもある程度小さいサイズの平面方形状の半導体構成体２の下面がダイボンド材からなる接着層３を介して接着されている。この場合、半導体構成体２は、後述する配線１１、柱状電極１２、封止膜１３を有しており、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、特に、後述の如く、シリコンウエハ上に配線１１、柱状電極１２、封止膜１３を形成した後、ダイシングにより個々の半導体構成体２を得る方法を採用しているため、特に、ウエハレベルＣＳＰ（Ｗ−ＣＳＰ）とも言われている。以下に、半導体構成体２の構成について説明する。
半導体構成体２はシリコン基板（半導体基板）４を備えている。シリコン基板４の下面は接着層３を介してベース板１の上面に接着されている。シリコン基板４の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属などからなる複数の接続パッド５が集積回路に接続されて設けられている。接続パッド５の中央部を除くシリコン基板４の上面には酸化シリコンなどからなる絶縁膜６が設けられ、接続パッド５の中央部は絶縁膜６に設けられた開口部７を介して露出されている。
絶縁膜６の上面にはエポキシ系樹脂やポリイミド系樹脂などからなる保護膜８が設けられている。この場合、絶縁膜６の開口部７に対応する部分における保護膜８には開口部９が設けられている。保護膜８の上面には銅などからなる下地金属層１０が設けられている。下地金属層１０の上面全体には銅からなる配線１１が設けられている。下地金属層１０を含む配線１１の一端部は、両開口部７、９を介して接続パッド５に接続されている。
配線１１の接続パッド部上面には銅からなる柱状電極（外部接続用電極）１２が設けられている。配線１１を含む保護膜８の上面にはエポキシ系樹脂やポリイミド系樹脂などからなる封止膜１３がその上面が柱状電極１２の上面と面一となるように設けられている。このように、Ｗ−ＣＳＰと呼ばれる半導体構成体２は、シリコン基板４、接続パッド５、絶縁膜６を含み、さらに、保護膜８、配線１１、柱状電極１２、封止膜１３を含んで構成されている。
半導体構成体２の周側面、その周囲におけるベース板１の上面および半導体構成体２の上面にはシランカップリング剤などからなる密着力向上膜１４ａ、１４ｂ、１４ｃが連続して設けられている。半導体構成体２の周側面に設けられた密着力向上膜１４ａの周囲におけるベース板１の上面に設けられた密着力向上膜１４ｂの上面には方形枠状の絶縁層１５がその上面が半導体構成体２の上面に設けられた密着力向上膜１４ｃの上面とほぼ面一となるように設けられている。絶縁層１５は、通常、プリプレグ材と言われるもので、例えば、ガラス布、ガラス繊維、アラミド繊維などからなる基材にエポキシ系樹脂、ポリイミド系樹脂、ＢＴ樹脂などからなる熱硬化性樹脂を含浸させたものからなっている。
半導体構成体２の上面に設けられた密着力向上膜１４ａおよび絶縁層１５の上面には上層絶縁膜１６がその上面を平坦とされて設けられている。上層絶縁膜１６は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂、ポリイミド系樹脂、ＢＴ樹脂などからなる熱硬化性樹脂中に繊維やフィラーなどからなる補強材を分散させたものからなっている。この場合、繊維は、ガラス繊維やアラミド繊維などである。フィラーは、シリカフィラーやセラミックス系フィラーなどである。
柱状電極１２の上面中央部に対応する部分における上層絶縁膜１６および密着力向上膜１４ｃには開口部１７が設けられている。上層絶縁膜１６の上面には銅などからなる上層下地金属層１８が設けられている。上層下地金属層１８の上面全体には銅からなる上層配線１９が設けられている。上層下地金属層１８を含む上層配線１９の一端部は、上層絶縁膜１６の開口部１７を介して柱状電極１２の上面に接続されており、他端側は接続パッド部となっている。
上層配線１９を含む上層絶縁膜１６の上面にはソルダーレジストなどからなる最上層絶縁膜２０が設けられている。上層配線１９の接続パッド部に対応する部分における最上層絶縁膜２０には開口部２１が設けられている。開口部２１内およびその上方には半田ボール２２が上層配線１９の接続パッド部に接続されて設けられている。複数の半田ボール２２は、最上層絶縁膜２０上にマトリクス状に配置されている。
ベース板１の下面には、絶縁層１５と同一の材料からなる第１の下層絶縁膜２３が設けられている。第１の下層絶縁膜２３の下面には、上層絶縁膜１６と同一の材料からなる第２の下層絶縁膜２４が設けられている。第２の下層絶縁膜２４の下面には、最上層絶縁膜２０と同一の材料からなる最下層絶縁膜２５が設けられている。
以上のように、この半導体装置では、半導体構成体２とその周側面を覆っている絶縁層１５との間に密着力向上膜１４ａを設けているので、シリコン基板４とその周側面を覆っているプリプレグ材からなる絶縁膜１５との間の密着力を大きくすることができ、また、エポキシ系樹脂などからなる封止膜１３とその周側面を覆っているプリプレグ材からなる絶縁膜１５との間の密着力を大きくすることができる。
この結果、シリコン基板４とその周側面を覆っている絶縁層１５との間の熱ストレスや機械的ストレスに起因する剥離を抑制することができ、また、封止膜１３とその周側面を覆っている絶縁膜１５との間の熱ストレスや機械的ストレスに起因する剥離を抑制することができる。
また、ベース板１の上面に密着力向上膜１４ｂを介して絶縁層１５を設けているので、ベース板１とその上面を覆っている絶縁層１５との間の密着力を大きくすることができる。この結果、ベース板１とその上面を覆っている絶縁層１５との間の熱ストレスや機械的ストレスに起因する剥離を抑制することができる。
さらに、半導体構成体２の上面に密着力向上膜１４ｃを介して上層絶縁膜１６を設けているので、エポキシ系樹脂などからなる封止膜１３とその上面を覆っているビルドアップ材からなる上層絶縁膜１６との間の密着力を大きくすることができる。この結果、封止膜１３とその上面を覆っている上層絶縁膜１６との間の熱ストレスや機械的ストレスに起因する剥離を抑制することができる。
ここで、ベース板１のサイズを半導体構成体２のサイズよりもある程度大きくしているのは、シリコン基板４上の接続パッド５の数の増加に応じて、半田ボール２２の配置領域を半導体構成体２のサイズよりもある程度大きくし、これにより、上層配線１９の接続パッド部（最上層絶縁膜２０の開口部２１内の部分）のサイズおよびピッチを柱状電極１２のサイズおよびピッチよりも大きくするためである。
このため、マトリクス状に配置された上層配線１９の接続パッド部は、半導体構成体２に対応する領域のみでなく、半導体構成体２の周側面の外側に設けられた絶縁層１５に対応する領域上にも配置されている。つまり、マトリクス状に配置された半田ボール２２のうち、少なくとも最外周の半田ボール２２は半導体構成体２よりも外側に位置する周囲に配置されている。
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体２の製造方法の一例について説明する。この場合、まず、図２に示すように、ウエハ状態のシリコン基板（半導体基板）４上にアルミニウム系金属などからなる接続パッド５、酸化シリコンなどからなる絶縁膜６およびエポキシ系樹脂やポリイミド系樹脂などからなる保護膜８が設けられ、接続パッド５の中央部が絶縁膜６および保護膜８に形成された開口部７、９を介して露出されたものを用意する。上記において、ウエハ状態のシリコン基板４には、各半導体構成体が形成される領域に所定の機能の集積回路が形成され、接続パッド５は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
次に、図３に示すように、両開口部７、９を介して露出された接続パッド５の上面を含む保護膜８の上面全体に下地金属層１０を形成する。この場合、下地金属層１０は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタンなどの薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層１０の上面にメッキレジスト膜３１をパターン形成する。この場合、配線１１形成領域に対応する部分におけるメッキレジスト膜３１には開口部３２が形成されている。次に、下地金属層１０をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３１の開口部３２内の下地金属層１０の上面に配線１１を形成する。次に、メッキレジスト膜３１を剥離する。
次に、図４に示すように、配線１１を含む下地金属層１０の上面にメッキレジスト膜３３をパターン形成する。この場合、柱状電極１２形成領域に対応する部分におけるメッキレジスト膜３３には開口部３４が形成されている。次に、下地金属層１０をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３３の開口部３４内の配線１１の接続パッド部上面に柱状電極１２を形成する。次に、メッキレジスト膜３３を剥離し、次いで、配線１１をマスクとして下地金属層１０の不要な部分をエッチングして除去すると、図５に示すように、配線１１下にのみ下地金属層１０が残存される。
次に、図６に示すように、スクリーン印刷法、スピンコート法、ダイコート法などにより、柱状電極１２および配線１１を含む保護膜８の上面全体にエポキシ系樹脂やポリイミド系樹脂などからなる封止膜１３をその厚さが柱状電極１２の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１２の上面は封止膜１３によって覆われている。
次に、封止膜１３および柱状電極１２の上面側を適宜に研磨し、図７に示すように、柱状電極１２の上面を露出させ、且つ、この露出された柱状電極１２の上面を含む封止膜１３の上面を平坦化する。ここで、柱状電極１２の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極１２の高さにばらつきがあるため、このばらつきを解消して、柱状電極１２の高さを均一にするためである。
次に、図８に示すように、シリコン基板４の下面全体に接着層３を形成する。接着層３は、ダイアタッチメントフィルムとして市販されているエポキシ系樹脂、ポリイミド系樹脂などのダイボンド材からなるものであり、加熱加圧により、半硬化した状態でシリコン基板４に固着される。次に、シリコン基板４に固着された接着層３をダイシングテープ（図示せず）に貼り付け、図９に示すダイシング工程を経た後に、ダイシングテープから剥がすと、シリコン基板４の下面に接着層３を有する半導体構成体２が複数個得られる。
次に、このようにして得られた半導体構成体２を用いて、図１に示す半導体装置を製造する場合の一例について説明する。まず、図１０に示すように、図１に示す完成された半導体装置を複数個形成することが可能な面積を有するベース板１を用意する。ベース板１は、限定する意味ではないが、例えば、平面方形状である。ベース板１は、ガラス布などからなる基材にエポキシ系樹脂などからなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を硬化させてシート状となしたものである。
次に、ベース板１の上面の所定の複数箇所にそれぞれ半導体構成体２のシリコン基板４の下面に接着された接着層３を接着する。ここでの接着は、加熱加圧により、接着層３を本硬化させる。次に、図１１に示すように、半導体構成体２の周側面、その周囲におけるベース板１の上面および半導体構成体２の上面にシランカップリング剤からなる密着力向上膜１４ａ、１４ｂ、１４ｃを連続させて形成する。
密着力向上膜１４ａ、１４ｂ、１４ｃの形成方法は、スクリーン印刷法、グラビア印刷法、スプレイ印刷法、凸版印刷法、インクジェット印刷法、スピンコート法、ダイコート法、スリットコート法、メッシュコート法、ディップコート法、ＣＶＤ法（化学的気相成長法）などのいずれであってもよい。シランカップリング剤としては、原液であってもよく、また、有機溶剤（好ましくはアルコール系）または水などで希釈したものであってもよい。
シランカップリング剤としては、γ−（２−アミノエチル）アミノプロピルメトキシシラン、γ−（２−アミノエチル）アミノプロピルエトキシシラン、γ−（２−アミノエチル）アミノプロピルメチルジメトキシシラン、アミノシラン、γ−メタクリロキシプロピルトリメトキシシラン、γ−メタクリロキシプロピルメチルジメトキシシラン、γ−メタクリロキシプロピルトリエトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン、γ−メタクリロキシプロピルメチルジエトキシシラン、γ−グリシドキシプロピルトリエトキシシラン、γ−メルカプトプロピルトリメトキシシラン、メチルトリメトキシシラン、メチルトリエトキシシラン、ビニルトリアセトキシシラン、ヘキサメチルジシラザン、γ−アニリノプロピルトリメトキシシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、γ−メルカプトプロピルメチルジメトキシシラン、メチルトリクロロシラン、ジメチルジクロロシラン、トリメチルクロロシラン、ビニルトリクロルシラン、ビニルトリエトキシシラン、ビニルトリス(βメトキシエトキシ)シラン、β−(３,４エポキシシクロヘキシル)エチルトリメトキシシラン、ｐ−スチリルトリメトキシシラン、γ−アクリロキシプルピルトリメトキシシラン、γ−アミノプロピルトリメトキシシラン、γ−アミノプロピルトリエトキシシラン、γ−トリエトキシシリル−Ｎ−（１，３−ジメチル−ブチリデン）プロピルアミン、Ｎ−フェニル−３−アミノプロピルトリメトキシシラン、γ−ウレイドプロピルトリエトキシシラン、γ−クロロプロピルトリメトキシシラン、γ−メルカプトプロピルトリメトキシシラン、ビス（トリエトキシシリルプロピル）テトラスルフィド、γ−イソシアナートプロピルトリエトキシシランなどがあり、分子中に一般式（ＣｎＨ２ｎ＋１Ｏ）ｍ−Ｓｉ−（ただし、ｎ、ｍ＝１、２、３）を有する材料であればよい。
次に、図１２に示すように、半導体構成体２の周側面に設けられた密着力向上膜１４ａの周囲におけるベース板１の上面に設けられた密着力向上膜１４ｂの上面に、格子状の３枚の絶縁層形成用シート１５ａをピンなど（図示せず）で位置決めしながら積層して配置し、さらにその上面に上層絶縁膜形成用シート１６ａを配置する。また、ベース板１の下面に、絶縁層形成用シート１５ａと同一の材料からなる第１の下層絶縁膜形成用シート２３ａおよび上層絶縁膜形成用シート１６ａと同一の材料からなる第２の下層絶縁膜形成用シート２４ａを積層して配置する。
格子上の絶縁層形成用シート１５ａは、ガラス布などからなる基材にエポキシ系樹脂などからなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態（Ｂステージ）にしてシート状となしたプリプレグ材に、パンチング、あるいは、ドリルまたはルーター加工などにより、複数の方形状の開口部３５を形成することにより得られる。上層絶縁膜形成用シート１６ａは、限定する意味ではないが、シート状のビルドアップ材が好ましく、このビルドアップ材としては、当初、エポキシ系樹脂などからなる熱硬化性樹脂中にシリカフィラーを混入させ、熱硬化性樹脂を半硬化状態にしたものがある。
ここで、絶縁層形成用シート１５ａの開口部３５のサイズは半導体構成体２のサイズよりもやや大きくなっている。このため、絶縁層形成用シート１５ａと半導体構成体２の周側面に設けられた密着力向上膜１４ａとの間には隙間３６が形成されている。また、３枚の絶縁層形成用シート１５ａの合計厚さは、密着力向上膜１４ｃを含む半導体構成体２の厚さよりもある程度厚く、後述の如く、加熱加圧されたときに、隙間３６を十分に埋めることができる程度の厚さとなっている。
この場合、絶縁層形成用シート１５ａとして、厚さが同じものを用いているが、厚さが異なるものを用いてもよい。また、絶縁層形成用シートは、上記の如く、３層であってもよいが、１層または４層以上であってもよい。なお、上層絶縁膜形成用シート１６ａの厚さは、図１において、形成すべき上層絶縁膜１６の厚さに対応する厚さまたはそれよりもやや厚い厚さとなっている。
次に、図１３に示すように、一対の加熱加圧板３７、３８を用いて上下から絶縁層形成用シート１５ａ、上層絶縁膜形成用シート１６ａ、第１の下層絶縁膜形成用シート２３ａおよび第２の下層絶縁膜形成用シート２４ａを加熱加圧する。すると、絶縁層形成用シート１５ａ中の溶融された熱硬化性樹脂が押し出されて、図１２に示す隙間３６に充填され、その後の冷却により、半導体構成体２の周側面に設けられた密着力向上膜１４ａの周囲におけるベース板１の上面に設けられた密着力向上膜１４ｂの上面に絶縁層１５が形成される。
また、半導体構成体２の上面に設けられた密着力向上膜１４ｃおよび絶縁層１５の上面に上層絶縁膜１６が形成される。さらに、ベース板１の下面に第１の下層絶縁膜２３および第２の下層絶縁膜２４が形成される。この場合、第１の下層絶縁膜形成用シート２３ａは絶縁層形成用シート１５ａと同一の材料からなり、その熱膨張係数は同じである。また、第２の下層絶縁膜形成用シート２４ａは上層絶縁膜形成用シート１６ａと同一の材料からなり、その熱膨張係数は同じである。
この結果、絶縁層１５の部分におけるベース板１を中心とするその上下の材料構成がほぼ対称的となり、加熱加圧により、絶縁層１５の部分におけるベース板１上の絶縁層形成用シート１５ａおよび上層絶縁膜形成用シート１６ａとベース板１下の第１の下層絶縁膜形成用シート２３ａおよび第２の下層絶縁膜形成用シート２４ａとが上下方向にほぼ対称的に硬化収縮し、ひいては、ベース板１に発生する反りが低減され、それ以後の工程への搬送やそれ以後の工程での加工精度に支障を来しにくいようにすることができる。これは、後述する最下層絶縁膜形成用シート２５ａの場合も同様である。
また、上層絶縁膜１６の上面は、上側の加熱加圧板３７の下面によって押さえ付けられるため、平坦面となる。また、第２の下層絶縁膜２４の下面は、下側の加熱加圧板３８の上面によって押さえ付けられるため、平坦面となる。したがって、上層絶縁膜１６の上面および第２の下層絶縁膜２４の下面を平坦化するための研磨工程は不要である。
次に、図１４に示すように、レーザビームを照射するレーザ加工により、柱状電極１２の上面中央部に対応する部分における上層絶縁膜１６および密着力向上膜１４ｃに開口部１７を形成する。次に、必要に応じて、開口部１７内などに発生したエポキシスミアなどをデスミア処理により除去する。
次に、図１５に示すように、開口部１７を介して露出された柱状電極１２の上面を含む上層絶縁膜１６の上面全体に、銅の無電解メッキなどにより、上層下地金属層１８を形成する。次に、上層下地金属層１８の上面にメッキレジスト膜４１をパターン形成する。この場合、上層配線１９形成領域に対応する部分におけるメッキレジスト膜４１には開口部４２が形成されている。
次に、下地金属層１９をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜４１の開口部４２内の上層下地金属層１８の上面に上層配線１９を形成する。次に、メッキレジスト膜４１を剥離し、次いで、上層配線１９をマスクとして上層下地金属層１８の不要な部分をエッチングして除去すると、図１６に示すように、上層配線１９下にのみ上層下地金属層１８が残存される。
次に、図１７に示すように、スクリーン印刷法やスピンコート法などにより、上層配線１９を含む上層絶縁膜１６の上面にソルダーレジストなどからなる最上層絶縁膜２０を形成し、また、第２の下層絶縁膜２４の下面に最上層絶縁膜２０と同一の材料からなる最下層絶縁膜２５を形成する。この場合、上層配線１９の接続パッド部に対応する部分における最上層絶縁膜２０には開口部２１が形成されている。次に、開口部２１内およびその上方に半田ボール２２を上層配線１９の接続パッド部に接続させて形成する。
次に、図１８に示すように、互いに隣接する半導体構成体２間において、最上層絶縁膜２０、上層絶縁膜１６、絶縁層１５、密着力向上膜１４ｂ、ベース板１、第１の下層絶縁膜２３、第２の下層絶縁膜２４および最下層絶縁膜２５を切断すると、図１に示す半導体装置が複数個得られる。
以上のように、上記製造方法では、ベース板１上に複数の半導体構成体２を接着層３を介して配置し、複数の半導体構成体２に対して、上層配線１９および半田ボール２２の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、図１３に示す製造工程以降では、ベース板１と共に複数の半導体構成体２を搬送することができるので、これによっても製造工程を簡略化することができる。
ここで、ピール強度試験の一例について説明する。まず、図１９に示すように、シリコン基板４Ａの上面にエポキシ系樹脂からなる封止膜１３Ａを形成し、封止膜１３Ａの上面を前処理（脱脂＋湯洗＋水洗）し、封止膜１３Ａの上面にシランカップリング剤からなる密着力向上膜１４Ａを形成し、その上面にエポキシ系樹脂を含むプリプレグ材からなる絶縁層１５Ａを形成し、絶縁層１５Ａの上面に設けられた銅層Ｂの一端部を絶縁層１５Ａの上面に対して９０°の方向に引っ張った。
この場合、試料として、銅層Ｂが絶縁層１５Ａの上面にラミネートされた銅箔からなるもの（以下、本試料１という）と、銅層Ｂが絶縁層１５Ａの上面に形成された銅メッキ層からなるもの（以下、本試料２という）とを用意した。また、比較のために、図１９を参照して説明すると、密着力向上膜１４Ａを有せず、封止膜１３Ａの上面に絶縁層１５Ａおよび銅層Ｂが形成され、そして、銅層Ｂが銅箔からなるもの（以下、比較試料１という）と、銅層Ｂが銅メッキ層からなるもの（以下、比較試料２という）とを用意した。
また、本試料１、２において、シランカップリング剤として、イソプルピルアルコールまたは水で希釈した、３−グリドキシプロピルトリエトキシシランの濃度が１．０ｗｔ％のものと、Ｎ−３（アミノエチル）３−アミノプロピルトリメトキシシランの濃度が１．０ｗｔ％のものとを用いた。
そして、ピール強度試験を行なったところ、比較試料１、２の場合には、絶縁層１５Ａと封止膜１３Ａとの間で剥離が発生したが、そのときのピール強度（ｋＮ／ｍ）は０であり、実質的に測定することができなかった。これに対し、本試料１、２の場合には、シランカップリング剤の種類に関係なく、絶縁層１５Ａと封止膜１３Ａとの間で剥離が発生せず、銅層Ｂと絶縁層１５Ａとの間で剥離が発生し、そのときのピール強度（ｋＮ／ｍ）は０．８以上であった。したがって、封止膜１３Ａと絶縁層１５Ａとの間に密着力向上膜１４Ａを設けると、封止膜１３Ａと絶縁層１５Ａとの間の熱ストレスや機械的ストレスに起因する剥離を抑制することができると言える。
（第２実施形態）
図２０はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す場合と大きく異なる点は、半導体構成体２のシリコン基板４の下面に設けられたシランカップリング剤からなる密着力向上膜５１の下面に接着された接着層３を、ベース板１の上面に設けられたシランカップリング剤からなる密着力向上膜５２の上面に接着させた点である。
この半導体装置を製造する場合には、一例として、図７に示す工程後に、図２１に示すように、スクリーン印刷法などにより、シリコン基板４の下面にシランカップリング剤からなる密着力向上膜５１を形成する。次に、密着力向上膜５１の下面にダイボンド材からなる接着層３を半硬化させて接着する。次に、図２２に示すように、ダイシング工程を経ると、シリコン基板４の下面に密着力向上膜５１および接着層３を有する半導体構成体２が複数個得られる。
次に、図２３に示すように、スクリーン印刷法などにより、ベース板１の上面にシランカップリング剤からなる密着力向上膜５２を形成する。次に、密着力向上膜５２の上面の所定の複数箇所にそれぞれ半導体構成体２の接着層３を本硬化させて接着する。次に、スクリーン印刷法などにより、半導体構成体２の周側面、その周囲における密着力向上膜５２の上面および半導体構成体２の上面にシランカップリング剤からなる密着力向上膜１４ａ、１４ｂ、１４ｃを連続させて形成する。以下、上記第１実施形態の場合と同様の工程を経ると、図２０に示す半導体装置が複数個得られる。
そして、このようにして得られた半導体装置では、上記第１実施形態の場合と同様の効果を有する上、シリコン基板４とダイボンド材からなる接着層３との間の密着力をその間に設けられた密着力向上膜５１を介して大きくすることができ、また、プリント基板用として用いられている材料からなるベース板１とダイボンド材からなる接着層３との間の密着力をその間に設けられた密着力向上膜５２を介して大きくすることができる。この結果、シリコン基板４と接着層３との間の熱ストレスや機械的ストレスに起因する剥離を抑制することができ、また、ベース板１と接着層３との間の熱ストレスや機械的ストレスに起因する剥離を抑制することができる。
（第３実施形態）
図２４はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図２０に示す場合と異なる点は、図２０において半導体構成体２の上面上のみに設けられた密着力向上膜１４ｃを、上層絶縁膜１６の下面全面に対応する密着力向上膜５３として設け、半導体構成体２および絶縁層１５の上面と上層絶縁膜１６との間の密着力を一層大きくした点である。
この半導体装置を製造する場合には、一例として、図２３に示す工程後に、図２５に示すように、スクリーン印刷法などにより、半導体構成体２の周側面に設けられた密着力向上膜１４ａの周囲におけるベース板１の上面に設けられた密着力向上膜１４ｂの上面に、格子状の３枚の絶縁層形成用シート１５ａをピンなど(図示せず）で位置決めしながら積層して配置する。また、ベース板１の下面に、絶縁層形成用シート１５ａと同一の材料からなる第１の下層絶縁膜形成用シート２３ａを配置する。
次に、図２６に示すように、一対の加熱加圧板３７、３８を用いて上下から絶縁層形成用シート１５ａおよび第１の下層絶縁膜形成用シート２３ａを加熱加圧する。すると、絶縁層形成用シート１５ａ中の溶融された熱硬化性樹脂が押し出され、半導体構成体２の周囲におけるベース板１の上面に設けられた密着力向上膜１４ｂの上面に絶縁層１５が形成される。また、ベース板１の下面に第１の下層絶縁膜２３が形成される。
次に、余分な熱硬化性樹脂の除去と平坦化のため、バフ研磨などを行ない、半導体構成体２の上面に設けられた密着力向上膜１４ｃを完全に除去し、図２７に示すように、柱状電極１５および封止膜１３の上面を露出させる。なお、この研磨は、余分な熱硬化性樹脂の除去とある程度の平坦化が行なわれればよく、半導体構成体２の上面に設けられた密着力向上膜１４ｃを完全に除去する必要はない。
次に、図２８に示すように、柱状電極１２、封止膜１３、半導体構成体２の周側面に設けられた密着力向上膜１４ａおよび絶縁層１５の上面に、スクリーン印刷法などにより、シランカップリング剤からなる密着力向上膜５３を形成する。次に、密着力向上膜５３の上面に上層絶縁膜形成用シート１６ａを配置する。また、第１の上層絶縁膜２３の下面に、上層絶縁膜形成用シート１６ａと同一の材料からなる第２の下層絶縁膜形成用シート２４ａを配置する。
次に、図示しない一対の加熱加圧板を用いて上下から上層絶縁膜形成用シート１６ａおよび第２の下層絶縁膜形成用シート２４ａを加熱加圧すると、密着力向上膜５３の上面に上層絶縁膜１６が形成され、また、第１の上層絶縁膜２３の下面に第２の下層絶縁膜２４が形成される。この場合も、上記第１実施形態の場合と同様に、上層絶縁膜１６の上面および第２の下層絶縁膜２４の下面を平坦化するための研磨工程は不要である。以下、上記第１実施形態の場合と同様の工程を経ると、図２４に示す半導体装置が複数個得られる。
（第４実施形態）
図２９はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す場合と大きく異なる点は、上層絶縁膜、上層配線および下層絶縁膜を２層とした点である。すなわち、第１の上層配線１９Ａを含む第１の上層絶縁膜１６Ａの上面には第１の上層絶縁膜１６Ａと同一の材料からなる第２の上層絶縁膜１６Ｂが設けられている。第２の上層絶縁膜１６Ｂの上面には第２の上層下地金属層１８Ｂを含む第２の上層配線１９Ｂが設けられている。
第１の上層下地金属層１８Ａを含む第１の上層配線１９Ａの一端部は、第１の上層絶縁膜１６Ａの開口部１７Ａを介して柱状電極１２の上面に接続されている。第２の上層下地金属層１８Ｂを含む第２の上層配線１９Ｂの一端部は、第２の上層絶縁膜１６Ｂの開口部１７Ｂを介して第１の上層配線１９Ａの接続パッド部に接続されている。半田ボール２２は、最上層絶縁膜２２の開口部２１を介して第２の上層配線１９Ｂの接続パッド部に接続されている。
そして、製造工程中および製造工程後におけるベース板１の反りを低減するため、第１の下層絶縁膜２３の下面には第１の上層絶縁膜１６Ａと同一の材料からなる第２の下層絶縁膜２４Ａが設けられ、第２の下層絶縁膜２４Ａの下面に第２の上層絶縁膜１６Ｂと同一の材料からなる第３の下層絶縁膜２４Ｂが設けられ、第３の下層絶縁膜２４Ｂの下面に最上層絶縁膜２０と同一の材料からなる最下層絶縁膜２５が設けられている。なお、上層絶縁膜および上層配線は３層以上としてもよい。
（その他の実施形態）
上記実施形態では、互いに隣接する半導体構成体２間において切断したが、これに限らず、２個またはそれ以上の半導体構成体２を１組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、複数で１組の半導体構成体２は同種、異種のいずれであってもよい。
また、ベース板１は、プリント基板のコア材のみでなく、コア材の一面または両面に銅箔などの金属箔が全面あるいはパターニングされて形成された基板、銅やステンレス鋼などからなる金属板、あるいはガラス板、セラミック板などであってもよく、また、１枚の部材に限らず、絶縁膜および配線が交互に積層された多層印刷回路板であってもよい。
さらに、上記実施形態では、ベース板１上に半導体構成体２の外部接続用電極である柱状電極１２をベース板１とは反対面側に向けたフェースアップボンディング法としているが、半導体構成体２の外部接続用電極をベース板１の上面側に向けた、所謂、フェースダウンボンディング法の場合にも適用可能である。
この発明の第１実施形態としての半導体装置の断面図。 図１に示す半導体装置の製造方法の一例において、当初用意したものの断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 図１２に続く工程の断面図。 図１３に続く工程の断面図。 図１４に続く工程の断面図。 図１５に続く工程の断面図。 図１６に続く工程の断面図。 図１７に続く工程の断面図。 ピール強度試験の一例を説明するために示す図。 この発明の第２実施形態としての半導体装置の断面図。 図２０に示す半導体装置を製造する際の所定の工程の断面図。 図２１に続く工程の断面図。 図２２に続く工程の断面図。 この発明の第３実施形態としての半導体装置の断面図。 図２４に示す半導体装置を製造する際の所定の工程の断面図。 図２５に続く工程の断面図。 図２６に続く工程の断面図。 図２７に続く工程の断面図。 この発明の第４実施形態としての半導体装置の断面図。
符号の説明
１ ベース板
２ 半導体構成体
３ 接着層
４ シリコン基板
５ 接続パッド
１１ 配線
１２ 柱状電極
１３ 封止膜
１４ａ、１４ｂ、１４ｃ 密着力向上膜
１５ 絶縁層
１６ 上層絶縁膜
１９ 上層配線
２０ 最上層絶縁膜
２２ 半田ボール

Claims (6)

  1. 半導体基板および該半導体基板上に設けられた複数の外部接続用電極としての柱状電極、前記柱状電極の周囲を覆う封止膜、前記半導体基板下に設けられた第１の密着力向上膜、前記第１の密着力向上膜下に設けられた接着層を有する少なくとも１つの半導体構成体と、
    第２の密着力向上膜が上面に設けられたベース部材と、
    前記半導体構成体の周側面、前記半導体構成体の周囲における前記第２の密着力向上膜の上面、前記半導体構成体の上面に設けられた第３の密着力向上膜と、
    前記ベース部材上に、前記半導体構成体の周側面、前記半導体構成体の周囲における前記ベース部材の上面および前記半導体構成体の上面に設けられた第３の密着力向上膜を介して設けられた、前記半導体構成体の周側面を覆う絶縁層および前記半導体構成体の上面および前記絶縁層の上面を少なくとも１層の上層絶縁膜とを備え、
    前記第２の密着力向上膜の上面に、前記半導体構成体の接着層が接着されていることを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記上層絶縁膜上に前記半導体構成体の外部接続用電極に電気的に接続されて設けられ、接続パッド部を有する少なくとも１層の上層配線を備えていることを特徴とする半導体装置。
  3. 請求項１または２に記載の発明において、前記密着力向上膜はシランカップリング剤からなることを特徴とする半導体装置。
  4. 請求項３に記載の発明において、前記密着力向上膜は、分子中に一般式（ＣｎＨ２ｎ＋１Ｏ）ｍ−Ｓｉ−（ただし、ｎ、ｍ＝１、２、３）を有する材料からなることを特徴とする半導体装置。
  5. 請求項１に記載の発明において、前記最上層の上層配線の接続パッド部を除く部分を覆う最上層絶縁膜を有することを特徴とする半導体装置。
  6. 請求項５に記載の発明において、前記最上層の上層配線の接続パッド部上に半田ボールが設けられていることを特徴とする半導体装置。
JP2004164363A 2004-06-02 2004-06-02 半導体装置およびその製造方法 Expired - Fee Related JP4398305B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004164363A JP4398305B2 (ja) 2004-06-02 2004-06-02 半導体装置およびその製造方法
US11/143,293 US7256496B2 (en) 2004-06-02 2005-06-01 Semiconductor device having adhesion increasing film to prevent peeling
KR1020050046599A KR100695343B1 (ko) 2004-06-02 2005-06-01 반도체장치 및 그 제조방법
TW094118101A TWI276215B (en) 2004-06-02 2005-06-02 Semiconductor device having adhesion increasing film and method of fabricating the same
CNB2005100755163A CN100459125C (zh) 2004-06-02 2005-06-02 半导体器件的制造方法
US11/761,796 US7910405B2 (en) 2004-06-02 2007-06-12 Semiconductor device having adhesion increasing film to prevent peeling

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004164363A JP4398305B2 (ja) 2004-06-02 2004-06-02 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009210588A Division JP4965617B2 (ja) 2009-09-11 2009-09-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005347461A JP2005347461A (ja) 2005-12-15
JP4398305B2 true JP4398305B2 (ja) 2010-01-13

Family

ID=35446785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004164363A Expired - Fee Related JP4398305B2 (ja) 2004-06-02 2004-06-02 半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US7256496B2 (ja)
JP (1) JP4398305B2 (ja)
KR (1) KR100695343B1 (ja)
CN (1) CN100459125C (ja)
TW (1) TWI276215B (ja)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4093186B2 (ja) * 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
JP3945483B2 (ja) * 2004-01-27 2007-07-18 カシオ計算機株式会社 半導体装置の製造方法
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
JP2006173232A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4458010B2 (ja) * 2005-09-26 2010-04-28 カシオ計算機株式会社 半導体装置
JP5164362B2 (ja) * 2005-11-02 2013-03-21 キヤノン株式会社 半導体内臓基板およびその製造方法
JP4851794B2 (ja) 2006-01-10 2012-01-11 カシオ計算機株式会社 半導体装置
JP4193897B2 (ja) 2006-05-19 2008-12-10 カシオ計算機株式会社 半導体装置およびその製造方法
US8450148B2 (en) * 2006-12-14 2013-05-28 Infineon Technologies, Ag Molding compound adhesion for map-molded flip-chip
US20080203557A1 (en) * 2007-01-30 2008-08-28 Sanyo Electric Co., Ltd. Semiconductor module and method of manufacturing the same
US8009935B2 (en) 2007-07-30 2011-08-30 Casio Computer Co., Ltd. Pixel interpolation circuit, pixel interpolation method, and recording medium
JP2009043857A (ja) * 2007-08-08 2009-02-26 Casio Comput Co Ltd 半導体装置およびその製造方法
KR101161061B1 (ko) * 2007-08-08 2012-07-02 가부시키가이샤 테라미크로스 반도체 장치 제조방법
JP4752825B2 (ja) * 2007-08-24 2011-08-17 カシオ計算機株式会社 半導体装置の製造方法
JP5053003B2 (ja) * 2007-09-05 2012-10-17 株式会社テラミクロス 半導体装置およびその製造方法
TWI419268B (zh) * 2007-09-21 2013-12-11 兆裝微股份有限公司 半導體裝置及其製造方法
US20090079072A1 (en) * 2007-09-21 2009-03-26 Casio Computer Co., Ltd. Semiconductor device having low dielectric insulating film and manufacturing method of the same
US8587124B2 (en) 2007-09-21 2013-11-19 Teramikros, Inc. Semiconductor device having low dielectric insulating film and manufacturing method of the same
JP2009135420A (ja) * 2007-11-05 2009-06-18 Casio Comput Co Ltd 半導体装置およびその製造方法
EP2244288A4 (en) * 2008-02-14 2011-11-02 Mitsubishi Heavy Ind Ltd SEMICONDUCTOR ELEMENT MODULE AND METHOD FOR THE PRODUCTION THEREOF
JP4666028B2 (ja) 2008-03-31 2011-04-06 カシオ計算機株式会社 半導体装置
US8264085B2 (en) 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
JP2010103300A (ja) * 2008-10-23 2010-05-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5700927B2 (ja) * 2008-11-28 2015-04-15 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
TWI399140B (zh) * 2009-06-12 2013-06-11 欣興電子股份有限公司 內埋式封裝結構的製作方法
FR2946795B1 (fr) * 2009-06-12 2011-07-22 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
KR101170878B1 (ko) 2009-06-29 2012-08-02 삼성전기주식회사 반도체 칩 패키지 및 그의 제조방법
JP5563814B2 (ja) * 2009-12-18 2014-07-30 新光電気工業株式会社 半導体装置及びその製造方法
US8884422B2 (en) * 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
US20110156240A1 (en) * 2009-12-31 2011-06-30 Stmicroelectronics Asia Pacific Pte. Ltd. Reliable large die fan-out wafer level package and method of manufacture
JP2011222946A (ja) * 2010-03-26 2011-11-04 Sumitomo Bakelite Co Ltd 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
US9013037B2 (en) 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
US8916481B2 (en) 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
JP5796257B2 (ja) * 2012-05-31 2015-10-21 アイシン・エィ・ダブリュ株式会社 インバータ装置
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
TWI571978B (zh) * 2015-02-16 2017-02-21 亞太優勢微系統股份有限公司 A method of manufacturing a microelement with a support structure
US9741586B2 (en) * 2015-06-30 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating package structures
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
US10079196B2 (en) 2016-07-18 2018-09-18 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
EP3497718B1 (en) 2016-08-12 2025-11-19 Qorvo Us, Inc. Wafer-level package with enhanced performance and corresponding method
WO2018031995A1 (en) 2016-08-12 2018-02-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
EP3497719B1 (en) 2016-08-12 2020-06-10 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10755992B2 (en) * 2017-07-06 2020-08-25 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US12062700B2 (en) 2018-04-04 2024-08-13 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
CN118213279A (zh) 2018-07-02 2024-06-18 Qorvo美国公司 Rf半导体装置及其制造方法
JP7001013B2 (ja) * 2018-08-01 2022-01-19 株式会社村田製作所 コイル部品、コイル部品の製造方法
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12125825B2 (en) 2019-01-23 2024-10-22 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12057374B2 (en) 2019-01-23 2024-08-06 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
KR20250027591A (ko) 2019-01-23 2025-02-26 코르보 유에스, 인크. Rf 반도체 디바이스 및 이를 형성하는 방법
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046570B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12074086B2 (en) 2019-11-01 2024-08-27 Qorvo Us, Inc. RF devices with nanotube particles for enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US12129168B2 (en) 2019-12-23 2024-10-29 Qorvo Us, Inc. Microelectronics package with vertically stacked MEMS device and controller device
KR102438494B1 (ko) * 2020-05-14 2022-09-01 주식회사 네패스라웨 반도체 패키지 및 이의 제조 방법
WO2022126016A2 (en) 2020-12-11 2022-06-16 Qorvo Us, Inc. Multi-level 3d stacked package and methods of forming the same
US12062571B2 (en) 2021-03-05 2024-08-13 Qorvo Us, Inc. Selective etching process for SiGe and doped epitaxial silicon
CN116939950A (zh) * 2022-04-08 2023-10-24 Dsbj私人有限公司 在内部铜焊盘上设有阻焊层的电路板
US20250038043A1 (en) * 2023-07-25 2025-01-30 Taiwan Semiconductor Manufacturing Company Ltd Dendrite mitigation of passive components

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
JPH10256279A (ja) 1997-03-12 1998-09-25 Hitachi Chem Co Ltd 支持基板、支持基板の製造方法、電子部品装置及び支持基板の表面処理方法
JP3410642B2 (ja) * 1997-09-26 2003-05-26 株式会社巴川製紙所 電子部品用耐熱性接着剤組成物
JPH11289103A (ja) * 1998-02-05 1999-10-19 Canon Inc 半導体装置および太陽電池モジュ―ル及びその解体方法
JPH11345905A (ja) 1998-06-02 1999-12-14 Mitsubishi Electric Corp 半導体装置
EP2081419B1 (en) * 1999-09-02 2013-08-07 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
JP4740406B2 (ja) 2000-02-09 2011-08-03 日本特殊陶業株式会社 配線基板およびその製造方法
JP2001244383A (ja) 2000-02-29 2001-09-07 Sumitomo Bakelite Co Ltd 半導体装置
JP3455948B2 (ja) 2000-05-19 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
JP2002151847A (ja) 2000-08-29 2002-05-24 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP4753470B2 (ja) 2000-12-27 2011-08-24 イビデン株式会社 コンデンサ、多層プリント配線板および多層プリント配線板の製造方法
JPWO2002077704A1 (ja) * 2001-03-22 2004-07-15 ソニー株式会社 反射型表示装置および導光板ならびに導光板の製造方法
JP2003060352A (ja) 2001-08-08 2003-02-28 Asahi Kasei Corp 多層プリント配線板
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP2003298005A (ja) 2002-02-04 2003-10-17 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2003249691A (ja) 2002-02-22 2003-09-05 Matsushita Electric Works Ltd 発光装置及びその製造方法
EP1351321B1 (en) * 2002-04-01 2013-12-25 Konica Corporation Support and organic electroluminescence element comprising the support
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
TW546800B (en) * 2002-06-27 2003-08-11 Via Tech Inc Integrated moduled board embedded with IC chip and passive device and its manufacturing method
JP3918681B2 (ja) 2002-08-09 2007-05-23 カシオ計算機株式会社 半導体装置
CA2464078C (en) * 2002-08-09 2010-01-26 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP4126389B2 (ja) * 2002-09-20 2008-07-30 カシオ計算機株式会社 半導体パッケージの製造方法
JP4219660B2 (ja) * 2002-11-18 2009-02-04 信越化学工業株式会社 ウエハダイシング・ダイボンドシート
JP3888302B2 (ja) * 2002-12-24 2007-02-28 カシオ計算機株式会社 半導体装置
EP1636842B1 (en) * 2003-06-03 2011-08-17 Casio Computer Co., Ltd. Stackable semiconductor device and method of manufacturing the same
JP4269806B2 (ja) * 2003-06-30 2009-05-27 カシオ計算機株式会社 半導体装置およびその製造方法
JP3739375B2 (ja) * 2003-11-28 2006-01-25 沖電気工業株式会社 半導体装置及びその製造方法
JP3945483B2 (ja) * 2004-01-27 2007-07-18 カシオ計算機株式会社 半導体装置の製造方法
JP4093186B2 (ja) * 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
JP4055717B2 (ja) * 2004-01-27 2008-03-05 カシオ計算機株式会社 半導体装置およびその製造方法
JP4446772B2 (ja) * 2004-03-24 2010-04-07 三洋電機株式会社 回路装置およびその製造方法
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
US20050231922A1 (en) * 2004-04-16 2005-10-20 Jung-Chien Chang Functional printed circuit board module with an embedded chip
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
US20050275081A1 (en) * 2004-06-12 2005-12-15 Roger Chang Embedded chip semiconductor having dual electronic connection faces
TWI245384B (en) * 2004-12-10 2005-12-11 Phoenix Prec Technology Corp Package structure with embedded chip and method for fabricating the same
US7701071B2 (en) * 2005-03-24 2010-04-20 Texas Instruments Incorporated Method for fabricating flip-attached and underfilled semiconductor devices

Also Published As

Publication number Publication date
KR100695343B1 (ko) 2007-03-15
CN1705124A (zh) 2005-12-07
JP2005347461A (ja) 2005-12-15
US7910405B2 (en) 2011-03-22
US20070232061A1 (en) 2007-10-04
CN100459125C (zh) 2009-02-04
TW200605318A (en) 2006-02-01
KR20060046357A (ko) 2006-05-17
TWI276215B (en) 2007-03-11
US7256496B2 (en) 2007-08-14
US20050269698A1 (en) 2005-12-08

Similar Documents

Publication Publication Date Title
JP4398305B2 (ja) 半導体装置およびその製造方法
JP3925809B2 (ja) 半導体装置およびその製造方法
JP4093186B2 (ja) 半導体装置の製造方法
CN102646628B (zh) 用于制造半导体装置的方法
JP3945483B2 (ja) 半導体装置の製造方法
EP2019574B1 (en) Electronic component-embedded board and method of manufacturing the same
JP2006173232A (ja) 半導体装置およびその製造方法
WO2009028578A2 (en) Semiconductor device including semiconductor constituent and manufacturing method thereof
JP4285707B2 (ja) 半導体装置
JP2004221417A (ja) 半導体装置およびその製造方法
WO2011136363A1 (ja) 回路装置の製造方法
US7906833B2 (en) Semiconductor device and manufacturing method thereof
US7915078B2 (en) Manufacturing method for semiconductor device embedded substrate
JP3925503B2 (ja) 半導体装置
JP4965617B2 (ja) 半導体装置の製造方法
JP5377403B2 (ja) 半導体装置及び回路基板の製造方法
JP4461801B2 (ja) 半導体装置およびその製造方法
JP2012038765A (ja) 半導体装置およびその製造方法
JP4341484B2 (ja) 半導体装置およびその製造方法
JP4103482B2 (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
US7985619B2 (en) Manufacturing method for semiconductor device embedded substrate
JP4561079B2 (ja) 半導体装置の製造方法
JP2007227962A (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
KR20110081628A (ko) 기판의 제조 방법 및 이를 이용한 기판 및 반도체 패키지
JP2010251795A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060314

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070905

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071015

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20071228

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080602

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091022

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees