JP4193897B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4193897B2
JP4193897B2 JP2006316643A JP2006316643A JP4193897B2 JP 4193897 B2 JP4193897 B2 JP 4193897B2 JP 2006316643 A JP2006316643 A JP 2006316643A JP 2006316643 A JP2006316643 A JP 2006316643A JP 4193897 B2 JP4193897 B2 JP 4193897B2
Authority
JP
Japan
Prior art keywords
film
dielectric constant
low dielectric
laminated structure
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006316643A
Other languages
English (en)
Other versions
JP2007335830A (ja
Inventor
愛子 水澤
修 岡田
猛 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006316643A priority Critical patent/JP4193897B2/ja
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to CN201110083231XA priority patent/CN102176433B/zh
Priority to PCT/JP2006/325131 priority patent/WO2007135763A1/en
Priority to CN2006800546508A priority patent/CN101443905B/zh
Priority to KR1020087027472A priority patent/KR101015274B1/ko
Priority to EP06834858A priority patent/EP2018665A1/en
Priority to TW095146789A priority patent/TWI331381B/zh
Priority to US11/638,717 priority patent/US7816790B2/en
Publication of JP2007335830A publication Critical patent/JP2007335830A/ja
Application granted granted Critical
Publication of JP4193897B2 publication Critical patent/JP4193897B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

この発明は半導体装置およびその製造方法に関する。
携帯型電子機器等に代表される小型の電子機器に搭載される半導体装置として、半導体基板とほぼ同じ大きさ（サイズ＆ディメンション）を有するＣＳＰ(Chip Size Package)が知られている。ＣＳＰの中でも、ウエハ状態でパッケージングを完成させ、ダイシングにより個々の半導体装置に分離されたものは、ＷＬＰ（Wafer Level Package)とも言われている。
従来のこのような半導体装置（例えば、特許文献１参照）では、半導体基板に形成された接続パッドを覆う絶縁膜の上面に配線が延出され、延出された配線の一端に形成された接続パッド部上面に多数の柱状電極が設けられ、絶縁膜の上面における柱状電極間に配線を覆って封止膜が形成されている。封止膜はその上面が柱状電極の上面と面一となるように設けられ、柱状電極の上面に半田ボールが設けられている。
特開２００４−３４９４６１号公報
ところで、上記のような半導体装置には、半導体基板と絶縁膜との間に、層間絶縁膜と配線との積層構造からなる層間絶縁膜配線積層構造部を設けたものがある。この場合、微細化に伴って層間絶縁膜配線積層構造部の配線間の間隔が小さくなると、当該配線間の容量が大きくなり、当該配線を伝わる信号の遅延が増大してしまう。
この点を改善するために、層間絶縁膜の材料として、誘電率が層間絶縁膜の材料として一般的に用いられている酸化シリコンの誘電率４．２〜４．０よりも低いｌｏｗ−ｋ材料と言われる等の低誘電率材料が注目されている。ｌｏｗ−ｋ材料としては、酸化シリコン（ＳｉＯ2）に炭素（Ｃ）をドープしたＳｉＯＣやさらにＨを含むＳｉＯＣＨ等が挙げられる。また、誘電率をさらに低くするため、空気を含んだポーラス（多孔性）型の低誘電率膜の検討も行われている。
しかしながら、上述した低誘電率膜を備えた半導体装置では、特に、中空構造を有するポーラス型の低誘電率膜に代表されるように、機械的強度が低く、また水分の影響を受けやすく、ひいては下地層から剥離しやすいという問題がある。
そこで、この発明は、低誘電率膜の剥離を大幅に改善することができる半導体装置およびその製造方法を提供することを目的とする。
請求項１に記載の発明に係る半導体装置は、一面に集積回路が形成された半導体基板と、前記半導体基板の一面上の周辺部を除く領域に設けられ比誘電率が３．９〜１．５である低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部と、前記低誘電率膜配線積層構造部の上面に設けられたパッシベーション膜と、該パッシベーション膜の上面に設けられた有機樹脂からなる絶縁膜と、前記絶縁膜上に前記低誘電率膜配線積層構造部の配線の接続パッド部に接続されて設けられた電極用接続パッド部と、前記電極用接続パッド部上に設けられた外部接続用バンプ電極と、前記絶縁膜上および前記半導体基板の周辺部上に設けられた有機樹脂からなる封止膜とを備え、前記低誘電率膜配線積層構造部の側面がレーザビームを照射することにより前記半導体基板の側面より内側に形成され、該側面が前記絶縁膜および前記封止膜のいずれか一方によって覆われ、前記絶縁膜の側面は、前記低誘電率膜配線積層構造部の側面より内側に配置されていることを特徴とするものである。
請求項２に記載の発明に係る半導体装置は、一面に集積回路が形成された半導体基板と、前記半導体基板の一面上の周辺部を除く領域に設けられ比誘電率が３．９〜１．５である低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部と、前記低誘電率膜配線積層構造部の上面に設けられたパッシベーション膜と、該パッシベーション膜の上面に設けられた有機樹脂からなる絶縁膜と、前記絶縁膜上に前記低誘電率膜配線積層構造部の配線の接続パッド部に接続されて設けられた電極用接続パッド部と、前記電極用接続パッド部上に設けられた外部接続用バンプ電極と、前記絶縁膜上および前記半導体基板の周辺部上に設けられた有機樹脂からなる封止膜とを備え、前記低誘電率膜配線積層構造部の側面がレーザビームを照射することにより前記半導体基板の側面より内側に形成され、該側面が前記絶縁膜および前記封止膜のいずれか一方によって覆われ、前記パッシベーション膜の側面は、前記低誘電率膜配線積層構造部の側面より内側に配置されていることを特徴とするものである。
請求項３に記載の発明に係る半導体装置は、請求項１または２に記載の発明において、前記低誘電率膜配線積層構造部の側面は、前記絶縁膜によって覆われていることを特徴とするものである。
請求項４に記載の発明に係る半導体装置は、請求項３に記載の発明において、前記絶縁膜の側面は、前記封止膜によって覆われていることを特徴とするものである。
請求項５に記載の発明に係る半導体装置は、請求項１または２に記載の発明において、前記絶縁膜と前記低誘電率膜配線積層構造部の側面は実質的に一面を形成し、前記絶縁膜と前記低誘電率膜配線積層構造部の側面は前記封止膜によって覆われていることを特徴とするものである。
請求項６に記載の発明に係る半導体装置は、請求項１または２に記載の発明において、前記低誘電率膜は、フッ化エチレン、フッ素化ポリイミド、ポリオレフィン、フィラーを加えたポリイミド樹脂、ベンゾシクロブテン（ＢＣＢ）、有機ポリマー系のｌｏｗ−ｋ材料のいずれかを含むことを特徴とするものである。
請求項７に記載の発明に係る半導体装置は、請求項６に記載の発明において、前記パッシベーション膜および前記絶縁膜の側面は前記低誘電率膜配線積層構造部の側面より内側に配置されていることを特徴とするものである。
請求項８に記載の発明に係る半導体装置は、請求項７に記載の発明において、前記低誘電率膜は、比誘電率が比誘電率が３．９〜２．５であることを特徴とするものである。
請求項９に記載の発明に係る半導体装置の製造方法は、集積回路が形成された一面上に、比誘電率が３．９〜１．５である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部および低誘電率膜配線積層構造部上に有機樹脂からなる絶縁膜が形成された半導体ウエハを準備する工程と、ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部および前記絶縁膜をレーザビームを照射することにより除去して前記低誘電率膜配線積層構造部の側面および前記絶縁膜の側面を露出する溝を形成する工程と、前記絶縁膜上に前記配線に接続される電極用接続パッド部を形成する工程と、前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程と、前記絶縁膜の上面における前記外部接続用バンプ電極間、前記低誘電率膜配線積層構造部の側面および前記絶縁膜の側面を覆う封止膜を形成する工程と、を含み、上記の各工程をこの順に行うことを特徴とするものである。
請求項１０に記載の発明に係る半導体装置の製造方法は、請求項９に記載の発明において、前記封止膜を形成する工程は、前記低誘電率膜配線積層構造部の側面および前記絶縁膜の側面を覆うと共に前記溝内に充填する工程を含むことを特徴とするものである。
請求項１１に記載の発明に係る半導体装置の製造方法は、請求項９に記載の発明において、前記溝を形成する工程おいて、ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部および前記絶縁膜を除去した後、前記電極用接続パッド部を形成する工程の前に前記低誘電率膜配線積層構造部の上面および側面、および前記絶縁膜の側面に前記外部接続用バンプ電極を形成するための下地金属層を形成する工程を含むことを特徴とするものである。
請求項１２に記載の発明に係る半導体装置の製造方法は、請求項１１に記載の発明において、前記下地金属層上に前記電極用接続パッド部を有する上層配線を形成する工程を含むことを特徴とするものである。
請求項１３に記載の発明に係る半導体装置の製造方法は、請求項９に記載の発明において、前記低誘電率膜は、フッ化エチレン、フッ素化ポリイミド、ポリオレフィン、フィラーを加えたポリイミド樹脂、ベンゾシクロブテン（ＢＣＢ）、有機ポリマー系のｌｏｗ−ｋ材料のいずれかを含むことを特徴とするものである。
請求項１４に記載の発明に係る半導体装置の製造方法は、集積回路が形成された一面上に、比誘電率が３．９〜１．５である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部および低誘電率膜配線積層構造部上にパッシベーション膜が形成された半導体ウエハを準備する工程と、ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部および前記パッシベーション膜をレーザビームを照射することにより除去して前記低誘電率膜配線積層構造部の側面および前記パッシベーション膜の側面を露出する溝を形成する工程と、前記パッシベーション膜の上面および前記溝から露出された前記低誘電率膜配線積層構造部の側面および前記パッシベーション膜の側面を覆う有機樹脂膜を形成する工程と、前記有機樹脂膜上に前記配線の接続パッド部に接続された電極用接続パッド部を形成する工程と、前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程と、前記有機樹脂膜上における前記外部接続用バンプ電極間、前記低誘電率膜配線積層構造部の側面および前記パッシベーション膜の側面を覆う封止膜を形成する工程と、前記封止膜および前記半導体ウエハを切断して、個々の半導体装置を複数個得る工程と、を含み、上記の各工程をこの順に行うことを特徴とするものである。
請求項１５に記載の発明に係る半導体装置の製造方法は、請求項１４に記載の発明において、前記封止膜を形成する工程は、前記封止膜で前記有機樹脂膜の側面を覆う工程を含むことを特徴とするものである。
請求項１６に記載の発明に係る半導体装置の製造方法は、請求項１５に記載の発明において、前記有機樹脂膜を形成する工程は、前記有機樹脂膜を前記溝内に充填する工程、この後、前記溝内に充填された前記有機樹脂膜の前記溝の中央部に対応する部分を除去する工程を含み、前記封止膜で前記有機樹脂膜の側面を覆う工程は、除去された前記有機樹脂膜の部分に前記封止膜を充填する工程を含むことを特徴とするものでる。
請求項１７に記載の発明に係る半導体装置の製造方法は、請求項１４に記載の発明において、前記低誘電率膜は、フッ化エチレン、フッ素化ポリイミド、ポリオレフィン、フィラーを加えたポリイミド樹脂、ベンゾシクロブテン（ＢＣＢ）、有機ポリマー系のｌｏｗ−ｋ材料のいずれかを含むことを特徴とするものである。
請求項１８に記載の発明に係る半導体装置の製造方法は、集積回路が形成された一面上に、比誘電率が３．９〜１．５である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成され、前記低誘電率膜配線積層構造部上に有機樹脂からなる絶縁膜が形成された半導体ウエハを準備する工程と、前記絶縁膜をダイシングストリート上よりも内側の領域に側部を有する平面形状にパターン形成する工程と、前記ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部をレーザビームを照射することにより除去して前記低誘電率膜配線積層構造部の側面を前記ダイシングストリート上と前記絶縁膜の側部との中間に位置するようパターン形成する工程と、前記絶縁膜上に前記配線に接続される電極用接続パッド部を形成する工程と、前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程と、前記絶縁膜の上面における前記外部接続用バンプ電極間、前記低誘電率膜配線積層構造部の側面および前記絶縁膜の側面を覆う封止膜を形成する工程と、を含み、上記各工程をこの順に行うことを特徴とするものである。
請求項１９に記載の発明に係る半導体装置の製造方法は、請求項１８に記載の発明において、前記低誘電率膜配線積層構造部上に有機樹脂からなる絶縁膜がパターン形成された半導体ウエハを準備する工程は、前記低誘電率膜配線積層構造部と前記絶縁膜との間にパッシベーション膜をパターン形成する工程を含むことを特徴とするものである。
そして、この発明によれば、半導体基板上の周辺部を除く領域に比誘電率が３．９〜１．５である低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部を設け、レーザビームを照射することより低誘電率膜配線積層構造部の側面を形成し、その上面および側面を有機樹脂からなる絶縁膜で覆っているので、低誘電率膜の切欠き、破損を防止すると共にその剥離を改善することができる。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置はシリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路が設けられ、上面周辺部には、２個のみを図示するが実際には多数の、アルミニウム系金属等からなる接続パッド２が集積回路に接続されて設けられている。
シリコン基板１の上面において接続パッド２の外側の周辺部を除く領域には低誘電率膜配線積層構造部３が設けられている。低誘電率膜配線積層構造部３は、複数層例えば４層の低誘電率膜４と同数層のアルミニウム系金属等からなる配線５とが交互に積層された構造となっている。
低誘電率膜４の材料としては、フッ化エチレン、フッ素化ポリイミド、ポリオレフィン、フィラーを加えたポリイミド樹脂、ベンゾシクロブテン（ＢＣＢ）、有機ポリマー系のｌｏｗ−ｋ材料等が挙げられ、比誘電率が３．９〜１．５のものを用いることができ、特に、比誘電率が３．９〜２．５のものを好適に用いることができる。
この場合、各層の配線５は層間で互いに接続されている。最下層の配線５の一端部は、最下層の低誘電率膜４に設けられた開口部６を介して接続パッド２に接続されている。最上層の配線５の接続パッド部５ａは最上層の低誘電率膜４の上面周辺部に配置されている。
最上層の配線５を含む最上層の低誘電率膜４の上面には酸化シリコン等の無機材料または低誘電率膜からなるパッシベーション膜７が設けられている。最上層の配線５の接続パッド部５ａに対応する部分におけるパッシベーション膜７には開口部８が設けられている。パッシベーション膜７の上面には主成分がポリイミド、エポキシ、フェノール、ビスマレイミド、アクリル、合成ゴム、ポリベンゾオキサイド等の有機材料からなる保護膜９が設けられている。パッシベーション膜７の開口部８に対応する部分における保護膜９には開口部１０が設けられている。
保護膜９の上面には銅等からなる下地金属層１１が設けられている。下地金属層１１の上面全体には銅からなる上層配線１２が設けられている。下地金属層１１を含む上層配線１２の一端部は、パッシベーション膜７および保護膜９の開口部８、１０を介して最上層の配線５の接続パッド部５ａに接続されている。上層配線１２の接続パッド部上面には銅からなる柱状電極１３が設けられている。
上層配線１２を含む保護膜９の上面およびシリコン基板１の周辺部上面にはエポキシ系樹脂等の有機材料からなる封止膜１４がその上面が柱状電極１３の上面と面一となるように設けられている。この状態では、低誘電率膜配線積層構造部３、パッシベーション膜７および保護膜９の側面は封止膜１４によって覆われている。柱状電極１３の上面には半田ボール１５が設けられている。
以上のように、この半導体装置では、シリコン基板１上の周辺部を除く領域に低誘電率膜４と配線５との積層構造からなる低誘電率膜配線積層構造部３を設け、低誘電率膜配線積層構造部３、パッシベーション膜７および保護膜９の側面を封止膜１４によって覆っており、シリコン基板１から低誘電率膜配線積層構造部３が剥離しにくい構造となっている。
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ２１という）上に、接続パッド２と、各４層の低誘電率膜４および配線５と、パッシベーション膜７とが設けられ、最上層の配線５の接続パッド部５ａの中央部がパッシベーション膜７に設けられた開口部８を介して露出されたものを用意する。
低誘電率膜材料としては、フッ化エチレン、フッ素化ポリイミド、ポリオレフィン、フィラーを加えたポリイミド樹脂、ベンゾシクロブテン（ＢＣＢ）、有機ポリマー系のｌｏｗ−ｋ材料等が挙げられ、比誘電率が３．９〜１．５のものを用いることができ、特に、比誘電率が３．９〜２．５のものを好適に用いることができる。なお、図２において、符号２２で示す領域はダイシングストリートに対応する領域である。
次に、図３に示すように、スクリーン印刷法、スピンコート法等により、パッシベーション膜７の開口部８を介して露出された最上層の配線５の接続パッド部５ａの上面を含むパッシベーション膜７の上面にポリイミド系樹脂等の有機材料からなる保護膜９を形成する。
次に、図４に示すように、レーザビームを照射するレーザ加工により、ダイシングストリート２２およびその両側の領域における保護膜９、パッシベーション膜７および４層の低誘電率膜４に溝２３を形成し、且つ、パッシベーション膜７の開口部８に対応する部分における保護膜９に開口部１０を形成する。
ここで、低誘電率膜４は脆いため、ブレードにより切断して溝２３を形成する場合には、切断面において低誘電率膜４に多数の切欠け、破損が生じてしまうので、溝２３の形成は、レーザビームにより低誘電率膜４を切断する方法が推奨される。レーザビームにより溝２３を加工する場合、レーザビームがシリコン基板１の上面に照射されるとシリコン基板１の上面が溶融し、シリコン基板１から跳ね上がってからシリコン基板１上に落下するため、溝２３の底面は図４に図示の如く凹凸となる。
この状態では、ダイシングストリート２２およびその両側の領域における半導体ウエハ２１の上面は溝２３を介して露出されている。また、半導体ウエハ２１上に積層された４層の低誘電率膜４、パッシベーション膜７および保護膜９が溝２３により分離されることにより、図１に示す低誘電率膜配線積層構造部３が形成されている。
ここで、一例として、溝２３の幅は、１０〜１０００μｍ×２＋ダイシングストリート２２（ダイシングカッタ）の幅となっている。すなわち、図１を参照して説明すると、低誘電率膜配線積層構造部３、パッシベーション膜７および保護膜９の側面を覆っている封止膜１４の幅は１０〜１０００μｍである。
次に、図５に示すように、パッシベーション膜７および保護膜９の開口部８、１０を介して露出された最上層の配線５の接続パッド部５ａの上面および溝２３を介して露出された半導体ウエハ２１の上面を含む保護膜９の上面全体に下地金属層１１を形成する。この場合、下地金属層１１は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層１１の上面にメッキレジスト膜２４をパターン形成する。この場合、上層配線１２形成領域に対応する部分におけるメッキレジスト膜２４には開口部２５が形成されている。次に、下地金属層１１をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜２４の開口部２５内の下地金属層１１の上面に上層配線１２を形成する。次に、メッキレジスト膜２４を剥離する。
次に、図６に示すように、上層配線１２を含む下地金属層１１の上面にメッキレジスト膜２６をパターン形成する。この場合、上層配線１２の接続パッド部（柱状電極１３形成領域）に対応する部分におけるメッキレジスト膜２６には開口部２７が形成されている。次に、下地金属層１１をメッキ電流路とした銅の電解メッキを行うことにより、メッキレジスト膜２６の開口部２７内の上層配線１２の接続パッド部上面に高さ５０〜１５０μｍの柱状電極１３を形成する。次に、メッキレジスト膜２６を剥離し、次いで、上層配線１２をマスクとして下地金属層１１の不要な部分をエッチングして除去すると、図７に示すように、上層配線１２下にのみ下地金属層１１が残存される。
次に、図８に示すように、スクリーン印刷法、スピンコート法等により、上層配線１２、柱状電極１３を含む保護膜９の上面および溝２３を介して露出された半導体ウエハ２１の上面にエポキシ系樹脂等の有機材料からなる封止膜１４をその厚さが柱状電極１３の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１３の上面は封止膜１４によって覆われている。また、保護膜９、パッシベーション膜７および４層の低誘電率膜４の側面は封止膜１４によって覆われている。
次に、封止膜１４の上面側を適宜に研削し、図９に示すように、柱状電極１３の上面を露出させ、且つ、この露出された柱状電極１３の上面を含む封止膜１４の上面を平坦化する。この封止膜１４の上面の平坦化に際し、封止膜１４と共に柱状電極１３の上面部を数μｍ〜十数μｍ研削してもよい。
次に、図１０に示すように、柱状電極１３の上面に半田ボール１５を形成する。次に、図１１に示すように、封止膜１４および半導体ウエハ２１を溝２３内の中央部のダイシングストリート２２に沿って切断する。前述した如く、溝２３は、ダイシングストリート２２よりも幅広に形成されているため、図１に示すように、低誘電率膜配線積層構造部３の側面は封止膜１４によって覆われ、合わせて、パッシベーション膜７の側面および保護膜９の上面および側面が封止膜１４によって覆われた構造の半導体装置が複数個得られる。
なお、上記実施形態において、半導体ウエハ２１の上面が溝２３の底部の如く図示されているが、レーザビームにより半導体ウエハ２１の上面が除去されるように溝２３を形成し、溝２３の底部が半導体ウエハ２１の上面より陥没するようにしてもよい。また、半導体ウエハ２３の上面に、フィールド酸化膜等の絶縁膜が形成されている場合には、このフィール酸化膜の上面あるいはその膜厚の中間部が溝２３の底部となるようにして、溝２３の底部が、半導体ウエハ２１の上面よりも上方に位置するようにすることもできる。
（第２実施形態）
図１２はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、パッシベーション膜７の上面および側面、および低誘電率膜配線積層構造部３の側面を保護膜９で覆い、保護膜９の側面を封止膜１４で覆った点である。
この半導体装置を製造する場合には、一例として、図３に示すものを用意した後に、図１３に示すように、レーザビームを照射するレーザ加工により、ダイシングストリート２２およびその両側の領域におけるパッシベーション膜７および４層の低誘電率膜４に溝２３を形成する。
この状態では、ダイシングストリート２２およびその両側の領域における半導体ウエハ２１の上面は溝２３を介して露出されている。また、半導体ウエハ２１上に積層された４層の低誘電率膜４およびパッシベーション膜７が溝２３により分離されることにより、図１２に示す低誘電率膜配線積層構造部３が形成されている。
次に、図１４に示すように、スクリーン印刷法、スピンコート法等により、パッシベーション膜７の開口部８を介して露出された最上層の配線５の接続パッド部５ａの上面を含むパッシベーション膜７の上面および溝２３を介して露出された半導体ウエハ２１の上面にポリイミド系樹脂等の有機材料からなる保護膜９を形成する。
次に、図１５に示すように、レーザビームを照射するレーザ加工あるいはダイシングブレードを用いた切削加工により、ダイシングストリート２２およびその両側の領域における保護膜９に溝２３よりもやや幅狭の溝２３ａを形成し、且つ、パッシベーション膜７の開口部８に対応する部分における保護膜９に開口部１２を形成する。以下は、上記第１実施形態の図５以下の工程と同様であるので、省略する。
（第３実施形態）
図１６はこの発明の第３実施形態としての半導体装置の断面図を示す。第３実施形態では、パッシベーション膜７の上面および側面、および低誘電率膜４の側面を覆う保護膜９が、シリコン基板１の端面と同一面まで延出されている点が第２実施形態とは異なる。この構造を得るには、第２実施形態における図１４に示されているように、保護膜９を凹部２３内に完全に充填し、図１５に示すような溝２３ａを形成しなければよい。
（第４実施形態）
図１７はこの発明の第４実施形態としての半導体装置の断面図を示す。第４実施形態は第１実施形態と近似した構成を有するものであるので、第１実施形態との相違点についてのみ説明し、共通な点に関してはその説明を省略する。第４実施形態が第１実施形態と異なる点は、低誘電率膜配線積層構造部３上に形成されるパッシベーション膜７および保護膜９が低誘電率膜配線積層構造部３よりも小さいサイズとされている点である。
すなわち、パッシベーション膜７は、低誘電率膜配線積層構造部３上に該低誘電率膜配線積層構造部３よりも小さいサイズに形成され、保護膜９は、パッシベーション膜７上全面および低誘電率膜配線積層構造部３の周縁部上に、該低誘電率膜配線積層構造部３よりも小さいサイズに形成されている。
このような半導体装置を製造するには、図２に図示されているように、低誘電率膜配線積層構造部３上全面にパッシベーション膜７を成膜した後、このパッシベーション７をフォトリソグラフィ技術を用いてパターニングし、次に、パッシベーション膜７上およびパッシベーション膜７から露出した低誘電率膜配線積層構造部３の最上層の低誘電率膜４上に保護膜９を成膜し、次に、この保護膜９をフォトリソグラフィ技術を用いてパターニングする。この後、レーザビームを照射して、低誘電率膜配線積層構造部３を加工し、溝２３を形成する。
この第４実施形態の方法による場合には、レーザビームにより低誘電率膜配線積層構造部３のみを加工し、パッシベーション膜７および保護膜９を加工することはないので、低誘電率膜配線積層構造部３の、特に、低誘電率膜４を加工するに最適なレーザビームの条件に設定することができるので、低誘電率膜４の加工を能率的に且つ高精度に行うことができるという効果がある。
なお、上記各実施形態では、保護膜９上に上層配線１２を形成し、この上層配線１２の接続パッド部上に柱状電極１３を形成した構造を有するものであるが、この発明は、保護膜９上に、直接、接続パッド部を形成し、この接続パッド部上に半田ボール１５等の外部接続用バンプ電極を形成する構造に適用することもできる。
この発明の第１実施形態としての半導体装置の断面図。 図１に示す半導体装置の製造に際し、当初用意したものの断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 この発明の第２実施形態としての半導体装置の断面図。 図１２に示す半導体装置の製造に際し、所定の工程の断面図。 図１３に続く工程の断面図。 図１４に続く工程の断面図。 この発明の第３実施形態としての半導体装置の断面図。 この発明の第４実施形態としての半導体装置の断面図。
符号の説明
１ シリコン基板
２ 接続パッド
３ 低誘電率膜配線積層構造部
４ 低誘電率膜
５ 配線
７ パッシベーション膜
９ 保護膜
１１ 下地金属層
１２ 上層配線
１３ 柱状電極
１４ 封止膜
１５ 半田ボール
２１ 半導体ウエハ
２２ ダイシングストリート
２３ 溝

Claims (19)

  1. 一面に集積回路が形成された半導体基板と、前記半導体基板の一面上の周辺部を除く領域に設けられ比誘電率が３．９〜１．５である低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部と、前記低誘電率膜配線積層構造部の上面に設けられたパッシベーション膜と、該パッシベーション膜の上面に設けられた有機樹脂からなる絶縁膜と、前記絶縁膜上に前記低誘電率膜配線積層構造部の配線の接続パッド部に接続されて設けられた電極用接続パッド部と、前記電極用接続パッド部上に設けられた外部接続用バンプ電極と、前記絶縁膜上および前記半導体基板の周辺部上に設けられた有機樹脂からなる封止膜とを備え、前記低誘電率膜配線積層構造部の側面がレーザビームを照射することにより前記半導体基板の側面より内側に形成され、該側面が前記絶縁膜および前記封止膜のいずれか一方によって覆われ、前記絶縁膜の側面は、前記低誘電率膜配線積層構造部の側面より内側に配置されていることを特徴とする半導体装置。
  2. 一面に集積回路が形成された半導体基板と、前記半導体基板の一面上の周辺部を除く領域に設けられ比誘電率が３．９〜１．５である低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部と、前記低誘電率膜配線積層構造部の上面に設けられたパッシベーション膜と、該パッシベーション膜の上面に設けられた有機樹脂からなる絶縁膜と、前記絶縁膜上に前記低誘電率膜配線積層構造部の配線の接続パッド部に接続されて設けられた電極用接続パッド部と、前記電極用接続パッド部上に設けられた外部接続用バンプ電極と、前記絶縁膜上および前記半導体基板の周辺部上に設けられた有機樹脂からなる封止膜とを備え、前記低誘電率膜配線積層構造部の側面がレーザビームを照射することにより前記半導体基板の側面より内側に形成され、該側面が前記絶縁膜および前記封止膜のいずれか一方によって覆われ、前記パッシベーション膜の側面は、前記低誘電率膜配線積層構造部の側面より内側に配置されていることを特徴とする半導体装置。
  3. 請求項１または２に記載の発明において、前記低誘電率膜配線積層構造部の側面は、前記絶縁膜によって覆われていることを特徴とする半導体装置。
  4. 請求項３に記載の発明において、前記絶縁膜の側面は、前記封止膜によって覆われていることを特徴とする半導体装置。
  5. 請求項１または２に記載の発明において、前記絶縁膜と前記低誘電率膜配線積層構造部の側面は実質的に一面を形成し、前記絶縁膜と前記低誘電率膜配線積層構造部の側面は前記封止膜によって覆われていることを特徴とする半導体装置。
  6. 請求項１または２に記載の発明において、前記低誘電率膜は、フッ化エチレン、フッ素化ポリイミド、ポリオレフィン、フィラーを加えたポリイミド樹脂、ベンゾシクロブテン（ＢＣＢ）、有機ポリマー系のｌｏｗ−ｋ材料のいずれかを含むことを特徴とする半導体装置。
  7. 請求項６に記載の発明において、前記パッシベーション膜および前記絶縁膜の側面は前記低誘電率膜配線積層構造部の側面より内側に配置されていることを特徴とする半導体装置。
  8. 請求項７に記載の発明において、前記低誘電率膜は、比誘電率が比誘電率が３．９〜２．５であることを特徴とする半導体装置。
  9. 集積回路が形成された一面上に、比誘電率が３．９〜１．５である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部および低誘電率膜配線積層構造部上に有機樹脂からなる絶縁膜が形成された半導体ウエハを準備する工程と、
    ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部および前記絶縁膜をレーザビームを照射することにより除去して前記低誘電率膜配線積層構造部の側面および前記絶縁膜の側面を露出する溝を形成する工程と、
    前記絶縁膜上に前記配線に接続される電極用接続パッド部を形成する工程と、
    前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程と、
    前記絶縁膜の上面における前記外部接続用バンプ電極間、前記低誘電率膜配線積層構造部の側面および前記絶縁膜の側面を覆う封止膜を形成する工程と、
    を含み、上記の各工程をこの順に行うことを特徴とする半導体装置の製造方法。
  10. 請求項９に記載の発明において、前記封止膜を形成する工程は、前記低誘電率膜配線積層構造部の側面および前記絶縁膜の側面を覆うと共に前記溝内に充填する工程を含むことを特徴とする半導体装置の製造方法。
  11. 請求項９に記載の発明において、前記溝を形成する工程おいて、ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部および前記絶縁膜を除去した後、前記電極用接続パッド部を形成する工程の前に前記低誘電率膜配線積層構造部の上面および側面、および前記絶縁膜の側面に前記外部接続用バンプ電極を形成するための下地金属層を形成する工程を含むことを特徴とする半導体装置の製造方法。
  12. 請求項１１に記載の発明において、前記下地金属層上に前記電極用接続パッド部を有する上層配線を形成する工程を含むことを特徴とする半導体装置の製造方法。
  13. 請求項９に記載の発明において、前記低誘電率膜は、フッ化エチレン、フッ素化ポリイミド、ポリオレフィン、フィラーを加えたポリイミド樹脂、ベンゾシクロブテン（ＢＣＢ）、有機ポリマー系のｌｏｗ−ｋ材料のいずれかを含むことを特徴とする半導体装置の製造方法。
  14. 集積回路が形成された一面上に、比誘電率が３．９〜１．５である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部および低誘電率膜配線積層構造部上にパッシベーション膜が形成された半導体ウエハを準備する工程と、
    ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部および前記パッシベーション膜をレーザビームを照射することにより除去して前記低誘電率膜配線積層構造部の側面および前記パッシベーション膜の側面を露出する溝を形成する工程と、
    前記パッシベーション膜の上面および前記溝から露出された前記低誘電率膜配線積層構造部の側面および前記パッシベーション膜の側面を覆う有機樹脂膜を形成する工程と、
    前記有機樹脂膜上に前記配線の接続パッド部に接続された電極用接続パッド部を形成する工程と、
    前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程と、
    前記有機樹脂膜上における前記外部接続用バンプ電極間、前記低誘電率膜配線積層構造部の側面および前記パッシベーション膜の側面を覆う封止膜を形成する工程と、
    前記封止膜および前記半導体ウエハを切断して、個々の半導体装置を複数個得る工程と、
    を含み、上記の各工程をこの順に行うことを特徴とする半導体装置の製造方法。
  15. 請求項１４に記載の発明において、前記封止膜を形成する工程は、前記封止膜で前記有機樹脂膜の側面を覆う工程を含むことを特徴とする半導体装置の製造方法。
  16. 請求項１５に記載の発明において、前記有機樹脂膜を形成する工程は、前記有機樹脂膜を前記溝内に充填する工程、この後、前記溝内に充填された前記有機樹脂膜の前記溝の中央部に対応する部分を除去する工程を含み、前記封止膜で前記有機樹脂膜の側面を覆う工程は、除去された前記有機樹脂膜の部分に前記封止膜を充填する工程を含むことを特徴とする半導体装置の製造方法。
  17. 請求項１４に記載の発明において、前記低誘電率膜は、フッ化エチレン、フッ素化ポリイミド、ポリオレフィン、フィラーを加えたポリイミド樹脂、ベンゾシクロブテン（ＢＣＢ）、有機ポリマー系のｌｏｗ−ｋ材料のいずれかを含むことを特徴とする半導体装置の製造方法。
  18. 集積回路が形成された一面上に、比誘電率が３．９〜１．５である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成され、前記低誘電率膜配線積層構造部上に有機樹脂からなる絶縁膜が形成された半導体ウエハを準備する工程と、
    前記絶縁膜をダイシングストリート上よりも内側の領域に側部を有する平面形状にパターン形成する工程と、
    前記ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部をレーザビームを照射することにより除去して前記低誘電率膜配線積層構造部の側面を前記ダイシングストリート上と前記絶縁膜の側部との中間に位置するようパターン形成する工程と、
    前記絶縁膜上に前記配線に接続される電極用接続パッド部を形成する工程と、
    前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程と、
    前記絶縁膜の上面における前記外部接続用バンプ電極間、前記低誘電率膜配線積層構造部の側面および前記絶縁膜の側面を覆う封止膜を形成する工程と、
    を含み、上記各工程をこの順に行うことを特徴とする半導体装置の製造方法。
  19. 請求項１８に記載の発明において、前記低誘電率膜配線積層構造部上に有機樹脂からなる絶縁膜がパターン形成された半導体ウエハを準備する工程は、前記低誘電率膜配線積層構造部と前記絶縁膜との間にパッシベーション膜をパターン形成する工程を含むことを特徴とする半導体装置の製造方法。
JP2006316643A 2006-05-19 2006-11-24 半導体装置およびその製造方法 Active JP4193897B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2006316643A JP4193897B2 (ja) 2006-05-19 2006-11-24 半導体装置およびその製造方法
PCT/JP2006/325131 WO2007135763A1 (en) 2006-05-19 2006-12-11 Semiconductor device having low dielectric insulating film and manufacturing method of the same
CN2006800546508A CN101443905B (zh) 2006-05-19 2006-12-11 具有低介电性绝缘膜的半导体器件及其制造方法
KR1020087027472A KR101015274B1 (ko) 2006-05-19 2006-12-11 저유전 절연막을 가지는 반도체 소자 및 그 제조방법
CN201110083231XA CN102176433B (zh) 2006-05-19 2006-12-11 具有低介电性绝缘膜的半导体器件及其制造方法
EP06834858A EP2018665A1 (en) 2006-05-19 2006-12-11 Semiconductor device having low dielectric insulating film and manufacturing method of the same
TW095146789A TWI331381B (en) 2006-05-19 2006-12-14 Semiconductor device and its manufacturing method
US11/638,717 US7816790B2 (en) 2006-05-19 2006-12-14 Semiconductor device having low dielectric insulating film and manufacturing method of the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006139821 2006-05-19
JP2006316643A JP4193897B2 (ja) 2006-05-19 2006-11-24 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007335830A JP2007335830A (ja) 2007-12-27
JP4193897B2 true JP4193897B2 (ja) 2008-12-10

Family

ID=37940424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006316643A Active JP4193897B2 (ja) 2006-05-19 2006-11-24 半導体装置およびその製造方法

Country Status (7)

Country Link
US (1) US7816790B2 (ja)
EP (1) EP2018665A1 (ja)
JP (1) JP4193897B2 (ja)
KR (1) KR101015274B1 (ja)
CN (2) CN101443905B (ja)
TW (1) TWI331381B (ja)
WO (1) WO2007135763A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4913563B2 (ja) * 2006-11-22 2012-04-11 株式会社テラミクロス 半導体装置の製造方法
US20090079072A1 (en) * 2007-09-21 2009-03-26 Casio Computer Co., Ltd. Semiconductor device having low dielectric insulating film and manufacturing method of the same
US8587124B2 (en) 2007-09-21 2013-11-19 Teramikros, Inc. Semiconductor device having low dielectric insulating film and manufacturing method of the same
JP4956465B2 (ja) * 2008-03-04 2012-06-20 株式会社テラミクロス 半導体装置の製造方法
JP4666028B2 (ja) * 2008-03-31 2011-04-06 カシオ計算機株式会社 半導体装置
JP4770892B2 (ja) * 2008-03-31 2011-09-14 カシオ計算機株式会社 半導体装置の製造方法
CN101552248B (zh) * 2008-03-31 2013-01-23 兆装微股份有限公司 半导体装置及其制造方法
US7952187B2 (en) * 2008-03-31 2011-05-31 General Electric Company System and method of forming a wafer scale package
JP4974384B2 (ja) * 2008-09-05 2012-07-11 株式会社テラミクロス 半導体装置の製造方法
JP4645863B2 (ja) * 2008-09-09 2011-03-09 カシオ計算機株式会社 半導体装置の製造方法
US8525335B2 (en) * 2009-07-03 2013-09-03 Teramikros, Inc. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
US20110156240A1 (en) * 2009-12-31 2011-06-30 Stmicroelectronics Asia Pacific Pte. Ltd. Reliable large die fan-out wafer level package and method of manufacture
JP2012138449A (ja) * 2010-12-27 2012-07-19 Teramikros Inc 半導体装置の製造方法
US8829676B2 (en) * 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9013037B2 (en) 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
US9443797B2 (en) * 2012-09-14 2016-09-13 STATS ChipPAC Pte. Ltd. Semiconductor device having wire studs as vertical interconnect in FO-WLP
JP6146976B2 (ja) * 2012-09-24 2017-06-14 オリンパス株式会社 撮像装置、該撮像装置を備える内視鏡
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US10141202B2 (en) * 2013-05-20 2018-11-27 Qualcomm Incorporated Semiconductor device comprising mold for top side and sidewall protection
DE102014117594A1 (de) * 2014-12-01 2016-06-02 Infineon Technologies Ag Halbleiter-Package und Verfahren zu seiner Herstellung
JP6779574B2 (ja) * 2016-12-14 2020-11-04 株式会社ディスコ インターポーザの製造方法
DE102018200452B4 (de) 2018-01-12 2023-08-24 Ford Global Technologies, Llc Entschwefelung einzelner Stickoxidspeicherkatalysatoren in einem dualen Stickoxidspeicherkatalysator-System

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59222954A (ja) * 1983-06-01 1984-12-14 Hitachi Ltd 積層半導体集積回路およびその製法
JP2934876B2 (ja) 1996-07-17 1999-08-16 カシオ計算機株式会社 半導体装置及びその製造方法
JP3455762B2 (ja) * 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
JP4041675B2 (ja) * 2000-04-20 2008-01-30 株式会社ルネサステクノロジ 半導体集積回路装置
JP2002217198A (ja) 2001-01-19 2002-08-02 Hitachi Ltd 半導体装置
JP2003298005A (ja) * 2002-02-04 2003-10-17 Casio Comput Co Ltd 半導体装置およびその製造方法
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
CN1568546B (zh) * 2002-08-09 2010-06-23 卡西欧计算机株式会社 半导体器件及其制造方法
JP3707481B2 (ja) 2002-10-15 2005-10-19 セイコーエプソン株式会社 半導体装置の製造方法
JP2004349361A (ja) * 2003-05-21 2004-12-09 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4285079B2 (ja) 2003-05-22 2009-06-24 カシオ計算機株式会社 半導体装置の製造方法
WO2005024912A2 (en) 2003-09-09 2005-03-17 Intel Corporation Methods of processing thick ild layers using spray coating or lamination for c4 wafer level thick metal integrated flow
JP4012496B2 (ja) * 2003-09-19 2007-11-21 カシオ計算機株式会社 半導体装置
JP2005173517A (ja) 2003-12-12 2005-06-30 Togawa Shunei 乳白色半透過半反射フィルム及びスクリーン板の製造
JP4055717B2 (ja) * 2004-01-27 2008-03-05 カシオ計算機株式会社 半導体装置およびその製造方法
JP4264823B2 (ja) * 2004-03-08 2009-05-20 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4398305B2 (ja) 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
JP4003780B2 (ja) 2004-09-17 2007-11-07 カシオ計算機株式会社 半導体装置及びその製造方法
US7390688B2 (en) * 2005-02-21 2008-06-24 Casio Computer Co.,Ltd. Semiconductor device and manufacturing method thereof
JP4449824B2 (ja) * 2005-06-01 2010-04-14 カシオ計算機株式会社 半導体装置およびその実装構造

Also Published As

Publication number Publication date
TWI331381B (en) 2010-10-01
KR101015274B1 (ko) 2011-02-15
US20070267743A1 (en) 2007-11-22
KR20090005165A (ko) 2009-01-12
WO2007135763A1 (en) 2007-11-29
TW200744173A (en) 2007-12-01
CN101443905A (zh) 2009-05-27
CN102176433B (zh) 2013-03-20
CN101443905B (zh) 2011-10-05
JP2007335830A (ja) 2007-12-27
US7816790B2 (en) 2010-10-19
EP2018665A1 (en) 2009-01-28
CN102176433A (zh) 2011-09-07

Similar Documents

Publication Publication Date Title
JP4193897B2 (ja) 半導体装置およびその製造方法
JP4596001B2 (ja) 半導体装置の製造方法
KR101117505B1 (ko) 반도체 장치 및 그 제조 방법
US8871627B2 (en) Semiconductor device having low dielectric insulating film and manufacturing method of the same
JP4770893B2 (ja) 半導体装置の製造方法
JP2010283367A (ja) 半導体装置の製造方法
JP2008130886A (ja) 半導体装置の製造方法
JP4974384B2 (ja) 半導体装置の製造方法
JP4645863B2 (ja) 半導体装置の製造方法
JP4956465B2 (ja) 半導体装置の製造方法
JP4913563B2 (ja) 半導体装置の製造方法
US20090079072A1 (en) Semiconductor device having low dielectric insulating film and manufacturing method of the same
JP5004907B2 (ja) 半導体装置の製造方法
JP2010093273A (ja) 半導体装置の製造方法
JP2007317692A (ja) 半導体装置およびその製造方法
JP2009135421A (ja) 半導体装置およびその製造方法
JP4770892B2 (ja) 半導体装置の製造方法
JP2009135420A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080219

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080915

R150 Certificate of patent or registration of utility model

Ref document number: 4193897

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250