CN101552248B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101552248B
CN101552248B CN2009101329091A CN200910132909A CN101552248B CN 101552248 B CN101552248 B CN 101552248B CN 2009101329091 A CN2009101329091 A CN 2009101329091A CN 200910132909 A CN200910132909 A CN 200910132909A CN 101552248 B CN101552248 B CN 101552248B
Authority
CN
China
Prior art keywords
mentioned
film
semiconductor device
ditch
diaphragm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009101329091A
Other languages
English (en)
Other versions
CN101552248A (zh
Inventor
小六泰辅
若林猛
冈田修
桑原治
盐田纯司
藤井信充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008224341A external-priority patent/JP4666028B2/ja
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN101552248A publication Critical patent/CN101552248A/zh
Application granted granted Critical
Publication of CN101552248B publication Critical patent/CN101552248B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

本发明提供一种半导体装置及其制造方法。在硅基板(1)的上表面的除去周边部以外的区域上，设有由低介电常数膜(4)和布线(5)的层叠构造构成的低介电常数膜布线层叠构造部(3)。通过密封膜(15)覆盖低介电常数膜布线层叠构造部(3)的周侧面。由此，成为低介电常数膜(4)不易剥离的构造。这时，在硅基板(1)的下表面，为了保护该下表面不发生裂缝等，设有下层保护膜(18)。

Description

半导体装置及其制造方法
技术领域
本发明涉及具有低介电常数膜的半导体装置及其制造方法。
背景技术
作为由便携式电子设备等代表的小型的电子设备中搭载的半导体装置，已知具有与半导体基板大致相同的大小(尺寸及维度)的CSP(芯片尺寸封装：Chip Size Package)。在CSP之中，以晶片状态完成封装、通过切割而分离为各个半导体装置的封装也被称为WLP(晶片级封装：WaferLevel Package)。
在日本专利特开2004-349461号公报中，公开了一种半导体装置，在对形成在半导体基板上的连接焊盘进行覆盖的绝缘膜的上表面，延伸出布线，并在延伸出的布线的一端上形成的连接焊盘部上表面上设有多个柱状电极，在绝缘膜的上表面的柱状电极间覆盖布线而形成有密封膜。密封膜设置为其上表面与柱状电极的上表面成为同一面，在柱状电极的上表面设有焊锡球。
然而，在如上所述的半导体装置中，有在半导体基板的一个面上形成的集成电路中、设置由层间绝缘膜和布线构成的层叠构造的层间绝缘膜布线层叠构造部的装置。这时，如果随着精细化而层间绝缘膜布线层叠构造部的布线间的间隔变小，则该布线间的电容变大，在该布线上传输的信号的延迟增大。
为了改善这一点，作为层间绝缘膜的材料，被称为low-k(低k)材料等的低介电常数材料受到关注，其介电常数比一般作为层间绝缘膜的材料使用的氧化硅的介电常数4.2～4.0更低。作为low-k材料，可以举出在氧化硅(SiO2)中掺杂了碳(C)的SiOC或进一步包含H的SiOCH等。另外，为了进一步降低介电常数，还对包含空气的多孔(porous，多孔性)型的低介电常数膜进行了研究。
但是，在具备上述低介电常数膜的半导体装置中，特别是以具有中空构造的多孔型的低介电常数膜为代表，存在机械强度低、还有容易受到水分的影响、进而容易从基底层剥离的问题。
发明内容
因此，本发明的目的在于提供一种能够大幅度改善低介电常数膜的剥离的半导体装置及其制造方法。
本发明所涉及的半导体装置包括：半导体基板；低介电常数膜布线层叠构造部，设置在上述半导体基板的一个面上的除去周边部以外的区域，由相对介电常数为3.0以下的低介电常数膜和布线的层叠构造构成；以及绝缘膜，设置在上述低介电常数膜布线层叠构造部上。在上述绝缘膜上设有：电极用连接焊盘部，与上述低介电常数膜布线层叠构造部的布线连接；以及外部连接用凸起电极，设置在上述电极用连接焊盘部上。在上述半导体基板、上述低介电常数膜布线层叠构造部和上述绝缘膜的周侧面以及上述外部连接用凸起电极的周围的上述绝缘膜上，设有由有机树脂构成的密封膜，在上述半导体基板的下表面设有由有机树脂构成的下层保护膜。
另外，本发明的半导体装置的制造方法，首先做以下准备：在半导体晶片的一个面上形成有层叠了相对介电常数为3.0以下的低介电常数膜和布线的低介电常数膜布线层叠构造部，在除了切割道及其附近的两侧的区域以外的区域上的上述低介电常数膜布线层叠构造部上形成有绝缘膜，在上述绝缘膜上，与上述低介电常数膜布线层叠构造部的最上层的布线连接而形成有电极用连接焊盘部，在上述电极用连接焊盘部上形成有外部连接用凸起电极。接着，通过照射激光束来除去上述切割道上及其附近的两侧的区域上的上述低介电常数膜布线层叠构造部，从而形成露出(暴露)上述低介电常数膜布线层叠构造部的侧面及上述半导体晶片的上表面的第一沟，并在通过上述第一沟露出的上述半导体晶片的中央部上通过半切(half-cut)形成第二沟。接着，在上述第一、第二沟内及上述绝缘膜上的上述外部连接用凸起电极的周围，形成由有机树脂构成的密封膜，磨削上述半导体晶片的下表面侧而使该半导体晶片的厚度变薄。然后，在上述半导体晶片的下表面形成由有机树脂构成的下层保护膜。之后，沿着上述第一、第二沟内的中央部的上述切割道切断上述密封膜，得到多个各自的半导体装置。
根据本发明，在半导体基板上的除去周边部以外的区域上，设置由相对介电常数为3.0以下的低介电常数膜和布线的层叠构造构成的低介电常数膜布线层叠构造部，并通过密封膜覆盖该低介电常数膜布线层叠构造部的侧面，因此能够大幅度改善低介电常数膜的剥离。这时，在半导体基板的下表面设置由有机树脂构成的下层保护膜，是为了保护半导体基板的下表面不发生裂缝等。
附图说明
图1是作为本发明的第一实施方式的半导体装置的剖面图。
图2是在图1所示的半导体装置的制造方法的一例中、最初准备的对象的剖面图。
图3是接着图2的工序的剖面图。
图4是接着图3的工序的剖面图。
图5是接着图4的工序的剖面图。
图6是接着图5的工序的剖面图。
图7是接着图6的工序的剖面图。
图8是接着图7的工序的剖面图。
图9是接着图8的工序的剖面图。
图10是接着图9的工序的剖面图。
图11是接着图10的工序的剖面图。
图12是接着图11的工序的剖面图。
图13是作为本发明的第二实施方式的半导体装置的剖面图。
图14是在图13所示的半导体装置的制造方法的一例中、规定的工序的剖面图。
图15是接着图14的工序的剖面图。
图16是接着图15的工序的剖面图。
图17是接着图16的工序的剖面图。
图18是作为本发明的第三实施方式的半导体装置的剖面图。
图19是在图18所示的半导体装置的制造方法的一例中、规定的工序的剖面图。
图20是接着图19的工序的剖面图。
图21是接着图20的工序的剖面图。
图22是作为本发明的第四实施方式的半导体装置的剖面图。
图23是在图22所示的半导体装置的制造方法的一例中、规定的工序的剖面图。
图24是接着图23的工序的剖面图。
图25是接着图24的工序的剖面图。
图26是作为本发明的第五实施方式的半导体装置的剖面图。
图27是在图26所示的半导体装置的制造方法的一例中、最初准备的对象的剖面图。
图28是接着图27的工序的剖面图。
图29是作为本发明的第六实施方式的半导体装置的剖面图。
符号说明
1    硅基板
2    连接焊盘
3    低介电常数膜布线层叠构造部
4    低介电常数膜
5    布线
7    钝化膜
9    上层保护膜
11   上层布线
14   柱状电极
15   密封膜
17   焊锡球
18   下层保护膜
21   半导体晶片
22   切割道
23   开口部
24   第一沟
26   第二沟
具体实施方式
(第一实施方式)
图1表示作为本发明的第一实施方式的半导体装置的剖面图。该半导体装置具备硅基板(半导体基板)1。在硅基板1的上表面，设有预定功能的集成电路，特别是晶体管、二极管、电阻、电容器等元件(未图示)，在上表面周边部，设有与上述集成电路的各元件连接的由铝类金属等构成的连接焊盘2。连接焊盘2仅图示了2个，但实际上在硅基板上的上表面设为多个。
在硅基板2的上表面除了连接焊盘2的外侧的周边部以外的区域上，设有用于连接上述集成电路的各元件的低介电常数膜布线层叠构造部3。低介电常数膜布线层叠构造部3为：多层例如4层低介电常数膜4与由相同数量层的铜或铝类金属等构成的布线5相互层叠的构造。
作为低介电常数膜4的材料，可举出具有Si-O结合和Si-H结合的聚硅氧烷类材料(HSQ：含氢硅酸盐类，Hydrogen silsesquioxane，相对介电常数(relative dielectric constant)3.0)、具有Si-O结合和Si-CH3结合的聚硅氧烷类材料(MSQ：甲基硅酸盐类，Methyl silsesquioxane，相对介电常数2.7～2.9)、碳掺杂氧化硅(SiOC：Carbon doped silicon oxide，相对介电常数2.7～2.9)及有机聚合物类的low-k材料等，并且可以使用相对介电常数小于等于3.0且玻璃化转变温度大于等于400℃的材料。
作为有机聚合物类的low-k材料，可举出陶氏化学(Dow Chemical)公司制造的“SiLK(相对介电常数2.6)”及霍尼韦尔电子材料(HoneywellElectronic Materials)公司制造的“FLARE(相对介电常数2.8)”等。这里，玻璃化转变温度大于等于400℃是为了能充分耐受下述制造工序中的温度。还有，也可以使用上述各材料的多孔型。
另外，作为低介电常数膜4的材料，除了上述材料之外，还可以使用通常状态下的相对介电常数比3.0更大、但通过制为多孔型而相对介电常数小于等于3.0且玻璃化转变温度大于等于400℃的材料。例如，氟掺杂氧化硅(FSG：氟化硅玻璃，Fluorinated Silicate Glass，相对介电常数3.5～3.7)、硼掺杂氧化硅(BSG：硼掺杂硅玻璃，Boron-doped Silicate Glass，相对介电常数3.5)及氧化硅(相对介电常数4.0～4.2)。
在低介电常数膜布线层叠构造部3中，各层的布线5在层间互相连接。最下层的布线5的一端部通过设置在最下层的低介电常数膜4上的开口部6连接至连接焊盘2。最上层的布线5的连接焊盘部5a配置在最上层的低介电常数膜4的上表面周边部。
在最上层的布线5及最上层的低介电常数膜4的上表面，设有由氧化硅等无机材料构成的钝化膜(绝缘膜)7。在与最上层的布线5的连接焊盘部5a对应的部分上的钝化膜7上，设有开口部8。在钝化膜7的上表面，设有由聚酰亚胺类树脂等有机树脂构成的上层保护膜(绝缘膜)9。在与钝化膜7的开口部8对应的部分上的上层保护膜9上，设有开口部10。
在上层保护膜9的上表面，设有上层布线11。上层布线11为基底金属层12和上部金属层13的2层构造，该基底金属层12由设置在上层保护膜9的上表面上的铜等构成，该上部金属层13由设置在基底金属层12的上表面上的铜等构成。上层布线11的一端部通过钝化膜7及上层保护膜9的开口部8、10连接至最上层的布线5的连接焊盘部5a。
在上层布线11的连接焊盘部(电极用连接焊盘部)上表面，设有由铜构成的柱状电极(外部连接用凸起电极)14。在硅基板1、低介电常数膜布线层叠构造部3、钝化膜7及上层保护膜9的周侧面以及包括上层布线11在内的上层保护膜9的上表面，设置由环氧类树脂等有机树脂构成的密封膜15，以使其上表面比柱状电极14的上表面高。因此，在柱状电极14上的密封膜15上，设有阶差部16。在密封膜15的阶差部16内及其上侧，焊锡球17设置为连接至柱状电极14的上表面。
在此，低介电常数膜布线层叠构造部3及钝化膜7的侧面实质上形成一个面，并由密封膜15覆盖。上层保护膜9的侧面设置在钝化膜7的侧面的内侧。在硅基板1的周侧面设置的密封膜15的下表面与硅基板1的下表面成为同一面。硅基板1的下表面及设置在硅基板1的周侧面上的密封膜15的下表面上，设有由环氧类树脂等有机树脂构成的下层保护膜18。
如上所述，在该半导体装置中，在硅基板1上除去周边部的区域，设置包含低介电常数膜4和布线5的层叠构造的低介电常数膜布线层叠构造部3，并通过密封膜15覆盖低介电常数膜布线层叠构造部3及钝化膜7的侧面，所以能够做成低介电常数膜布线层叠构造部3不易从硅基板1剥离的构造。另外，通过下层保护膜18覆盖硅基板1的下表面及设置在硅基板1的周侧面上的密封膜15的下表面，所以能够保护硅基板1的下表面不发生裂缝等。
接着，说明该半导体装置的制造方法的一例。首先，如图2所示，准备以下对象，该对象在晶片状态的硅基板(以下称为半导体晶片21)上设置了连接焊盘2、各4层的低介电常数膜4及布线5、钝化膜7、上层保护膜9、包括基底金属层12及上部金属层13的2层结构的上层布线11、以及柱状电极14。
这时，半导体晶片21的厚度比图1所示的硅基板1的厚度在某种程度上更厚。作为低介电常数膜4的材料，举出了如上所述的材料，包括做成多孔型的材料在内，可以使用相对介电常数小于等于3.0且玻璃化转变温度大于等于400℃的材料。柱状电极14的高度比图1所示的柱状电极14的高度在某种程度上更高。在图2中，由符号22所示的区域是与切割道对应的区域，在切割道22及其附近的两侧的区域的上层保护膜9上，形成有开口部23。
上层保护膜9的开口部23是通过旋涂法或丝网法等使聚酰亚胺类或环氧类等有机树脂在钝化膜7的整个面上成膜、并利用光刻法等形成的，在俯视上，具有包围各器件区域(切割道22的各内侧区域)的周围的框状形状。
接着，如图3所示，通过照射激光束的激光加工，在上层保护膜9的开口部23内，切割道(dicing street)22及其附近的两侧的区域上的钝化膜7及4层低介电常数膜4上，形成第一沟24。第一沟24形成为比上层保护膜9的开口部23宽度更窄，与上层保护膜9的开口部23相同，在俯视上，包围各器件区域的周围并在钝化膜7的侧面的外侧设置为框状。
然后，在该状态下，通过第一沟24分离被层叠在半导体晶片21上的4层低介电常数膜4及钝化膜7，从而形成低介电常数膜布线层叠构造部3。另外，钝化膜7及低介电常数膜布线层叠构造部3的侧面实质上形成一个面。
在此，由于低介电常数膜4较脆，所以在用刀切断并形成第一沟24的情况下，在切断面上低介电常数膜4发生多处缺口、破损，所以第一沟24的形成优选通过激光束的照射来切断低介电常数膜4的方法。在通过激光束的照射来形成第一沟24的情况下，若激光束照射到硅基板1的上表面，则硅基板1的上表面发生熔融，该熔融的物质从硅基板1上跳起之后落在硅基板1上，所以第一沟24的底面成为凹凸面24a。即，低介电常数膜布线层叠构造部3的周围的半导体晶片21的上表面通过第一沟24露出，而且成为凹凸面24a。
另外，在上述实施方式中说明了以下方法：即，在钝化膜7的整个面上形成上层保护膜9，并对该上层保护膜9形成图案来形成开口部23之后的如图2所示的状态下，对低介电常数膜布线层叠构造部3照射激光束而形成第一沟24，但是，这时也可以是以下方法：即，在钝化膜7的整个面上形成上层保护膜9，在未对该上层保护膜9形成图案的状态下，照射激光束，在上层保护膜9、钝化膜7及低介电常数膜布线层叠构造部3上一次形成第一沟24。
只是，在上层保护膜9的材料是像聚酰亚胺类树脂等的有机树脂膜、而且该膜厚较厚的情况下，有机树脂膜的激光能量的吸收容量大，所以存在难以切断的缺点。在这点上，优选在上层保护膜9上利用光刻技术来预先形成开口部23的涉及图3进行了说明的方法。
接着，如图4所示，准备切割刀25。该切割刀25由圆盘状的砥石构成，其刃尖的剖面形状大致为コ字形状，其厚度为比切割道22的宽度大而比第一沟24的宽度小的厚度。然后，使用该切割刀25，从切割道22及其附近的两侧上的半导体晶片21的上表面侧半切到半导体晶片21之中，形成道状的第二沟26。
接着，如图5所示，通过丝网印刷法、旋涂法等，在上层布线11的上表面、柱状电极14的上表面、上层保护膜9的上表面、通过上层保护膜9的开口部23露出的钝化膜7的上表面以及通过第一、第二沟24、26露出的半导体晶片21的上表面，形成由环氧类树脂等有机树脂构成的密封膜15，使其厚度比柱状电极14的高度更厚。因此，在该状态下，柱状电极14的上表面被密封膜15覆盖。
接着，适当地磨削密封膜15的上表面侧，如图6所示，露出柱状电极14的上表面，而且，对包括该露出的柱状电极14的上表面在内的密封膜15的上表面进行平坦化。接着，如图7所示，在包括柱状电极14的上表面在内的密封膜15的上表面贴附保护带27。
接着，如图8所示，利用磨削砥石(未图示)来磨削半导体晶片21的下表面侧，直到至少露出形成在第二沟26内的密封膜15。这样，半导体晶片21的厚度变薄，而且，半导体晶片21被分离为各个硅基板1。在该状态下，硅基板1及形成在第二沟26内的密封膜的下表面成为同一面。接着，剥离保护带27。其中，保护带27是在磨削半导体晶片21时作为支撑的支撑部件即可，没有必要是带状。
接着，如图9所示，在硅基板1(半导体晶片21)及形成在第二沟26内的密封膜15的下表面，形成由环氧类树脂等有机树脂构成的下层保护膜18。作为下层保护膜18的形成方法，可以通过丝网印刷法、旋涂法等涂敷液态树脂，或者也可以在贴附了树脂带等支撑部件的状态下进行。
接着，如图10所示，通过蚀刻除去柱状电极14的上表面部的一部分，使该上表面比密封膜15的上表面低地形成阶差部16。接着，如图11所示，在密封膜15的阶差部16内及其上侧，将焊锡球17搭载在柱状电极14的上表面，进行回流(reflow)等热处理将焊锡球17接合在柱状电极14上。接着，如图12所示，若沿着第二沟26内的中央部的切割道22切断密封膜15及下层保护膜18，则能够得到多个如图1所示的半导体装置。
另外，在图4所示的工序中，在晶片21上形成的第二沟26的深度深的情况下，使用切割刀25形成第二沟26的过程中，存在半导体晶片21断裂的可能性，另外，存在用于形成密封膜15的液态树脂没有可靠地填充至第二沟26的底部的可能性。因此，接着说明能够解决这样的缺点的实施方式。
(第二实施方式)
图13是作为本发明的第二实施方式的半导体装置的剖面图。在该半导体装置中，与图1所示的半导体装置的不同点在于，具有第二沟26的深度比图4所示的情况浅的构造。因此，在硅基板1的周侧面下部，在硅基板1的下表面与第二沟26之间，硅基板1的残余部形成为突起部31，该突起部31的侧面露出在(暴露)外部，该露出在外部的突起部31的侧面与密封膜15的侧面成为同一面。这样，形成在硅基板1的下表面的下层保护膜18覆盖突起部31的下表面。
接着，对该半导体装置的制造方法的一例进行说明。这时，在图3所示的工序之后，如图14所示，利用切割刀25，从切割道22及其附近的两侧的半导体晶片21的上表面侧半切至半导体晶片21之中，形成道状的第二沟26。这时，使第二沟26的深度比图4所示的情况在某种程度上浅。结果，与上述第一实施方式的情况相比，能够使得利用切割刀25形成第二沟26的过程中半导体晶片21不易断裂。
接着，若经过图5所示的密封膜形成工序、图6所示的密封膜磨削工序、图7所示的保护带贴附工序、图8所示的半导体晶片磨削工序以及保护带剥离工序，则能够得到图15所示的对象。在此，在密封膜形成工序中，由于第二沟26的深度比上述第一实施方式的情况在某种程度上更浅，所以可以将用于形成密封膜15的液态树脂可靠地填充至第二沟26的底部。
另外，在半导体晶片磨削工序中，设为形成在第二沟26内的密封膜15不露出的程度。结果，半导体晶片21不分离为各个硅基板1，第二沟26的部分的半导体晶片21残留为突起部形成部31a。另外，在这种情况下，也可以从开始就不使用保护带27。
接着，如图16所示，在包括突起部形成部31a的半导体晶片21的下表面，形成由环氧树脂等有机树脂构成的下层保护膜18。在这种情况下，作为下层保护膜18的形成方法，也可以通过丝网印刷法、旋涂法等涂敷液态树脂，或者也可以贴附树脂带。
接着，蚀刻柱状电极14的上表面侧，在柱状电极14上的密封膜15，形成阶差部16。接着，形成为在密封膜15的阶差部16内及其上侧将焊锡球17接合在柱状电极14的上表面。接着，如图17所示，若沿着第二沟26内的中央部的切割道22切断密封膜15、半导体晶片21的突起部形成部31a及下层保护膜18，则能够得到多个如图13所示的半导体装置。
另外，在这样得到的半导体装置中，硅基板1的突起部31的侧面露出在外部，所以在严苛的环境条件下，存在半导体装置的侧面的保护不够的可能性。因此，接着说明能够解决这样的缺点的实施方式。
(第三实施方式)
图18是作为本发明的第三实施方式的半导体装置的剖面图。在该半导体装置中，与图13所示的半导体装置的不同点在于，通过在包括突起部31的硅基板1的下表面周边部，形成直到密封膜15露出的道状的第三沟32，从而除去突起部31，在第三沟32内设置下层保护膜18。
接着，对该半导体装置的制造方法的一例进行说明。这时，在图15所示的工序之后，如图19所示，准备切割刀33。该切割刀33由圆盘状的砥石构成，其刃尖的剖面形状大致为コ字形状，其厚度为比第二沟26的宽度大的厚度。然后，使用该切割刀33，将包括第二沟26及其附近的两侧上的图15所示的突起部形成部31a在内的半导体晶片21的下表面侧磨削至露出密封膜15，除去突起部形成部31a，并且在半导体晶片21的下表面形成具有比第二沟26更宽的宽度的道状的第三沟32。
接着，如图20所示，在包括第三沟32的半导体晶片21的下表面，形成由环氧树脂等有机树脂构成的下层保护膜18。在这种情况下，作为下层保护膜18的形成方法，也可以通过丝网印刷法、旋涂法等涂敷液态树脂，或者也可以在贴附了树脂带等支撑部件的状态下进行。
接着，如图21所示，蚀刻柱状电极14的上表面侧，在柱状电极14上的密封膜15，形成阶差部16。接着，形成为在密封膜15的阶差部16内及其上侧将焊锡球17接合在柱状电极14的上表面。接着，若沿着第二沟26内的中央部的切割道22切断密封膜15及下层保护膜18，则能够得到多个如图18所示的半导体装置。
在这样得到的半导体装置中，由于在硅基板1的下表面周边部及设置在硅基板1的周侧面上的密封膜15的下部，设置道状的第三沟32，并在第三沟32内设置下层保护膜18，所以能够通过下层保护膜18覆盖硅基板1的侧面下部，因此能够充分地保护硅基板1的侧面。
(第四实施方式)
图22是作为本发明的第四实施方式的半导体装置的剖面图。在该半导体装置中，与图18所示的半导体装置的不同点在于，将第三沟32的剖面形状设为随着从密封膜15的侧面向硅基板1的下表面而逐渐下降的倾斜面，并在第三沟32内设置下层保护膜18。
接着，对该半导体装置的制造方法的一例进行说明。这时，在图15所示的工序之后，如图23所示，准备切割刀34。该切割刀34由圆盘状的砥石构成，其刃尖的剖面形状大致为V字形状。然后，使用该切割刀34，将包括第二沟26及其附近的两侧上的图15所示的突起部形成部31a在内的半导体晶片21的下表面侧磨削至露出密封膜15，除去突起部形成部31a，并且在半导体晶片21的下表面，形成剖面大致为逆V字形状的第三沟32，直到到达密封膜15之中。
接着，如图24所示，在包括第三沟32的半导体晶片21的下表面，形成由环氧树脂等有机树脂构成的下层保护膜18。在这种情况下，作为下层保护膜18的形成方法，也可以通过丝网印刷法、旋涂法等涂敷液态树脂，或者也可以在贴附了树脂带等支撑部件的状态下进行。
接着，如图25所示，蚀刻柱状电极14的上表面侧，在柱状电极14上的密封膜15上形成阶差部16。接着，形成为在密封膜15的阶差部16内及其上侧将焊锡球17接合在柱状电极14的上表面。接着，若沿着第二沟26内的中央部的切割道22切断密封膜15及下层保护膜18，则能够得到多个如图22所示的半导体装置。
在这样得到的半导体装置中，由于第三沟32的剖面形状成为随着从密封膜15的侧面向硅基板1的下表面而逐渐下降的倾斜面，从而硅基板1的周侧面下部成为同样的倾斜面，所以硅基板1的周侧面下部对裂缝等的承受度提高，能够进一步提高处理时的安全性。
(第五实施方式)
图26是作为本发明的第五实施方式的半导体装置的剖面图。在该半导体装置中，与图1所示的半导体装置的不同点在于，将钝化膜7的侧面配置在低介电常数膜布线层叠构造层3的侧面的内侧，并且，使钝化膜7的侧面与上层保护膜9的侧面实质上成为同一面。
接着，对该半导体装置的制造方法的一例进行说明。这时，首先，如图27所示，准备以下对象，该对象在切割道22及其附近的两侧的区域上的上层保护膜9及钝化膜7上，通过光刻法形成开口部23。在该状态下，切割道22及其附近的两侧的区域上的最上层的低介电常数膜4通过开口部23露出。
接着，如图28所示，通过照射激光束的激光加工，在上层保护膜9及钝化膜7的开口部23内，在切割道22及其附近的两侧的区域上的4层低介电常数膜4上形成第一沟24。这时，第一沟24的宽度比上层保护膜9及钝化膜7的开口部23的宽度窄。因此，上层保护膜9及钝化膜7的侧面配置在低介电常数膜4的侧面的内侧。以下，若经过与上述第一实施方式相同的工序，则能够得到多个图26所示的半导体装置。
在该半导体装置的制造方法中，通过激光束仅加工低介电常数膜4，而不加工钝化膜7及上层保护膜9，所以能够设定为对加工低介电常数膜4最合适的激光束的条件，所以能够有效而且高精度地进行低介电常数膜4的加工。
(第六实施方式)
图29是作为本发明的第六实施方式的半导体装置的剖面图。在该半导体装置中，与图26所示的半导体装置的不同点在于，使钝化膜7的尺寸比上层保护膜9的尺寸小，并使钝化膜7的侧面配置在上层保护膜9的侧面的内侧。
(其它实施方式)
在上述实施方式中，具有在上层保护膜9上形成上层布线11、并在该上层布线11的连接焊盘部上形成柱状电极14的构造，但本发明也可以适用于在上层保护膜9上仅形成连接焊盘部、并在该连接焊盘部上形成柱状电极14或焊锡球17等外部连接用凸起电极的构造。

Claims (22)

1.一种半导体装置，其特征在于，具备：
半导体基板，具有一个面；
低介电常数膜布线层叠构造部，设置在上述半导体基板的上述一个面上的除去周边部以外的区域，由相对介电常数为3.0以下的低介电常数膜和布线的层叠构造构成；
绝缘膜，设置在上述低介电常数膜布线层叠构造部上；
电极用连接焊盘部，设置为在上述绝缘膜上与上述低介电常数膜布线层叠构造部的布线连接；
外部连接用凸起电极，设置在上述电极用连接焊盘部上；
密封膜，设置在上述半导体基板的周侧面、上述低介电常数膜布线层叠构造部的周侧面、上述绝缘膜的周侧面以及上述外部连接用凸起电极的周围的上述绝缘膜上，由有机树脂构成；以及
下层保护膜，至少设置在上述半导体基板的下表面，由有机树脂构成；
上述半导体基板具有位于上述一个面侧的上部和位于与上述一个面相反侧的另一个面侧的下部；上述下部的周侧面形成为随着从上述上部的周侧面向上述半导体基板的上述另一个面而逐渐向上述半导体基板(1)的内侧倾斜。
2.如权利要求1所记载的半导体装置，其特征在于，
上述低介电常数膜的玻璃化转变温度为400℃以上。
3.如权利要求1所记载的半导体装置，其特征在于，
上述下层保护膜设置在上述半导体基板的下表面、以及在上述半导体基板的周侧面设置的上述密封膜的下表面。
4.如权利要求1所记载的半导体装置，其特征在于，
上述绝缘膜包括由无机材料构成的钝化膜以及设置在该钝化膜之上的由有机树脂构成的上层保护膜。
5.如权利要求4所记载的半导体装置，其特征在于，
上述钝化膜及上述低介电常数膜布线层叠构造部的侧面实质上形成一个面。
6.如权利要求5所记载的半导体装置，其特征在于，
上述上层保护膜的侧面被配置在上述钝化膜的侧面的内侧。
7.如权利要求1所记载的半导体装置，其特征在于，
在上述绝缘膜上形成有具有上述电极用连接焊盘部的上层布线。
8.如权利要求7所记载的半导体装置，其特征在于，
在上述上层布线的连接焊盘部上形成的上述外部连接用凸起电极是柱状电极。
9.如权利要求8所记载的半导体装置，其特征在于，
在上述柱状电极上设有焊锡球。
10.如权利要求1所记载的半导体装置，其特征在于，
上述低介电常数膜包含具有Si-O结合和Si-H结合的聚硅氧烷类材料、具有Si-O结合和Si-CH3结合的聚硅氧烷类材料、碳掺杂氧化硅的低k材料的任一种，或者包含作为氟掺杂氧化硅、硼掺杂氧化硅、氧化硅的任一种且为多孔型的材料。
11.一种半导体装置的制造方法，其特征在于，具有：
准备工序，在半导体晶片的一个面上形成层叠了相对介电常数为3.0以下的低介电常数膜和布线的低介电常数膜布线层叠构造部，在除了切割道及其附近的两侧的区域以外的区域的上述低介电常数膜布线层叠构造部上形成绝缘膜，在上述绝缘膜上，与上述低介电常数膜布线层叠构造部的布线连接而形成电极用连接焊盘部，在上述电极用连接焊盘部上形成外部连接用凸起电极；
通过照射激光束来除去上述切割道上及其附近的两侧的区域上的上述低介电常数膜布线层叠构造部，从而形成露出上述低介电常数膜布线层叠构造部的侧面及上述半导体晶片的上表面的第一沟的工序；
在上述第一沟内的、露出的上述半导体晶片的中央部、形成第二沟的工序；
在上述第一、第二沟内及上述绝缘膜上的上述外部连接用凸起电极的周围、形成由有机树脂构成的密封膜的工序；
磨削上述半导体晶片的下表面侧而使上述半导体晶片的厚度变薄的工序；
至少在上述半导体晶片的下表面形成由有机树脂构成的下层保护膜的工序；以及
沿着上述第一、第二沟内的中央部的上述切割道、至少切断上述密封膜而得到多个各自的半导体装置的工序。
12.如权利要求11所记载的半导体装置的制造方法，其特征在于，
上述低介电常数膜的玻璃化转变温度为400℃以上。
13.如权利要求11所记载的半导体装置的制造方法，其特征在于，
磨削上述半导体晶片的下表面侧的工序至少进行到在上述第二沟内形成的上述密封膜露出为止。
14.如权利要求13所记载的半导体装置的制造方法，其特征在于，
上述下层保护膜的形成是通过在上述半导体晶片的下表面及上述密封膜的露出面上贴附支撑部件来进行的。
15.如权利要求11所记载的半导体装置的制造方法，其特征在于，
磨削上述半导体晶片的下表面侧的工序，是以在上述第二沟内形成的上述密封膜不露出的方式进行的。
16.如权利要求15所记载的半导体装置的制造方法，其特征在于，
上述下层保护膜的形成是通过在上述半导体晶片的下表面上贴附树脂带来进行的。
17.如权利要求15所记载的半导体装置的制造方法，其特征在于，
切断上述密封膜的工序，包括沿着上述切割道切断上述半导体晶片及上述下层保护膜的工序。
18.如权利要求15所记载的半导体装置的制造方法，其特征在于，
在磨削上述半导体晶片的下表面侧的工序之后，具有以下工序：即，对上述第二沟及其附近的两侧上的上述半导体晶片的下表面侧进行磨削，在上述半导体晶片的下表面侧，形成第三沟，该第三沟使在上述第二沟内形成的上述密封膜露出。
19.如权利要求15所记载的半导体装置的制造方法，其特征在于，
在磨削上述半导体晶片的下表面侧的工序之后，具有以下工序：即，对上述第二沟及其附近的两侧上的上述半导体晶片的下表面侧进行磨削，在上述半导体晶片的下表面侧，形成第三沟，该第三沟到达在上述第二沟内形成的上述密封膜之中，其剖面为逆V字状。
20.如权利要求18或19所记载的半导体装置的制造方法，其特征在于，
形成上述下层保护膜的工序包括在上述第三沟内形成下层保护膜的工序。
21.如权利要求20所记载的半导体装置的制造方法，其特征在于，
形成上述下层保护膜的工序是通过在包括上述第三沟的上述半导体晶片的下表面上贴附支撑部件来进行的。
22.如权利要求11所记载的半导体装置的制造方法，其特征在于，
上述低介电常数膜包含具有Si-O结合和Si-H结合的聚硅氧烷类材料、具有Si-O结合和Si-CH3结合的聚硅氧烷类材料、碳掺杂氧化硅的低k材料的任一种，或者包含作为氟掺杂氧化硅、硼掺杂氧化硅、氧化硅的任一种且为多孔型的材料。
CN2009101329091A 2008-03-31 2009-03-31 半导体装置及其制造方法 Expired - Fee Related CN101552248B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008089674 2008-03-31
JP089674/2008 2008-03-31
JP2008224341A JP4666028B2 (ja) 2008-03-31 2008-09-02 半導体装置
JP224341/2008 2008-09-02

Publications (2)

Publication Number Publication Date
CN101552248A CN101552248A (zh) 2009-10-07
CN101552248B true CN101552248B (zh) 2013-01-23

Family

ID=41156369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101329091A Expired - Fee Related CN101552248B (zh) 2008-03-31 2009-03-31 半导体装置及其制造方法

Country Status (2)

Country Link
JP (1) JP2010283367A (zh)
CN (1) CN101552248B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141202B2 (en) * 2013-05-20 2018-11-27 Qualcomm Incorporated Semiconductor device comprising mold for top side and sidewall protection
JP6315753B2 (ja) * 2013-10-01 2018-04-25 オリンパス株式会社 半導体装置の製造方法
CN104299949A (zh) * 2014-09-28 2015-01-21 南通富士通微电子股份有限公司 晶圆级芯片封装结构
CN104362102A (zh) * 2014-09-28 2015-02-18 南通富士通微电子股份有限公司 晶圆级芯片规模封装工艺
CN104599985B (zh) * 2014-12-11 2018-01-16 通富微电子股份有限公司 全包封半导体芯片的制作方法
CN104617050B (zh) * 2014-12-11 2017-08-11 通富微电子股份有限公司 晶圆级封装方法
CN105006458A (zh) * 2015-07-16 2015-10-28 北京工业大学 一种带包封的芯片封装结构与实现工艺
US10529576B2 (en) * 2017-08-17 2020-01-07 Semiconductor Components Industries, Llc Multi-faced molded semiconductor package and related methods
US10319639B2 (en) 2017-08-17 2019-06-11 Semiconductor Components Industries, Llc Thin semiconductor package and related methods
CN105938804A (zh) * 2016-06-28 2016-09-14 中芯长电半导体（江阴）有限公司 一种晶圆级芯片封装方法及封装件
CN106449533A (zh) * 2016-12-08 2017-02-22 华天科技（昆山）电子有限公司 芯片多面包封保护结构及其制作方法
CN106684053A (zh) * 2017-03-10 2017-05-17 中芯长电半导体（江阴）有限公司 一种晶圆片级芯片规模封装结构及其制备方法
CN106684054A (zh) * 2017-03-10 2017-05-17 中芯长电半导体（江阴）有限公司 一种晶圆片级芯片规模封装结构及其制备方法
CN107342256A (zh) * 2017-06-26 2017-11-10 矽力杰半导体技术(杭州)有限公司 半导体工艺及半导体结构
US11348796B2 (en) 2017-08-17 2022-05-31 Semiconductor Components Industries, Llc Backmetal removal methods
US11404276B2 (en) 2017-08-17 2022-08-02 Semiconductor Components Industries, Llc Semiconductor packages with thin die and related methods
US10741487B2 (en) 2018-04-24 2020-08-11 Semiconductor Components Industries, Llc SOI substrate and related methods
CN107611096A (zh) * 2017-10-13 2018-01-19 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及其制备方法
CN107611095A (zh) * 2017-10-13 2018-01-19 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及其制备方法
CN107611097A (zh) * 2017-10-13 2018-01-19 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及其制备方法
CN107611092A (zh) * 2017-10-13 2018-01-19 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及其制备方法
CN107611094A (zh) * 2017-10-13 2018-01-19 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及其制备方法
CN107611093A (zh) * 2017-10-13 2018-01-19 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及其制备方法
CN107910295B (zh) * 2017-12-27 2023-12-05 江阴长电先进封装有限公司 一种晶圆级芯片封装结构及其封装方法
CN107910307B (zh) * 2017-12-28 2020-01-31 江阴长电先进封装有限公司 一种半导体芯片的封装结构及其封装方法
CN108511401A (zh) * 2018-05-03 2018-09-07 江阴长电先进封装有限公司 一种半导体芯片的封装结构及其封装方法
CN111312600A (zh) * 2020-02-26 2020-06-19 南通通富微电子有限公司 一种扇出型封装方法、扇出型封装器件及扇出型封装体

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3683696B2 (ja) * 1998-01-29 2005-08-17 旭化成電子株式会社 半導体素子の製造方法
JP2002100709A (ja) * 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置及びその製造方法
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP2003320466A (ja) * 2002-05-07 2003-11-11 Disco Abrasive Syst Ltd レーザビームを使用した加工機
JP2004165658A (ja) * 2002-11-08 2004-06-10 Internatl Business Mach Corp <Ibm> 表面の細孔形成剤の部分燃焼によって生成される接着性を改善したポーラス低誘電率誘電体の相互接続
JP4193897B2 (ja) * 2006-05-19 2008-12-10 カシオ計算機株式会社 半導体装置およびその製造方法
JP4812525B2 (ja) * 2006-06-12 2011-11-09 パナソニック株式会社 半導体装置および半導体装置の実装体および半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2006-100535A 2006.04.13

Also Published As

Publication number Publication date
CN101552248A (zh) 2009-10-07
JP2010283367A (ja) 2010-12-16

Similar Documents

Publication Publication Date Title
CN101552248B (zh) 半导体装置及其制造方法
JP4666028B2 (ja) 半導体装置
US7955955B2 (en) Using crack arrestor for inhibiting damage from dicing and chip packaging interaction failures in back end of line structures
JP4596001B2 (ja) 半導体装置の製造方法
US11063019B2 (en) Package structure, chip structure and method of fabricating the same
US7863750B2 (en) Semiconductor device capable of suppressing warping in a wafer state and manufacturing method thereof
US11004797B2 (en) Package structure, semiconductor package and method of fabricating the same
US11251119B2 (en) Package structure, package-on-package structure and method of fabricating the same
TWI736229B (zh) 封裝結構、疊層封裝結構及其製作方法
US11257787B2 (en) Package structure and method of fabricating the same
US11101252B2 (en) Package-on-package structure and manufacturing method thereof
JP4974384B2 (ja) 半導体装置の製造方法
US20040169258A1 (en) Semiconductor wafer having separation groove on insulating film on dicing line region and its manufacturing method
CN101673708A (zh) 具有层间绝缘膜布线层叠构造部的半导体装置及其制造方法
KR20140123695A (ko) 팬 아웃 반도체 패키지 및 그 제조 방법
JP5004907B2 (ja) 半導体装置の製造方法
KR102055412B1 (ko) 이미지 감지 칩에 대한 패키징 방법 및 패키지 구조
JP2010093273A (ja) 半導体装置の製造方法
JP4770892B2 (ja) 半導体装置の製造方法
US20230268260A1 (en) Package structure and method of fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: ZHAOZHUANGWEI CO., LTD.

Free format text: FORMER OWNER: CASIO COMPUTER CO., LTD.

Effective date: 20120314

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20120314

Address after: Tokyo, Japan, Japan

Applicant after: Casio Computer Co Ltd

Address before: Tokyo, Japan, Japan

Applicant before: CASIO Computer Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130123

Termination date: 20160331

CF01 Termination of patent right due to non-payment of annual fee