KR102055412B1 - 이미지 감지 칩에 대한 패키징 방법 및 패키지 구조 - Google Patents

이미지 감지 칩에 대한 패키징 방법 및 패키지 구조 Download PDF

Info

Publication number
KR102055412B1
KR102055412B1 KR1020187011133A KR20187011133A KR102055412B1 KR 102055412 B1 KR102055412 B1 KR 102055412B1 KR 1020187011133 A KR1020187011133 A KR 1020187011133A KR 20187011133 A KR20187011133 A KR 20187011133A KR 102055412 B1 KR102055412 B1 KR 102055412B1
Authority
KR
South Korea
Prior art keywords
image sensing
wafer
photosensitive ink
sensing chip
substrate
Prior art date
Application number
KR1020187011133A
Other languages
English (en)
Other versions
KR20180056724A (ko
Inventor
지치 왕
조우웨이 왕
구올리앙 시에
Original Assignee
차이나 와퍼 레벨 씨에스피 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201510650103.7A external-priority patent/CN105244339B/zh
Priority claimed from CN201520780135.4U external-priority patent/CN205050828U/zh
Application filed by 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. filed Critical 차이나 와퍼 레벨 씨에스피 씨오., 엘티디.
Publication of KR20180056724A publication Critical patent/KR20180056724A/ko
Application granted granted Critical
Publication of KR102055412B1 publication Critical patent/KR102055412B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

이미지 감지 칩에 대한 패키징 방법 및 패키지 구조가 제공된다. 방법은 제1 표면(101) 및 제1 표면(101)에 대향하는 제2 표면(102)을 갖는 웨이퍼(100)를 제공하는 단계 ― 웨이퍼(100)는 그리드로서 배열되는 다수의 이미지 감지 칩들(110)을 갖고, 이미지 감지 칩(110)은 이미지 감지 영역(111) 및 솔더 패드(112)를 갖고, 이미지 감지 영역(111) 및 솔더 패드(112)는 웨이퍼(100)의 제1 표면(101)의 측면에 위치됨 ―; 웨이퍼(100)의 제2 표면(102)에서, 제1 표면(101)을 향해 연장되는 개구(113)을 형성하는 단계 ― 개구(113)는 솔더 패드(112)를 노출시킴 ―; 웨이퍼(100)의 제2 표면(102)에서, 제1 표면(101)을 향해 연장되는 V-형상 커팅 리세스(103)를 형성하는 단계; 및 감광성 잉크(117)가 V-형상 커팅 트렌치(103)를 채우고, 개구(113)를 커버하고, 개구(113)와 감광성 잉크(117) 사이의 캐비티(119)가 형성되도록, 웨이퍼(100)의 제2 표면(102) 상에 감광성 잉크(117)를 코팅하는 단계를 포함한다. 개구(113)와 감광성 잉크(117) 사이에 캐비티(119)를 형성함으로써, 본 발명은 솔더 패드(112)로부터 배선층(115)의 분리를 효과적으로 방지하여, 이미지 감지 칩들의 패키지 수율을 개선하고 이미지 감지 칩 패키지 구조의 신뢰도를 향상시킨다.

Description

이미지 감지 칩에 대한 패키징 방법 및 패키지 구조
본 출원은 발명의 명칭이 "PACKAGING METHOD AND PACKAG STRUCTURE FOR IMAGE SENSING CHIP"인 중국 특허 출원 제201510650103.7호, 및 2015년 10월 10일에 중화 인민 공화국 국가 지적 재산권국에 출원되고 발명의 명칭이 "IMAGE SENSING CHIP PACKAGE"인 중국 특허 출원 제201520780135.4호에 대한 우선권을 주장하며, 상기 출원 둘 모두는 그 전체가 참조로 본원에 통합되어 있다.
본 개시는 반도체들의 기술 분야에 관한 것이고, 특히 웨이퍼 레벨 반도체 칩에 대한 패키징 방법에 관한 것이다.
현재, 웨이퍼 레벨 칩 크기 패키징(WLCSP) 기술은, 전체 웨이퍼가 패키징 및 테스트되고, 그 다음 커팅되어 개별적인 마감된 칩들을 획득하는 주류 반도체 칩 패키징 기술이다. 이러한 패키징 기술을 사용함으로써, 패키징된 개별적인 마감된 칩은 개별적인 결정 입자와 거의 동일한 크기를 갖고, 이는, 더 가볍고, 더 작고, 더 짧고, 더 얇고 더 저렴한 마이크로전자 제품들에 대한 시장 요건을 충족한다. 웨이퍼 레벨 칩 크기 패키징 기술은 현재 패키징 분야의 핫스팟이며 향후 개발 동향을 표현한다.
웨이퍼 레벨 이미지 감지 칩 패키지를 도시하는 도 1을 참조한다. 웨이퍼(1)는 보호 기판(2)과 정렬 및 라미네이팅된다. 보호 기판(2)이 웨이퍼(1)와 직접 접촉하는 것을 방지하기 위해, 웨이퍼(1)와 보호 기판(2) 사이에 지지 유닛들(3)이 존재하여, 웨이퍼(1)와 보호 기판(2) 사이에 갭을 형성한다. 웨이퍼(1)는 그리드로 배열된 다수의 이미지 감지 칩들(10)을 포함한다. 각각의 이미지 감지 칩(10)은 이미지 감지 영역(11) 및 접촉 패드들(12)을 포함한다. 다수의 지지 유닛들(3)은 보호 기판(2) 상의 그리드로 배열되고, 이미지 감지 칩들(10)에 대응한다. 보호 기판(2)이 웨이퍼(1)와 정렬 및 라미네이팅된 후, 지지 유닛들(3)은 이미지 감지 영역(11)을 인클로징한다. 웨이퍼(1)는 제1 표면 및 제1 표면에 대향하는 제2 표면을 갖는다. 이미지 감지 영역(11) 및 접촉 패드들(12)은 웨이퍼의 제1 표면 측에 배열된다.
접촉 패드(12)와 다른 회로들 사이의 전기적 연결을 실현하기 위해, 웨이퍼(1)의 제2 표면 측에서 제1 표면을 향해 연장되는 개구(22)가 제공된다. 개구(22)는 접촉 패드(12)에 대응하고, 접촉 패드(12)는 개구(22)의 바닥으로부터 노출된다. 개구(22)의 측벽 상에는 절연층(23)이 배열된다. 재배선층(24)이 절연층(23) 및 개구(22)의 바닥에 배열된다. 재배선층(24)은 접촉 패드(12)에 전기적으로 연결된다. 솔더 볼들(25)은 재배선층(24)에 전기적으로 연결된다. 접촉 패드(12)와 다른 회로들 사이의 전기적 연결은 솔더 볼들(25)을 다른 회로들에 전기적으로 연결시킴으로써 실현된다.
웨이퍼(1)의 제2 표면에는 패키징된 이미지 감지 칩의 커팅을 용이하게 하기 위해 제1 표면을 향하여 연장되는 커팅 트렌치(21)가 제공된다.
솔더 볼(25)이 웨이퍼(1)의 제2 표면 상에 배열되기 전에 솔더 마스크 잉크(26)가 제2 표면 상에 적용되도록 요구된다. 통상적으로, 커팅 트렌치(21) 및 개구(22)는 또한 보호 및 절연의 목적으로 솔더 마스크 잉크(26)로 채워진다.
그러나, 개구(22)는 솔더 마스크 잉크(26)로 완전히 채워지기 때문에, 후속 리플로우 솔더링 및 신뢰도 테스트에서 솔더 마스크 잉크(26)의 열 팽창 및 수축에 의해 응력이 생성된다. 재배선층(24)에 응력이 적용되고, 응력 하에서 재배선층(24)은 접촉 패드(12)로부터 용이하게 분리되어 결함 칩을 초래하고, 이는 당업자들이 해결하기를 원하는 기술적 문제가 된다.
본 개시의 목적은, 재배선층이 솔더 패드로부터 분리되는 것을 방지하여, 결함 칩 문제를 해결하고 이미지 감지 칩 패키지의 신뢰도를 개선하기 위한 웨이퍼 레벨 이미지 감지 칩 패키징 방법 및 이미지 감지 칩 패키지를 제공하는 것이다.
상기 문제를 해결하기 위해, 본 개시에 따른 이미지 감지 칩 패키징 방법이 제공되며, 이는,
제1 표면 및 제1 표면에 대향하는 제2 표면을 포함하는 웨이퍼를 제공하는 단계 ― 여기서 웨이퍼는 그리드로 배열되는 다수의 이미지 감지 칩들을 갖고, 이미지 감지 칩들 각각은 이미지 감지 영역 및 접촉 패드들을 갖고, 이미지 감지 영역 및 접촉 패드들은 웨이퍼의 제1 표면 측 상에 배열됨 ―;
웨이퍼의 제2 표면 상에서 제1 표면을 향해 연장되는 개구들을 형성하는 단계 ― 여기서 접촉 패드들은 개구들을 통해 노출됨 ―;
웨이퍼의 제2 표면 상에서 제1 표면을 향해 연장되는 V-형상(V-shape) 커팅 트렌치들을 형성하는 단계; 및
V-형상 커팅 트렌치들을 감광성 잉크로 완전히 채우고, 개구들을 감광성 잉크로 커버하고(덮고), 개구들 각각과 감광성 잉크 사이의 중공 캐비티를 형성하기 위해, 웨이퍼의 제2 표면 상에 감광성 잉크를 적용하는 단계를 포함한다.
바람직하게는, V-형상 커팅 트렌치들 및 개구들은 동일한 에칭 프로세스에서 웨이퍼의 제2 표면 상에 형성될 수 있다.
바람직하게는, V-형상 커팅 트렌치들은 커터로 웨이퍼의 제2 표면으로부터 커팅함으로써 형성될 수 있다.
바람직하게는, 웨이퍼의 제2 표면 상에 V-형상 커팅 트렌치들 및 개구들을 형성하기 전에, 이미지 감지 칩 패키징 방법은,
보호 기판을 제공하는 단계 ― 보호 기판은 그리드로 배열되는 지지 유닛들을 갖고, 지지 유닛들 각각은 이미지 감지 칩들 중 하나에 대응함 ―;
보호 기판과 웨이퍼의 제1 표면을 정렬 및 라미네이팅하는 단계 ― 지지 유닛들은 웨이퍼와 보호 기판 사이에 있음 ―; 및
제2 표면 상에서 웨이퍼를 연삭 및 박형화하는 단계를 더 포함할 수 있다.
바람직하게는, V-형상 커팅 트렌치들을 형성한 후 감광성 잉크를 적용하기 전에, 커터는 V-형상 커팅 트렌치들을 따라 커팅할 수 있고, 커터는 지지 유닛의 적어도 일부를 커팅할 수 있다.
바람직하게는, 커터의 커팅 폭은 웨이퍼의 제2 표면에 인접한 V-형상 그루브들 각각의 개구 폭보다 작을 수 있다.
바람직하게는, V-형상 커팅 트렌치들은 웨이퍼의 제2 표면으로부터 커터에 의해 커팅함으로써 형성되고, 커터는 적어도 지지 유닛의 일부를 커팅한다.
바람직하게는, 감광성 잉크를 적용하기 전에, 이미지 감지 칩 패키징 방법은,
개구들 각각의 측벽 상에 및 웨이퍼의 제2 표면 상에 절연층을 형성하는 단계; 및
절연층 상에 및 개구의 바닥에 재배선층을 형성하는 단계를 더 포함할 수 있고, 재배선층은 접촉 패드에 전기적으로 연결되며,
웨이퍼의 제2 표면 상에 감광성 잉크를 적용한 후, 이미지 감지 칩 패키징 방법은,
감광성 잉크 상에 다수의 스루 홀들을 형성하는 단계 ― 재배선층은 스루 홀들을 통해 노출됨 ―; 및
스루 홀들 각각에 솔더 볼을 형성하는 단계를 더 포함할 수 있고, 솔더 볼은 재배선층에 전기적으로 연결된다.
바람직하게는, 감광성 잉크의 점도는 12Kcps보다 작지 않을 수 있다.
본 개시에 따른 이미지 감지 칩 패키지가 더 제공되며, 이는,
제1 표면 및 제1 표면에 대향하는 제2 표면을 포함하는 기판;
제1 표면 상에 배열되는 이미지 감지 영역 및 접촉 패드들;
제2 표면 상에 배열되고 제1 표면을 향해 연장되는 개구들 ― 접촉 패드들은 개구들을 통해 노출됨 ―; 및
기판의 측벽(sidewall)을 커버하는 감광성 잉크를 포함하고,
감광성 잉크는 개구들을 커버하고, 개구들 각각과 감광성 잉크 사이에 중공 캐비티가 형성되고;
기판의 측벽은 기울어진 측벽을 포함하고, 기울어진 측벽의 일단은 제2 표면에 연결된다.
바람직하게는, 기판의 측벽은 수직 측벽을 더 포함할 수 있고, 수직 측벽의 일단은 기울어진 측벽에 연결될 수 있고, 수직 측벽의 타단은 제1 표면에 연결될 수 있다.
바람직하게는, 기울어진 측벽의 타단은 기판의 제1 표면에 연결될 수 있다.
바람직하게는, 기울어진 측벽과 기판의 제2 표면 사이의 각도는 40° 내지 85°의 범위일 수 있다.
바람직하게는, 감광성 잉크의 점도는 12Kcps보다 작지 않을 수 있다.
바람직하게는, 패키지는,
기판의 제1 표면과 정렬 및 라미네이팅되는 보호 기판;
보호 기판과 기판 사이에 배열되고 이미지 감지 영역을 인클로징하는 지지 유닛 ― 감광성 잉크는 지지 유닛의 측벽의 적어도 일부를 커버함 ―;
개구들 각각의 측벽 상에 및 기판의 제2 표면 상에 배열되는 절연층;
절연층 및 개구의 바닥에 배열되는 재배선층 ― 재배선층은 접촉 패드에 전기적으로 연결되고, 감광성 잉크는 재배선층을 커버하고, 재배선층이 노출되게 하는 스루 홀들이 제공됨 ―; 및
스루 홀들 각각에 배열되는 솔더 볼을 더 포함할 수 있고, 솔더 볼은 재배선층에 전기적으로 연결된다.
본 개시의 유리한 효과는, 개구와 감광성 잉크 사이에 중공 캐비티가 형성되어, 재배선층이 접촉 패드로부터 분리되는 것이 효과적으로 방지되어, 이미지 감지 칩 패키지 수율을 개선하고 이미지 감지 칩에 대한 패키지의 신뢰도를 개선하는 것이다.
도 1은 종래 기술에 따른 웨이퍼 레벨 이미지 감지 칩 패키지의 개략도이다.
도 2는 웨이퍼 레벨 이미지 감지 칩의 구조를 도시하는 개략도이다.
도 3은 웨이퍼 레벨 이미지 감지 칩 패키지의 개략적 단면도이다.
도 4 내지 도 11은 본 개시에 따른 웨이퍼 레벨 이미지 감지 칩 패키징 방법을 예시하는 개략도들이다.
도 12는 본 개시의 실시예에 따른 개별적인 이미지 감지 칩 패키지의 개략도이다.
도 13은 본 개시의 다른 실시예에 따른 개별적인 이미지 감지 칩 패키지의 개략도이다.
본 개시의 특정 실시예들은 도면들과 관련하여 아래에서 상세히 설명된다. 실시예들은 본 개시를 제한하도록 의도되지 않으며, 이러한 실시예들에 따라 당업자들에 의해 행해진 구조들, 방법들 또는 기능들에서의 임의의 수정은 본 개시의 보호 범위 내에 속한다.
종래 기술에서, 개구는 솔더 마스크 잉크로 채워져서 솔더 마스크 잉크가 재배선층과 완전히 접촉한다. 후속 리플로우 솔더링 및 신뢰도 테스트에서, 솔더 마스크 잉크의 팽창 및 수축에 의해 생성되는 응력이 재배선층에 적용되어, 재배선층이 접촉 패드(12)로부터 용이하게 분리되는 것을 초래한다.
상기 문제를 해결하기 위해서, 본 개시에 따르면, 개구와 솔더 마스크 잉크 사이에 중공 캐비티가 형성되어, 솔더 마스크 잉크는 개구의 바닥에서 배선층과 접촉하지 않고, 따라서 재배선층이 접촉 패드로부터 분리되는 것을 효과적으로 방지한다.
웨이퍼 레벨 이미지 감지 칩의 구조를 도시하는 개략도인 도 2를 참조한다. 웨이퍼(100)는 그리드로 배열되는 다수의 이미지 감지 칩들(110)을 갖는다. 갭들은 이미지 감지 칩들(110) 사이에 예비된다. 패키징 프로세스 및 테스트가 완료된 후, 이미지 감지 칩들은 갭들을 따라 분리된다.
각각의 이미지 감지 칩(110)은 이미지 감지 영역(111) 및 이미지 감지 영역(111)의 주변에 배열되는 다수의 접촉 패드들(112)을 갖는다. 접촉 패드(112) 및 이미지 감지 영역(111)은 웨이퍼(100)의 동일한 표면 측 상에 배열된다.
본 개시의 실시예에 따른 웨이퍼 레벨 이미지 감지 칩 패키지의 개략적 단면도인 도 3을 참조한다. 다수의 지지 유닛들(210)은 보호 기판(200)의 일측(one side) 상의 그리드로 배열된다. 웨이퍼(100)가 보호 기판(200)과 정렬 및 라미네이팅된 후, 지지 유닛들(210)은 웨이퍼(100)와 보호 기판(200) 사이에 있어서 웨이퍼(100)와 보호 기판(200) 사이에 갭을 형성한다. 지지 유닛들(210)은 일대일 대응으로 이미지 감지 칩들(110)에 대응하고, 지지 유닛들(210)은 이미지 감지 영역들(111)을 인클로징한다.
웨이퍼(100)는 제 1 표면(101) 및 제 1 표면(101)에 대향하는 제 2 표면(102)을 갖는다. 이미지 감지 영역(111) 및 접촉 패드들(112)은 제1 표면(101)의 측면에 배열된다. 웨이퍼의 제2 표면(102)에는 제1 표면(101)을 향해 연장되는 V-형상 커팅 트렌치들(103) 및 개구들(113)이 제공된다. 각각의 개구(113)는 위치 관점에서 하나의 접촉 패드(112)에 대응하고, 접촉 패드(112)는 개구(113)의 바닥으로부터 노출된다.
재배선층(115) 및 솔더 볼들(116)은 접촉 패드들(112)과 다른 회로들 사이의 연결을 용이하게 하기 위해 사용된다. 일 실시예에서, 절연층(114)은 개구(113)의 측벽 상에 및 웨이퍼(100)의 제2 표면(102) 상에 형성된다. 재배선층(115)은 절연층(114) 상에 및 개구(113)의 바닥에 형성된다. 재배선층(115)은 접촉 패드(112)에 전기적으로 연결된다. 솔더 볼(116)은 웨이퍼(100)의 제2 표면(102) 상에 배열된다. 솔더 볼(116)은 재배선층(115)에 전기적으로 연결된다. 접촉 패드(112)와 다른 회로들 사이의 전기적 연결은 솔더 볼(116)을 다른 회로에 전기적으로 연결시킴으로써 실현된다.
V-형상 커팅 트렌치(103)는 감광성 잉크(117)로 완전히 채워진다. 감광성 잉크(117)는 개구(113)를 커버하고, 개구(113)와 감광성 잉크(117) 사이에 중공 캐비티(119)가 형성된다. 감광성 잉크(117)는 재배선층(115)이 노출되게 하는 스루 홀들을 갖는다. 솔더 볼들(116)은 스루 홀들에 배열되고, 재배선층(115)에 전기적으로 연결된다.
대응하여, V-형상 커팅 트렌치(103)를 감광성 잉크(117)로 완전히 채우고 개구(113)와 감광성 잉크(117) 사이에 중공 캐비티(119)를 형성하기 위한 특정 패키징 프로세스가 다음과 같이 설명된다.
웨이퍼(100)의 구조적 도면에 대한 도 1을 참조하는 웨이퍼(100)가 제공된다.
보호 기판(200)이 제공되고, 다수의 지지 유닛들(210)은 보호 기판(200)의 일 측(one side) 상의 그리드로 배열된다. 이러한 실시예에서, 지지 유닛들(210)은 감광성 잉크로 제조되고, 노출 및 현상 프로세스에 의해 보호 기판(200)의 일 측 상에 형성된다.
도 4를 참조하면, 웨이퍼(100)는 보호 기판(200)과 정렬 및 라미네이팅되고, 웨이퍼(100)는 접착제로 보호 기판(200)에 본딩된다. 지지 유닛(210)은 웨이퍼(100)와 보호 기판(200) 사이에 있다. 다수의 밀봉된 공간들이 지지 유닛(210), 웨이퍼(100) 및 보호 기판(200)의 인클로저에 의해 그리드로 형성된다. 밀봉된 공간들 각각은 하나의 이미지 감지 칩(110)에 대응한다. 지지 유닛(210)은 이미지 감지 칩(110)의 이미지 감지 영역(111)을 인클로징한다.
도 5를 참조하면, 웨이퍼(100)는 제2 표면(102) 상에서 연삭 및 박형화된다. 박형화 전의 웨이퍼(100)의 두께는 D로 표기되고, 박형화 후의 웨이퍼(100)의 두께는 d로 표기된다.
도 6을 참조하면, 웨이퍼(100)의 제1 표면(101)을 향해 연장되는 V-형상 커팅 트렌치들(103) 및 개구들(113)은 동일한 에칭 프로세스에서 웨이퍼(100)의 제2 표면(102) 상에서 에칭된다. 접촉 패드(112)는 개구(113)의 바닥으로부터 노출된다. 이러한 실시예에서, V-형상 커팅 트렌치(103)의 깊이는 개구(113)의 깊이와 동일하다. 명백하게, 이러한 단계는 V-형상 커팅 트렌치(103) 없이 단지 개구(113)만을 에칭하는 것을 포함할 수 있다.
도 7a를 참조하면, 웨이퍼(100)의 제1 표면(101)이 컷 스루(cut through)될 때까지 웨이퍼(100)의 제2 표면(102)으로부터 V-형상 커팅 트렌치(103)를 따라 제1 표면(101)을 향해 커팅하기 위해 커터가 사용되는데, 즉, 커터는 지지 유닛(210)의 일부를 커팅한다. 웨이퍼(100)의 재료는 부서지기 쉽고 불량한 강도 및 연성을 갖기 때문에, 커터는 금속 칼과 같이 높은 경도를 갖도록 선택된다. 또한, 커터의 커팅 폭 h는 제2 표면(102)에 가까운 V-형상 커팅 트렌치(103)의 개구의 폭 H보다 작아서, 기울어진 측벽(1031)의 일부는 V-형상 커팅 트렌치(103)에 대해 예비된다. 기울어진 측벽(1031)은, 감광성 잉크(117)가 V-형상 커팅 트렌치(103)를 더 용이하게 채우도록, 후속 프로세스에서 적용될 감광성 잉크(117)의 유동을 안내하는 기능을 갖는다.
도 7b를 참조하면, 본 개시의 다른 실시예에서, 커터는 V-형상 커팅 트렌치(103')를 직접 형성하기 위해 웨이퍼(100)의 제2 표면(102)으로부터 갭을 따라 커팅하기 위해 사용될 수 있고, 커터는 웨이퍼(100)의 제1 표면(101)을 통해 커팅하는데, 즉, 커터는 지지 유닛(210)의 일부를 커팅한다. 이러한 방식으로, 기울어진 측벽(1031')을 갖는 V-형상 그루브(103')는 커터로 커팅함으로써 직접 형성된다. 기울어진 측벽(1031')은, 감광성 잉크(117)가 V-형상 커팅 트렌치(103')를 더 용이하게 채우도록, 후속 프로세스에서 적용될 감광성 잉크(117)의 유동을 안내하는 기능을 갖는다.
도 8a를 참조하면, 절연층(114)은 웨이퍼(100)의 제2 표면(102) 상에, 개구(113)의 측벽 상에, 개구(113)의 바닥에 및 V-형상 커팅 트렌치(103)의 내벽 상에 형성된다. 이러한 실시예에서, 절연층(114)은 유기 절연 재료로 제조되어 절연성 및 유연성을 갖는다. 절연층(114)은 분사 및 스핀-코팅 프로세스에 의해 형성되고, 그 다음 접촉 패드(112)는 레이저에 의해 또는 노출(exposing) 및 현상(developing) 프로세스에 의해 노출된다.
도 8b를 참조하면, 본 개시의 다른 실시예에서, 절연층(114')은 웨이퍼(100)의 제2 표면(102) 상에, 개구(113)의 측벽 상에, 개구(113)의 바닥에 및 V-형상 커팅 트렌치(103)의 내벽 상에 증착된다. 절연층(114')은 통상적으로 실리콘 디옥사이드인 무기 재료로 제조된다. 실리콘 디옥사이드의 충돌 저항은 유기 절연 재료(114)의 충돌 저항만큼 양호하지 않기 때문에, 후속 솔더 볼 본딩을 용이하게 하기 위한 노출 및 현상 프로세스에 의해 웨이퍼(101)의 제2 표면 상에 버퍼층(1140)이 형성된다. 그 다음, 개구(113)의 바닥의 절연층은 접촉 패드(112)를 노출시키는 에칭 프로세스에 의해 에칭된다.
도 9를 참조하면, 재배선층(115)은 절연층(114)(또는 절연층(114')) 상에 형성되고, 재배선층(115)은 접촉 패드(112)에 전기적으로 연결된다.
본 개시의 핵심은, 감광성 잉크로 V-형상 커팅 트렌치(103)를 완전히 채우지만, 개구(113)와 감광성 잉크 사이에 중공 캐비티(119)를 형성하여, 개구(113)가 감광성 잉크로 완전히 채워지는 것을 방지하기 위해 감광성 잉크가 개구(113)의 바닥에 접촉하지 않는 것이다.
본 개시에 따르면, 감광성 잉크가 커팅 트렌치를 용이하게 채우게 하기 위해 감광성 잉크의 점도를 감소시키는 한편, 감광성 잉크가 개구의 하위 부분을 채우는 것을 곤란하게 하기 위해 감광성 잉크의 점도를 증가시키는 것이 요구되고, 이는 본 개시에서 해결되어야 할 충돌점이다.
본 개시에 따르면, 높은 점도를 갖는 감광성 잉크를 커팅 트렌치의 하위 부분까지 유동하도록 안내하기 위해, 커팅 트렌치는 기울어진 측벽을 갖는 커팅 트렌치로서 설계된다. 따라서, 감광성 잉크는 오직 커팅 트렌치만을 완전히 채우지만, 개구와 감광성 잉크 사이의 중공 캐비티를 형성하도록 개구를 완전히 채울 수 없다. 이러한 방식으로, 충돌점은 잘 해결될 수 있다.
도 10을 참조하면, 감광성 잉크(117)가 웨이퍼(100)의 제2 표면(102) 상에 적용되어, 감광성 잉크(117)는 V-형상 커팅 트렌치(103)를 완전히 채우고, 개구(113)를 커버하고, 개구(113)와 감광성 잉크(117) 사이의 중공 캐비티(119)를 형성한다.
본 개시에서, 12Kcps보다 작지 않은 점도를 갖는 감광성 잉크가 사용되는 것이 바람직하다.
이러한 실시예에서, 감광성 잉크(117)는 스핀-코팅 프로세스에 의해 웨이퍼(100)의 제2 표면(102) 상에 적용된다. 스핀-코팅 레이트는 감광성 잉크의 점도에 기초하여 조절될 수 있어서, 감광성 잉크(117)는 V-형상 커팅 트렌치(103)를 완전히 채우고, 개구(113)를 커버하고, 개구(113)와 감광성 잉크(117) 사이의 중공 캐비티(119)를 형성한다.
솔더 마스크는 후속 솔더 볼 본딩 프로세스에서 칩을 보호하기 위한 솔더 저항 기능을 제공하기 위해 감광성 잉크(117)에 의해 형성된다.
후속 솔더 볼 본딩을 용이하게 하기 위해, 스루 홀은 재배선층(115)에 대응하는 위치에서 감광성 잉크(117) 상에 형성된다. 구체적으로, 재배선층(115)을 노출시키는 스루 홀은, 감광성 잉크(117)가 웨이퍼(100)의 전체 제2 표면(102) 상에 적용된 후 경화 프로세스 및 노출 및 현상 프로세스에 의해 형성될 수 있다. 명백하게, 재배선층(115)을 노출시키는 스루 홀은 스크린-인쇄 프로세스에 의해 웨이퍼(100)의 제2 표면(102) 상에 감광성 잉크(117)를 적용함으로써 형성될 수 있다.
도 11을 참조하면, 솔더 볼(116)은 솔더 볼 본딩 프로세스에 의해 스루 홀에 형성되어, 솔더 볼(116)은 재배선층(115)에 전기적으로 연결된다.
마지막으로, 개별적인 이미지 감지 칩 패키지들을 획득하기 위해, 웨이퍼(100) 및 보호 기판(200)은 웨이퍼(100)의 제2 표면(102)으로부터 V-형상 커팅 트렌치(103)를 따라 웨이퍼(100)의 제1 표면(101)을 향해 커팅된다.
도 12를 참조하면, 개별적인 이미지 감지 칩 패키지(300)는 웨이퍼(100)로부터 커팅된 기판(310)을 포함한다. 기판(310)은 제 1 표면(301) 및 제 1 표면(301)에 대향하는 제 2 표면(302)을 갖는다. 이미지 감지 영역(111) 및 접촉 패드(112)는 제1 표면(301) 상에 배열된다. 개구(113) 및 솔더 볼(116)은 제2 표면(302) 상에 배열된다. 기판(310)의 측벽은 감광성 잉크(117)에 의해 커버된다.
이러한 실시예에서, 기판(310)의 측벽은 기울어진 측벽(311) 및 수직 측벽(312)을 포함한다. 기울어진 측벽(311)의 일단은 제2 표면(302)에 연결되고, 기울어진 측벽(311)의 타단은 수직 측벽(312)에 연결되고, 수직 측벽(312)의 타단은 제1 표면(301)에 연결된다.
다른 실시예에서, 도 13을 참조하면, 기판(310')은 기울어진 측벽(311')을 갖는다. 기울어진 측벽(311')의 일단은 제2 표면(302)에 연결되고, 기울어진 측벽(311')의 타단은 제1 표면(301)에 연결된다.
바람직하게는, 기울어진 측벽(311)(또는 기울어진 측벽(311'))과 기판(310)의 제2 표면(302) 사이의 각도는 40° 내지 85°의 범위이다.
기판(310)의 측벽 및 지지 유닛(210)의 측벽의 일부는 감광성 잉크(117)에 의해 커버된다.
절연층(114)이 유기 절연 재료로 제조되는 경우, 버퍼층(1140)은 솔더 볼(116)에 대응하는 위치에서 재배선층(115)과 절연층(114) 사이에 배열되지 않을 수 있다.
절연층(114')이 무기 재료로 제조되는 경우, 버퍼층(1140)은 솔더 볼(116)에 대응하는 위치에서 재배선층(115)과 절연층(114') 사이에 배열된다. 버퍼층(1140)은 포토레지스트 재료로 제조되고, 노출 및 현상 프로세스에 의해 형성될 수 있다.
본 명세서에서 실시예들의 설명이 이루어졌지만, 각각의 실시예는 단지 하나의 독립적인 기술적 솔루션을 포함하지 않음을 이해해야 한다. 명세서의 설명 방식은 단지 명확성을 위한 것이다. 당업자들은, 실시예들에서의 기술적 솔루션들이 당업자들에게 이해될 수 있는 다른 실시예들을 형성하기 위해 적절히 조합될 수 있는 명세서를 전체적으로 취해야 한다.
상기 상세한 설명은 본 개시의 실현가능한 실시예들을 단지 예시하기 위한 것이며, 본 개시의 보호 범위를 제한하려 의도되지 않는다. 본 개시의 기술 및 사상을 벗어남이 없이 임의의 등가의 구현들 또는 변경들은 본 개시의 보호 범위에 포함되어야 한다.

Claims (15)

  1. 이미지 감지 칩 패키징 방법으로서,
    제1 표면 및 상기 제1 표면에 대향하는 제2 표면을 포함하는 웨이퍼를 제공하는 단계 ― 상기 웨이퍼는 그리드로 배열되는 복수의 이미지 감지 칩들을 갖고, 상기 이미지 감지 칩들 각각은 이미지 감지 영역 및 접촉 패드들을 갖고, 상기 이미지 감지 영역 및 상기 접촉 패드들은 상기 웨이퍼의 상기 제1 표면 측 상에 배열됨 ―;
    상기 웨이퍼의 상기 제2 표면 상에서 상기 제1 표면을 향해 연장되는 개구들을 형성하는 단계 ― 상기 개구의 제2 표면측인 상부 영역은 제1 표면측인 하부 영역보다 크며, 상기 접촉 패드들은 상기 개구들을 통해 노출됨 ―;
    상기 웨이퍼의 상기 제2 표면 상에서 상기 제1 표면을 향해 연장되는 V-형상 커팅 트렌치들을 형성하는 단계; 및
    웨이퍼의 상기 제2 표면 상에 감광성 잉크를 적용하는 단계 ― 상기 V-형상 커팅 트렌치들의 기울어진 측벽은 상기 감광성 잉크가 V-형상 커팅 트렌치들을 완전히 채우도록 감광성 잉크를 안내할 수 있으며, 상기 개구들은 상기 감광성 잉크로 커버되고, 상기 감광성 잉크의 점도에 의해 상기 개구들 각각과 상기 감광성 잉크 사이에 중공 캐비티(hollow cavity)가 형성됨―;를 포함하는 이미지 감지 칩 패키징 방법.
  2. 제1항에 있어서,
    상기 V-형상 커팅 트렌치들 및 상기 개구들은 동일한 에칭 프로세스에서 상기 웨이퍼의 상기 제2 표면 상에 형성되는,
    이미지 감지 칩 패키징 방법.
  3. 제1항에 있어서,
    상기 V-형상 커팅 트렌치들은 커터로 상기 웨이퍼의 상기 제2 표면으로부터 커팅됨으로써 형성되는,
    이미지 감지 칩 패키징 방법.
  4. 제1항에 있어서,
    상기 웨이퍼의 상기 제2 표면 상에 상기 V-형상 커팅 트렌치들 및 상기 개구들을 형성하는 단계 전에, 상기 이미지 감지 칩 패키징 방법은,
    보호 기판을 제공하는 단계 ― 상기 보호 기판은 그리드로 배열되는 지지 유닛들을 갖고, 상기 지지 유닛들 각각은 상기 이미지 감지 칩들 중 하나에 대응함 ―;
    상기 보호 기판과 상기 웨이퍼의 상기 제1 표면을 정렬 및 라미네이팅하는 단계 ― 상기 지지 유닛들은 상기 웨이퍼와 상기 보호 기판 사이에 있음 ―; 및
    상기 제2 표면 상에서 상기 웨이퍼를 연삭 및 박형화하는 단계를 더 포함하는,
    이미지 감지 칩 패키징 방법.
  5. 제4항에 있어서,
    상기 V-형상 커팅 트렌치들을 형성하는 단계 이후 및 상기 감광성 잉크를 적용하는 단계 전에, 상기 이미지 감지 칩 패키징 방법은,
    커터에 의해, 상기 V-형상 커팅 트렌치들을 따라 상기 지지 유닛의 적어도 일부를 커팅하는 단계를 더 포함하는,
    이미지 감지 칩 패키징 방법.
  6. 제5항에 있어서,
    상기 커터의 커팅 폭은 상기 웨이퍼의 상기 제2 표면에 인접한 상기 V-형상 커팅 트렌치들 각각의 개구 폭보다 작은,
    이미지 감지 칩 패키징 방법.
  7. 제4항에 있어서,
    상기 V-형상 커팅 트렌치들은 상기 웨이퍼의 상기 제2 표면으로부터 커터에 의해 커팅함으로써 형성되고, 상기 커터는 적어도 상기 지지 유닛의 일부를 커팅하는,
    이미지 감지 칩 패키징 방법.
  8. 제1항에 있어서,
    상기 감광성 잉크를 적용하는 단계 전에, 상기 이미지 감지 칩 패키징 방법은,
    상기 개구들 각각의 측벽 상에 및 상기 웨이퍼의 상기 제2 표면 상에 절연층을 형성하는 단계; 및
    상기 절연층 상에 및 상기 개구의 바닥에 재배선층을 형성하는 단계를 더 포함하고, 상기 재배선층은 상기 접촉 패드에 전기적으로 연결되며,
    상기 웨이퍼의 상기 제2 표면 상에 상기 감광성 잉크를 적용한 후, 상기 이미지 감지 칩 패키징 방법은,
    상기 감광성 잉크 상에 복수의 스루 홀들을 형성하는 단계 ― 상기 재배선층은 상기 스루 홀들을 통해 노출됨 ―; 및
    상기 스루 홀들 각각에 솔더 볼을 형성하는 단계를 더 포함하고, 상기 솔더 볼은 상기 재배선층에 전기적으로 연결되는,
    이미지 감지 칩 패키징 방법.
  9. 제1항에 있어서,
    상기 감광성 잉크의 점도는 12Kcps보다 작지 않은,
    이미지 감지 칩 패키징 방법.
  10. 이미지 감지 칩 패키지로서,
    제1 표면 및 상기 제1 표면에 대향하는 제2 표면을 포함하는 기판;
    상기 제1 표면 상에 배열되는 이미지 감지 영역 및 접촉 패드들;
    상기 제2 표면 상에 배열되고 상기 제1 표면을 향해 연장되는 개구들 ― 상기 개구의 제2 표면측인 상부 영역은 제1 표면측인 하부 영역보다 크며, 상기 접촉 패드들은 상기 개구들을 통해 노출됨 ―; 및
    상기 기판의 측벽을 커버하는 감광성 잉크를 포함하고,
    상기 감광성 잉크는 상기 개구들을 커버하고, 상기 감광성 잉크의 점도에 의해 상기 개구들 각각과 상기 감광성 잉크 사이에 중공 캐비티가 형성되고;
    상기 기판의 측벽은 기울어진 측벽을 포함하고, 상기 기울어진 측벽의 일단은 상기 제2 표면에 연결되며, 상기 기울어진 측벽은 상기 감광성 잉크가 상기 기판의 측벽을 커버하도록 상기 감광성 잉크를 안내할 수 있는,
    이미지 감지 칩 패키지.
  11. 제10항에 있어서,
    상기 기판의 상기 측벽은 수직 측벽을 더 포함하고, 상기 수직 측벽의 일단은 상기 기울어진 측벽에 연결되고, 상기 수직 측벽의 타단은 상기 제1 표면에 연결되는,
    이미지 감지 칩 패키지.
  12. 제10항에 있어서,
    상기 기울어진 측벽의 타단은 상기 기판의 상기 제1 표면에 연결되는,
    이미지 감지 칩 패키지.
  13. 제10항에 있어서,
    상기 기울어진 측벽과 상기 기판의 상기 제2 표면 사이의 각도는 40° 내지 85°의 범위인,
    이미지 감지 칩 패키지.
  14. 제10항에 있어서,
    상기 감광성 잉크의 점도는 12Kcps보다 작지 않은,
    이미지 감지 칩 패키지.
  15. 제10항에 있어서,
    상기 기판의 상기 제1 표면과 정렬 및 라미네이팅되는 보호 기판;
    상기 보호 기판과 상기 기판 사이에 배열되고 상기 이미지 감지 영역을 인클로징하는 지지 유닛 ― 상기 감광성 잉크는 상기 지지 유닛의 측벽의 적어도 일부를 커버함 ―;
    상기 개구들 각각의 측벽 상에 및 상기 기판의 상기 제2 표면 상에 배열되는 절연층;
    상기 절연층 상에 및 상기 개구의 바닥에 배열되는 재배선층 ― 상기 재배선층은 상기 접촉 패드에 전기적으로 연결되고, 상기 감광성 잉크는 상기 재배선층을 커버하고, 상기 재배선층이 노출되게 하는 스루 홀들이 제공됨 ―; 및
    상기 스루 홀들 각각에 배열되는 솔더 볼을 더 포함하고, 상기 솔더 볼은 상기 재배선층에 전기적으로 연결되는,
    이미지 감지 칩 패키지.
KR1020187011133A 2015-10-10 2016-09-29 이미지 감지 칩에 대한 패키징 방법 및 패키지 구조 KR102055412B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201510650103.7A CN105244339B (zh) 2015-10-10 2015-10-10 影像传感芯片的封装方法以及封装结构
CN201520780135.4U CN205050828U (zh) 2015-10-10 2015-10-10 影像传感芯片封装结构
CN201520780135.4 2015-10-10
CN201510650103.7 2015-10-10
PCT/CN2016/100817 WO2017059781A1 (zh) 2015-10-10 2016-09-29 影像传感芯片的封装方法以及封装结构

Publications (2)

Publication Number Publication Date
KR20180056724A KR20180056724A (ko) 2018-05-29
KR102055412B1 true KR102055412B1 (ko) 2019-12-12

Family

ID=58487263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187011133A KR102055412B1 (ko) 2015-10-10 2016-09-29 이미지 감지 칩에 대한 패키징 방법 및 패키지 구조

Country Status (5)

Country Link
US (1) US10283483B2 (ko)
JP (1) JP6629440B2 (ko)
KR (1) KR102055412B1 (ko)
TW (1) TWI645553B (ko)
WO (1) WO2017059781A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6983633B2 (ja) 2017-11-24 2021-12-17 浜松ホトニクス株式会社 ウェハの検査方法、及びウェハ
CN110661936B (zh) * 2018-06-29 2024-04-16 宁波舜宇光电信息有限公司 线路板组件、感光组件、摄像模组及感光组件制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206253A (ja) * 2008-02-27 2009-09-10 Zycube:Kk 半導体装置
US20110169139A1 (en) * 2010-01-13 2011-07-14 Chia-Sheng Lin Chip package and fabrication method thereof
US20120205799A1 (en) * 2011-02-10 2012-08-16 Chia-Sheng Lin Chip package and fabrication method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582435B (zh) * 2008-05-16 2012-03-14 鸿富锦精密工业（深圳）有限公司 一种影像感测晶片封装结构及其应用的相机模组
CN101419952B (zh) 2008-12-03 2010-09-15 晶方半导体科技（苏州）有限公司 晶圆级芯片封装方法及封装结构
US9196571B2 (en) * 2010-01-13 2015-11-24 Xintec Inc. Chip device packages and fabrication methods thereof
CN101800207B (zh) 2010-03-12 2011-10-26 苏州晶方半导体科技股份有限公司 半导体器件的封装结构及其制造方法
JP5568357B2 (ja) * 2010-04-05 2014-08-06 株式会社フジクラ 半導体装置及びその製造方法
TWI502692B (zh) * 2011-07-29 2015-10-01 Xintec Inc 晶片封裝體及其形成方法
CN103400808B (zh) * 2013-08-23 2016-04-13 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法
US20150206916A1 (en) * 2014-01-20 2015-07-23 Xintec Inc. Semiconductor device and manufacturing method thereof
JP5825415B2 (ja) * 2014-09-12 2015-12-02 大日本印刷株式会社 センサーパッケージおよびその製造方法
US20160190353A1 (en) * 2014-12-26 2016-06-30 Xintec Inc. Photosensitive module and method for forming the same
CN205050828U (zh) 2015-10-10 2016-02-24 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构
CN105244339B (zh) 2015-10-10 2018-02-16 苏州晶方半导体科技股份有限公司 影像传感芯片的封装方法以及封装结构
TW201742200A (zh) * 2015-12-29 2017-12-01 精材科技股份有限公司 晶片封裝體及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206253A (ja) * 2008-02-27 2009-09-10 Zycube:Kk 半導体装置
US20110169139A1 (en) * 2010-01-13 2011-07-14 Chia-Sheng Lin Chip package and fabrication method thereof
US20120205799A1 (en) * 2011-02-10 2012-08-16 Chia-Sheng Lin Chip package and fabrication method thereof

Also Published As

Publication number Publication date
JP2018530164A (ja) 2018-10-11
US10283483B2 (en) 2019-05-07
JP6629440B2 (ja) 2020-01-15
TWI645553B (zh) 2018-12-21
US20180301434A1 (en) 2018-10-18
TW201714290A (zh) 2017-04-16
WO2017059781A1 (zh) 2017-04-13
KR20180056724A (ko) 2018-05-29

Similar Documents

Publication Publication Date Title
KR102082714B1 (ko) 이미지 센싱 칩을 위한 패키징 방법 및 패키지 구조
KR101918608B1 (ko) 반도체 패키지
CN101552248B (zh) 半导体装置及其制造方法
KR101692955B1 (ko) 반도체 패키지 및 그 제조 방법
JP4666028B2 (ja) 半導体装置
EP3154085A1 (en) Semiconductor package structure and method for forming the same
TWI559473B (zh) 半導體邊界保護密封劑
TWI511253B (zh) 晶片封裝體
KR20160053883A (ko) 패키지 및 그 제조방법
JP2007329396A (ja) 半導体装置、その製造方法及びその実装方法
JP2009094451A (ja) 耐クラック性半導体パッケージ及びその製造方法
KR102399356B1 (ko) 기판, 기판의 쏘잉 방법, 및 반도체 소자
TWI493634B (zh) 晶片封裝體及其形成方法
KR20170140849A (ko) 반도체 패키지 및 그 제조 방법
US20110124157A1 (en) Method for encapsulating electronic components on a wafer
KR102055412B1 (ko) 이미지 감지 칩에 대한 패키징 방법 및 패키지 구조
KR101494814B1 (ko) 팬 아웃 반도체 패키지 및 그 제조 방법
TW201810557A (zh) 晶片側壁單離應力釋放之晶片尺寸封裝構造及其製造方法
CN106531644B (zh) 一种芯片的封装工艺和封装结构
US20190296064A1 (en) Packaging method and packaging structure for semiconductor chip
TWI655696B (zh) 半導體晶片的封裝方法以及封裝結構
KR20070102824A (ko) 반도체 소자의 퓨즈부 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right