JP2009094451A - 耐クラック性半導体パッケージ及びその製造方法 - Google Patents

耐クラック性半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2009094451A
JP2009094451A JP2008016010A JP2008016010A JP2009094451A JP 2009094451 A JP2009094451 A JP 2009094451A JP 2008016010 A JP2008016010 A JP 2008016010A JP 2008016010 A JP2008016010 A JP 2008016010A JP 2009094451 A JP2009094451 A JP 2009094451A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor package
integrated circuit
semiconductor
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008016010A
Other languages
English (en)
Inventor
Yun Mook Park
ユン ムク パク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nepes Corp
Original Assignee
Nepes Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nepes Corp filed Critical Nepes Corp
Publication of JP2009094451A publication Critical patent/JP2009094451A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

【課題】半導体パッケージ、特にウエハーレベル半導体パッケージの構造的機械的強度及び耐久性を増進させて、製品の信頼性を大きく向上させる構造体を提供する。
【解決手段】集積回路部２２０を含む半導体基板と、上記半導体基板の集積回路部２２０周辺に少なくとも局部的に形成され、上記半導体基板とは異なる異種物質が充填されているクラック伝播防止部２７０を含む半導体パッケージ２００を提供する。また、集積回路部２２０を含む半導体基板の上記集積回路部２２０周辺に少なくとも局部的にトレンチを形成して、該トレンチに上記半導体基板とは異なる異種物質を充填する工程を含む半導体パッケージ２００の製造方法を提供する。また、後続実装工程で、クラック（Ｃｒａｃｋ）やチッピング（ｃｈｉｐｐｉｎｇ）などの不良率を下げて収率を高めることで、全体の製造コストを節減することができる。
【選択図】図２

Description

本発明は、半導体パッケージ及びその製造方法に関し、より詳細には、クラックや局部的なチッピングなどの物理的な欠陥が、パッケージ内に伝播することを根源的に遮断した新しい半導体パッケージを提案する。
半導体装置は、一つの基板に多数の電気的デバイスを集積して多様な動作を具現することができる。そのために、様々な最先端の製造技法が使用されていて、製造される装置内の各素子は、さらに微細サイズの部品に小型化されている傾向がある。
最近は、半導体装置のパッケージ技術を発展させて、高集積化及び高容量化された半導体システムを提案している。半導体パッケージ技術は、ワイヤボンディングからチップスケールを具現することができるフリップチップボンディング技術へと変化して、市場の要求に答えている。
また、パッケージ面積を縮小して、各種電子応用器機のサイズを減らすために、ウエハーレベルで半導体パッケージを完成する方法が提案されたことがある。図１を参照すると、ウエハーレベルで複数の半導体チップに対してパッケージング工程が実施された後、個別に分離した半導体パッケージ１００を示している。半導体基板１１０には、集積回路部１２０が形成されていて、集積回路部の電極端子１２５は、再配置導電層１４０の一端と電気的に接続されていて、多数の誘電層１３０、１３２によって局部的に一端が露出している再配置導電層には、外部接続用電極端子として、下部金属層１５０とソルダバンプ１６０が各々電気的に接続されている。
半導体装置の軽薄短小化の傾向によって、半導体チップまたは半導体パッケージのサイズを非常に小さく形成して、また半導体チップや半導体パッケージを非常に薄く薄型に形成する場合、機械的な衝撃に脆弱になる問題がある。特にウエハーレベルで半導体パッケージを具現して、図１に図示したように個別パッケージに分離するために切断する場合、切断ライン（Ｘ）の周囲で微細クラック（ｃｒａｃｋ）１７０や局部的なチッピング（ｃｈｉｐｐｉｎｇ）１７２等の機械的欠陥または不良が発生し得る。
このような欠陥等によって、後続工程で半導体チップに欠陥が伝播（ｐｒｏｐａｇａｔｉｏｎ）して、半導体チップや半導体パッケージの構造的安定性が大きく低下することがある。また、このような構造的欠陥の伝播は、半導体装置の動作不能を引き起こす深刻な問題点がある。
特に、ウエハーレベル半導体パッケージの場合、ＰＣＢなどの外部基板などに実装される時、半導体チップの後面が露出して、落下テスト、機械的衝撃印加などの物理的衝撃テスト時に、半導体チップのエッジ部分の脆弱性のため、クラックや局部的なチッピングの可能性がより大きくなる。
このような半導体チップまたは半導体パッケージの機械的、構造的な欠陥は、ウエハーレベルパッケージ工程の信頼性を低下させ、軽薄短小の半導体装置を提供する障害になっている。
したがって、本発明の目的は、内部の機械的欠陥や外部衝撃に対し、構造的安定性にすぐれた新しい半導体パッケージを提供することである。
また、本発明の他の目的は、クラック等の欠陥が伝播するのを抑制して、耐衝撃性を確保することができる、ウエハーレベル半導体パッケージの製造方法を提供することである。
その他、本発明の他の目的及び特徴を、以下の詳細な説明においてより具体的に説明する。
上記目的を達成するために、本発明は、集積回路部を含む半導体基板と、前記半導体基板の集積回路部周辺に少なくとも局部的に形成され、前記半導体基板とは異なる異種物質が充填されているクラック伝播防止部とを含む、耐クラック性半導体パッケージを提供する。
前記クラック伝播防止部は、前記半導体基板を垂直に貫通するトレンチに基板材質と異なる異種物質を充填して形成することができる。また、前記トレンチは、半導体基板の集積回路部周辺に沿って閉曲線、閉多角形形態に一体化させて形成することができ、一定な断面構造で形成したり垂直断面の幅が相異するように形成したりすることができる。また、前記クラック伝播防止部を前記集積回路部のエッジ部分を局部的にカバーするように形成して、集積回路部を部分的に保護することもできる。
また、本発明は、集積回路部を含む半導体基板の前記集積回路部周辺に、少なくとも局部的にトレンチを形成して、該トレンチに前記半導体基板とは異なる異種物質を充填する工程を含む、半導体パッケージ製造方法を提供する。
前記トレンチは、基板を乾式蝕刻、湿式蝕刻、または部分的な切断によって形成することができ、前記トレンチ内部に充填する異種物質は、例えばエポキシ樹脂等、半導体基板と比べて弾性係数、強度、粘性などの物理的または機械的性質が相異した物質を使用するのが好ましい。
前記トレンチ内部を充填した後、前記半導体基板の下面を薄型化（ｔｈｉｎｉｎｇ）して、クラック伝播防止部を露出させて、全体的なパッケージ厚さを低減させることもできる。
また、本発明は、集積回路部を含む半導体基板と、該基板の集積回路部を露出させたまま、基板の側面及び下面をカバーして、前記半導体基板とは異なる異種物質で構成されるクラック伝播防止部とを含む半導体パッケージを提供する。
前記半導体パッケージは、複数の集積回路部を含む半導体基板の単位素子別切断ライン近くにトレンチを形成して、前記半導体基板の下面を薄型化させて前記トレンチを露出させ、前記半導体基板の下面及び前記トレンチに前記半導体基板と異なる物質を形成して、前記半導体基板を集積回路部単位で切断する工程を含んで製造することができる。
前記半導体基板の薄型化は、前記半導体基板の集積回路部が形成された面に支持部材を付着した後、前記半導体基板の他の面を研削して薄型化させることが好ましい。前記半導体基板の切断の前に基板の下面を薄型化させて基板下面に形成された物質を除去する工程をさらに含むことができる。
本発明によれば、半導体パッケージ、特にウエハーレベル半導体パッケージの構造的機械的強度及び耐久性を増進させて、製品の信頼性を大きく向上することができる。また、薄型の半導体パッケージの撓みを防止して、パッケージ実装などの後続工程時にパッケージの扱いが容易で、パッケージ工程の収率を増加させて、全体製造費用を節減することができる。それだけではなく、脆性の材料に対する耐衝撃性が向上して、多様な種類の物質をパッケージ工程に利用することができる。
本発明は、半導体パッケージ、特にウエハーレベル半導体パッケージから個別半導体チップ単位で切断するための切断部であるスクライブレーン（ｓｃｒｉｂｅ ｌａｎｅ）近くに半導体チップ外周部を取り囲むトレンチないし溝（ｍｏａｔ）を形成して、上記トレンチまたは溝内部にエポキシモールドなどの樹脂を満たすことで、クラックなどの物理的欠陥が半導体チップ内部に伝播することを防止するクラック伝播防止部を提供することにより、半導体パッケージの耐衝撃性を向上させる。
したがって、ウエハーレベルパッケージ工程で個別半導体チップを分離する切断工程（ｓａｗｉｎｇまたはｄｉｃｉｎｇ）時に微細クラックまたは局部的チッピングが発生しても、後続工程にこのような欠陥が伝播することを根源的に防止する。また、クラックや局部的チッピング経路を遮断することで、工程進行中の機械的衝撃テスト時、または使用者の使用中に、半導体チップまたは半導体パッケージの破損を防止することができ、機械的衝撃に対する半導体装置の耐久性を確保して製品の信頼性を大きく増進させる。
図２は、本発明の好ましい実施例による半導体パッケージ２００の断面を示した図である。
半導体前工程を通じて、トランジスターや電極配線などの各種回路要素を含む集積回路部２２０が形成された半導体基板２１０は、後工程を通じて集積回路部の電極端子２２５と外部回路接続用ソルダバンプ２６０とが、電気的に接続されている。
ソルダバンプ２６０は、再配置導電層２４０を通じて上記電極端子２２５の位置と相異した地点に形成されていて、再配置導電層は複数の誘電層２３０、２３２によってカバーされ、外部と断絶されている。ソルダバンプ２６０と再配置導電層２４０との間には、下部金属層２５０を形成してソルダバンプの接着性を向上させる。
半導体パッケージは、ウエハーレベルで各々の単位半導体チップ別に再配置導電層及びソルダバンプを同時に形成した後、半導体チップ単位に分離して個別化することができる。半導体チップ単位の分離工程時に発生し得るクラックなどの欠陥の伝播を防止するために、上記半導体パッケージの集積回路部２２０外側に、基板２１０を少なくても部分的に貫通する充填部、すなわちクラック伝播防止部２７０が形成されていることが分かる。
上記のクラック伝播防止部は、基板を部分的にまたは全体的に貫通するトレンチを形成して、そのトレンチに基板と異なる異種物質を充填することで完成する。上記クラック伝播防止部は、集積回路部周辺に局部的に形成することもできるが、図３の実施例に図示したように、集積回路部周辺で半導体チップの端に沿って一つの閉図形を成すように形成することもできる。このような閉図形のクラック伝播防止部は、まさに基板の端に沿って形成された溝と類似の形態を有する。
上記クラック伝播防止部は、基板とは異なる異種物質を充填することが好ましい。特に、基板の物理的機械的な特性と異なる物質として弾性や粘度、脆性などが基板材料より大きい物質を使用して、外部衝撃に対する抵抗性、クラックなどの欠陥に対する耐久性を高めるようにする。そのために、樹脂などの高分子物質を基板に形成されたトレンチ構造に充填することができる。本発明では、クラック伝播防止部としてトレンチ内部に充填する物質を特別に制限しないが、半導体パッケージ工程の特性上、モールド材料に使用する物質をトレンチに充填することが、工程上有利である。
また、上記クラック伝播防止部に使用される物質は、機械的衝撃に対するバッファーの役目をするのと同時に、基板との熱的ストレスの観点において、変形しないように基板材料と熱膨脹係数の差が大きくないことが好ましい。そのためにクラック伝播防止部に使用される物質は、機械的衝撃を緩和することができる物理的特性を有する第１物質と基板材料と熱膨脹係数の差が同じか類似の第２物質を含むことができる。その他にも、さまざまな物理的な特性を有した多様な物質の混合物または化合物を使用して、クラック伝播防止部のトレンチ内部に充填することができる。
上記クラック伝播防止部２７０は、上記半導体基板を垂直的に貫通して、部分的に基板上面に延長されていて、集積回路部のエッジ部分上部領域として再配置導電層２４０及び誘電層２３０、２３２を含む薄膜層の側部をカバーする保護層２７２の役目をしている。上記クラック伝播防止部の形態は、後述のように多様に変化させることができる。
一方、図２でクラック伝播防止部２７０は、上記半導体基板の後面に露出していることが見られるが、このような形態は、基板を完全に貫通するようにトレンチを形成しなくても、後述のように基板厚さ方向に部分的にトレンチを形成した後、基板の一面を研磨してトレンチ構造が外部に露出するようにすることもできる。
半導体チップ外周近くに形成されるクラック伝播防止部は、ウエハーレベル半導体パッケージにおいて半導体チップエッジ部分に形成され得るクラックや局部的なチッピングによる欠陥が、周辺に伝播することを防止するダム（ｄａｍ）の役割をする。したがって、ウエハーレベルパッケージを個別パッケージ単位に切断する工程や個別半導体パッケージを実装する工程、その他、機械的衝撃テストなどでの半導体パッケージの安定性が確保される。
また、軽薄短小化のために半導体チップを薄型化（ｔｈｉｎｎｉｎｇ）する場合、発生し得る半導体チップまたはウエハーレベル半導体パッケージの撓み（ｗａｒｐａｇｅ）を防止することができ、外部回路基板に実装など、後続工程進行時に半導体チップまたは半導体パッケージの扱いが非常に容易になる。
一方、最近半導体装置の集積度増加及び動作速度の増加によって、半導体装置の外部接続用端子（例えばソルダ）のための電気的接続構造が、Ｃｕ／低誘電物質（ｌｏｗ−ｋ）積層構造に代替されている。この場合、低誘電物質の脆性によってパッケージング工程時に電気的接続部で局部的なチッピングやクラック、剥離（ｄｅｌａｍｉｎａｔｉｏｎ）などの問題が発生し得るが、本発明のクラック伝播防止構造を通じて、このような問題を根源的に防止することができる。
本発明による半導体パッケージは、ウエハーレベルパッケージング工程中に、クラック伝播防止部を形成することができる。図４ないし図９を参照して製造方法の一例を説明する。
図４は、半導体前工程によって集積回路部が形成された半導体基板２１０を示している。本実施例では、便宜上二つの半導体チップを対象に説明するが、実際の工程ではウエハー上で複数の半導体チップに対して工程を実施することができることを当業者なら理解できるだろう。ウエハーレベルパッケージング工程によって基板の集積回路部上には、各々再配置導電層２４０が形成されていて、再配置導電層の一部が誘電層によって局部的に露出している。各々の単位半導体チップの間には、後続工程で個別チップに分離するための切断部（Ｘ）が存在する。
上記切断部（Ｘ）に隣接して、各半導体チップの集積回路部端部の近くにトレンチまたは溝を形成する（図５）。このようなトレンチまたは溝は、例えば乾式蝕刻や湿式蝕刻によって形成することができる。また、機械的な方法によって部分的な切断（ｓａｗｉｎｇ）を通じて、トレンチや溝を形成することもできる。
一方、トレンチや溝の形態は、垂直的に同一幅を有する線形的な形態に形成することもできるが、図５に図示したように、垂直的に非線形的な形態を有するようにすることもできる。例えば、半導体基板上面から先に乾式方式で異方性エッチング（ａｎｉｓｏｔｒｏｐｉｃ ｅｔｃｈｉｎｇ）を実施して、線形的なトレンチ２７０ａを形成した後、後続的に湿式方式で等方性エッチング（ｉｓｏｔｒｏｐｉｃ ｅｔｃｈｉｎｇ）を実施して、非線形的なトレンチ２７０ｂを形成することができる。または、湿式蝕刻と乾式蝕刻の順序を変えたり併合的に実施したりして、トレンチまたは溝の断面形態を多様に変化させることができる。
このように、トレンチや溝の形態を多様に変化させることで、半導体チップまたは半導体パッケージに発生する物理的ないし機械的欠陥に対する耐久性を効果的に増進させることができる。
半導体基板にトレンチまたは溝を形成した後には、その内部を半導体基板とは異なる異種物質を充填して、クラック伝播防止部２７０を完成する（図６）。
次に、必要によって、半導体基板２１０の後面を研磨して薄型化させる（図７）。研磨された半導体基板後面２１０’は、上記クラック伝播防止部２７０の一部分が露出して、外部衝撃や内部欠陥に対する耐久性を確保することができる。
その次に、集積回路部上面に再配置導電層の一部と電気的に接続するようにソルダバンプ２６０を形成する（図８）。上記ソルダバンプ２６０形成の前に再配置導電層とソルダバンプの接着力を向上させるために、予め下部金属層をさらに形成することが好ましい。
最後に、ウエハーレベルで製造された複数の半導体パッケージを切断して、個別パッケージ２００ａ、２００ｂに分離する（図９）。
本実施例では、再配置導電層の形成後、そして、ソルダバンプ形成前にクラック伝播防止部を形成したが、必要に応じて、クラック伝播防止部の形成工程は他の工程と順序を変更することができる。また、本発明による半導体パッケージは、ウエハーレベルパッケージだけではなく、個別半導体パッケージや積層型半導体パッケージなどにも有効に適用することができる。
図１０ないし図１３には、本発明による半導体パッケージにおいて、クラック伝播防止部の多様な形態を示している。クラック伝播防止部２７０は、図１０に示すように、垂直断面で見る時、両端の幅が広い砂時計形態や図１１に示すように、一端の幅のみを広げたロート（ｆｕｎｎｅｌ）形態に形成することができる。また、クラック伝播防止部の両端の幅を異にして内部には段差のある（ｓｔａｉｒ）形態（図１２参照）に形成することも良い。
このようにクラック伝播防止部の上端または下端の形態を変化させることで、半導体パッケージの上面または下面で発生し得る物理的欠陥の伝播を集中的に防止することができる長所がある。
一方、図１３に図示したように、クラック伝播防止部の上部をさらに延長して、隣接する集積回路部の一部をカバーすることもできる。このような構造を通じて、集積回路部に加えられ得る機械的損傷やクラックの伝播を効果的に防止することができ、場合によっては、半導体パッケージ上面に形成されるモールディング部をクラック伝播防止部で代替することもできる。
図１４は、本発明の他の実施例による半導体パッケージを示したもので、集積回路部２２０を含む半導体基板２１０と、上記半導体基板の集積回路部を露出させたまま基板の側面及び下面をカバーして、上記半導体基板とは異なる異種物質で構成されたクラック伝播防止部４００とを含む。
上記集積回路部２２０上面には、複数の誘電層と共に再配置導電層２４０が形成されていて、その再配置導電層２４０の一端には、外部接続用ソルダバンプ２６０が形成される。
上記クラック伝播防止部は、一種の外部モールディング部に相応する表面層として、半導体基板２１０を保護するのと同時に、半導体基板に加えられる外部の物理的な衝撃によるクラックの発生やクラックの伝播を防止することができる。
上記クラック伝播防止部４００は、後述のように、ウエハーレベル半導体パッケージ工程において、トレンチ形成及び基板とは異なる異種物質の充填が容易で、耐クラック性半導体パッケージの具現に非常に効果的である。
上記クラック伝播防止部は、図１５に示したように、半導体基板２１０の集積回路部２２０が形成されない面には形成しないで、基板２１０側部にのみ存在するように形成することもできる。
図１６ないし図２２を参照して、上記図１４の実施例による半導体パッケージの製造工程の一例を説明する。
まず、ウエハーレベルで複数の集積回路部を半導体基板に形成した後、必要によって図１６に示したように、再配置導電層２４０をさらに形成する。
ウエハーレベルで再配置導電層が形成された半導体基板２１０を、単位素子別（集積回路部単位で）に切断をするための領域（Ｘ領域）近くに、トレンチ（Ｙ）を形成する（図１７）。ここで、上記トレンチ（Ｙ）は、先の実施例でのトレンチ（例えば、図２の２７０）のように、微細スケールで形成する必要がないので、工程マージンの側面で有利になる。
上記トレンチ（Ｙ）は、集積回路部周辺に沿って基板を貫通するように形成することもできるが、基板内部の所定深さまで、形成することもできる。
トレンチが形成された半導体基板の上面、集積回路部が形成された面に支持部材３００を付着させた状態で基板下面２１０’を薄型化させて、上記トレンチを外部に対して露出させる（図１８）。この過程で、基板の厚みが薄くなるので、半導体パッケージのスリム化に有利である。
次に、半導体基板の下面及び上記トレンチに、クラック伝播防止部４００を形成する（図１９）。上記クラック伝播防止部４００は、先の実施例とは異なりトレンチにのみ充填しないで、基板下面とトレンチに同時に形成することで、製造工程が容易いになるだけではなく、基板下面に形成された物質が基板を保護して、半導体基板の切断工程時のクラック伝播を効果的に遮断することができる長所がある。
上記クラック伝播防止部を構成する物質は、上記半導体基板と異なる物質を使用することが好ましく、樹脂物質例えばエポキシなどを使用することができる。このような樹脂物質は、例えばディスフェンシング、コーティング、またはプリンティングによって基板下面及びトレンチ内部に形成することができる。
クラック伝播防止部４００を形成した後、上記支持部材を除去した後（図２０）、下部金属層２５０とソルダバンプ２６０を再配置導電層の一部分に形成する（図２１）。
最後に、クラック伝播防止部が形成された上記トレンチ（Ｙ）領域を集積回路部単位に切断して、半導体基板を分離する（図２２）。場合によっては、半導体基板の切断工程の前に、半導体基板の下面に形成されたクラック伝播防止部を除去したり、半導体基板下面を研削したりする工程をさらに含むこともできる。
本発明によれば、半導体パッケージ、特にウエハーレベル半導体パッケージの構造的機械的強度及び耐久性を増進させて、製品の信頼性を大きく向上させることができる。また、薄型の半導体パッケージの撓みを防止して、パッケージ実装などの後続工程時にパッケージの扱いが容易で、パッケージ工程の収率を増加させて、全体製造費用を節減することができる。それだけではなく、脆性の材料に対する耐衝撃性が向上して、多様な種類の物質をパッケージ工程に利用することができる。
以上で、好ましい実施例を通じて本発明を例示的に説明したが、本発明はこのような特定実施例にのみ限定されるものではなく、本発明で提示した技術的思想、具体的には特許請求の範囲に記載した範疇内で、多様な形態で修正、変更、または改善することができるだろう。
ウエハーレベル半導体パッケージの一例を示す断面図である。 本発明の一実施例による半導体パッケージを示す断面図である。 本発明の一実施例による半導体パッケージを示す平面図である。 本発明による半導体パッケージ製造工程の一例を示す順序図である。 本発明による半導体パッケージ製造工程の一例を示す順序図である。 本発明による半導体パッケージ製造工程の一例を示す順序図である。 本発明による半導体パッケージ製造工程の一例を示す順序図である。 本発明による半導体パッケージ製造工程の一例を示す順序図である。 本発明による半導体パッケージ製造工程の一例を示す順序図である。 本発明による半導体パッケージの多様な例を示す断面図である。 本発明による半導体パッケージの多様な例を示す断面図である。 本発明による半導体パッケージの多様な例を示す断面図である。 本発明による半導体パッケージの多様な例を示す断面図である。 本発明の他の実施例による半導体パッケージを示す断面図である。 本発明の他の実施例による半導体パッケージを示す断面図である。 本発明の他の実施例による半導体パッケージ製造工程の一例を示す順序図である。 本発明の他の実施例による半導体パッケージ製造工程の一例を示す順序図である。 本発明の他の実施例による半導体パッケージ製造工程の一例を示す順序図である。 本発明の他の実施例による半導体パッケージ製造工程の一例を示す順序図である。 本発明の他の実施例による半導体パッケージ製造工程の一例を示す順序図である。 本発明の他の実施例による半導体パッケージ製造工程の一例を示す順序図である。 本発明の他の実施例による半導体パッケージ製造工程の一例を示す順序図である。
符号の説明
２００：半導体パッケージ
２１０：基板
２２０：集積回路部
２２５：電極端子
２３０、２３２：誘電層
２４０：再配置導電層
２５０：下部金属層
２６０：ソルダバンプ
２７０：クラック伝播防止部
３００：支持部材
４００：クラック伝播防止部

Claims (20)

  1. 集積回路部を含む半導体基板と、
    該半導体基板の集積回路部周辺に少なくとも局部的に形成されて、前記半導体基板とは異なる異種物質が充填されているクラック伝播防止部とを含む半導体パッケージ。
  2. 前記クラック伝播防止部が、前記半導体基板を垂直的に貫通するトレンチに基板材質と異なる異種物質が充填されている請求項１に記載の半導体パッケージ。
  3. 前記トレンチが、垂直断面の幅が相異するように形成されている請求項２に記載の半導体パッケージ。
  4. 前記クラック伝播防止部が、前記集積回路部のエッジ部分を局部的にカバーする請求項１に記載の半導体パッケージ。
  5. 前記集積回路部上面に形成されて外部との電気的接続のためのソルダバンプを含む請求項１に記載の半導体パッケージ。
  6. 前記集積回路部の電極端子と前記ソルダバンプと間を電気的に接続する再配置導電層を含む請求項５に記載の半導体パッケージ。
  7. 前記クラック伝播防止部が、エポキシ樹脂で形成される請求項１に記載の半導体パッケージ。
  8. 前記クラック伝播防止部が、前記半導体基板の上面及び下面に露出している請求項１に記載の半導体パッケージ。
  9. 集積回路部を含む半導体基板と、
    該半導体基板の集積回路部を露出させたまま基板の側面及び下面をカバーして、前記半導体基板とは異なる異種物質で構成されたクラック伝播防止部とを含む半導体パッケージ。
  10. 集積回路部を含む半導体基板の前記集積回路部周辺に少なくとも局部的にトレンチを形成して、該トレンチに前記半導体基板とは異なる異種物質を充填する工程を含む半導体パッケージ製造方法。
  11. 前記トレンチを、半導体基板を乾式蝕刻、湿式蝕刻、または部分的な切断によって形成する請求項１０に記載の半導体パッケージ製造方法。
  12. 前記トレンチの垂直断面の幅を相異するように形成する請求項１０に記載の半導体パッケージ製造方法。
  13. 前記トレンチ内部に充填される異種物質が、エポキシ樹脂である請求項１０に記載の半導体パッケージ製造方法。
  14. 前記トレンチ内部を充填した後、前記半導体基板の下面を薄型化する工程をさらに含む請求項１０に記載の半導体パッケージ製造方法。
  15. 前記集積回路部上面に電極端子と電気的に接続する再配置導電層を形成する工程と、
    該再配置導電層の一端と電気的に接続するソルダバンプを形成する工程とをさらに含む請求項１０に記載の半導体パッケージ製造方法。
  16. 前記トレンチ内部を充填した後、前記半導体基板を集積回路部単位で切断する工程をさらに含む請求項１０に記載の半導体パッケージ製造方法。
  17. 複数の集積回路部を含む半導体基板の単位素子別切断ライン近くにトレンチを形成して、前記半導体基板の下面を薄型化させて前記トレンチを露出させて、前記半導体基板の下面及び前記トレンチに前記半導体基板と異なる物質を形成して、前記半導体基板を集積回路部単位で切断する工程を含む半導体パッケージ製造方法。
  18. 前記半導体基板の薄型化が、前記半導体基板の集積回路部が形成された面に支持部材を付着した後、前記半導体基板のもう一方の面を研削して薄型化させることを特徴とする請求項１７に記載の半導体パッケージ製造方法。
  19. 前記半導体基板の下面及び前記トレンチに前記半導体基板と異なる物質を形成する工程が、樹脂物質をディスフェンシング、コーティング、またはプリンティングによって形成されることを特徴とする請求項１７に記載の半導体パッケージ製造方法。
  20. 前記半導体基板の切断前に半導体基板の下面を薄型化させて基板下面に形成された物質を除去する工程をさらに含む請求項１７に記載の半導体パッケージ製造方法。
JP2008016010A 2007-10-09 2008-01-28 耐クラック性半導体パッケージ及びその製造方法 Pending JP2009094451A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070101343A KR100887479B1 (ko) 2007-10-09 2007-10-09 내균열성 반도체 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2009094451A true JP2009094451A (ja) 2009-04-30

Family

ID=40522549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008016010A Pending JP2009094451A (ja) 2007-10-09 2008-01-28 耐クラック性半導体パッケージ及びその製造方法

Country Status (4)

Country Link
US (1) US7919833B2 (ja)
JP (1) JP2009094451A (ja)
KR (1) KR100887479B1 (ja)
TW (1) TWI358111B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013511155A (ja) * 2009-11-17 2013-03-28 クリー インコーポレイテッド クラックストップを備えたデバイス

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986544B1 (ko) * 2009-06-10 2010-10-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP2012195388A (ja) * 2011-03-15 2012-10-11 Toshiba Corp 半導体装置の製造方法及び半導体装置
US9184138B2 (en) 2011-12-29 2015-11-10 Stmicroelectronics (Grenoble 2) Sas Semiconductor integrated device with mechanically decoupled active area and related manufacturing process
US9496195B2 (en) * 2012-10-02 2016-11-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP
US9620413B2 (en) 2012-10-02 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier in semiconductor packaging
KR101971202B1 (ko) * 2012-11-22 2019-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US9704824B2 (en) 2013-01-03 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded wafer level chip scale packages
US9721862B2 (en) 2013-01-03 2017-08-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
US10141202B2 (en) 2013-05-20 2018-11-27 Qualcomm Incorporated Semiconductor device comprising mold for top side and sidewall protection
US9379065B2 (en) * 2013-08-16 2016-06-28 Qualcomm Incorporated Crack stopping structure in wafer level packaging (WLP)
TWI658543B (zh) * 2013-12-05 2019-05-01 新加坡商史達晶片有限公司 在半導體封裝中使用標準化載體的半導體裝置及方法
US9508623B2 (en) * 2014-06-08 2016-11-29 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods of packaging semiconductor devices
TWI555145B (zh) * 2014-12-31 2016-10-21 矽品精密工業股份有限公司 基板結構
JP2018170333A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体装置及びその製造方法
CN107611095A (zh) * 2017-10-13 2018-01-19 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及其制备方法
KR20220090664A (ko) 2020-12-22 2022-06-30 삼성전자주식회사 스트립 기판 및 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01217942A (ja) * 1988-02-26 1989-08-31 Hitachi Ltd 半導体ウエハのスクライブ法
JP2002261050A (ja) * 2001-02-28 2002-09-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2003007909A (ja) * 2001-04-17 2003-01-10 Mitsubishi Electric Corp 半導体装置の製造方法とそれによる半導体装置およびこれを用いた電子機器
JP2005302985A (ja) * 2004-04-12 2005-10-27 Nec Electronics Corp 半導体ウェーハおよび半導体チップ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6341070B1 (en) * 1998-07-28 2002-01-22 Ho-Yuan Yu Wafer-scale packing processes for manufacturing integrated circuit (IC) packages
US6326701B1 (en) * 1999-02-24 2001-12-04 Sanyo Electric Co., Ltd. Chip size package and manufacturing method thereof
JP3456462B2 (ja) * 2000-02-28 2003-10-14 日本電気株式会社 半導体装置及びその製造方法
JP4401181B2 (ja) * 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
JP4636839B2 (ja) * 2004-09-24 2011-02-23 パナソニック株式会社 電子デバイス
JP2006196701A (ja) 2005-01-13 2006-07-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4471852B2 (ja) * 2005-01-21 2010-06-02 パナソニック株式会社 半導体ウェハ及びそれを用いた製造方法ならびに半導体装置
KR100871693B1 (ko) * 2006-11-30 2008-12-05 삼성전자주식회사 반도체 칩 및 그의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01217942A (ja) * 1988-02-26 1989-08-31 Hitachi Ltd 半導体ウエハのスクライブ法
JP2002261050A (ja) * 2001-02-28 2002-09-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2003007909A (ja) * 2001-04-17 2003-01-10 Mitsubishi Electric Corp 半導体装置の製造方法とそれによる半導体装置およびこれを用いた電子機器
JP2005302985A (ja) * 2004-04-12 2005-10-27 Nec Electronics Corp 半導体ウェーハおよび半導体チップ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013511155A (ja) * 2009-11-17 2013-03-28 クリー インコーポレイテッド クラックストップを備えたデバイス
US8877611B2 (en) 2009-11-17 2014-11-04 Cree, Inc. Devices with crack stops

Also Published As

Publication number Publication date
US7919833B2 (en) 2011-04-05
KR100887479B1 (ko) 2009-03-10
TW200917442A (en) 2009-04-16
TWI358111B (en) 2012-02-11
US20090091001A1 (en) 2009-04-09

Similar Documents

Publication Publication Date Title
KR100887479B1 (ko) 내균열성 반도체 패키지 및 그 제조 방법
KR101692955B1 (ko) 반도체 패키지 및 그 제조 방법
KR100570514B1 (ko) 웨이퍼 레벨 칩 스택 패키지 제조 방법
KR100979497B1 (ko) 웨이퍼 레벨 패키지 및 그 제조방법
KR101918608B1 (ko) 반도체 패키지
JP5179796B2 (ja) 半導体パッケージの製造方法
TWI511253B (zh) 晶片封裝體
EP2291858B1 (en) Packaged semiconductor product and method for manufacture thereof
KR102649471B1 (ko) 반도체 패키지 및 그의 제조 방법
JP5183708B2 (ja) 半導体装置およびその製造方法
JP2008235401A (ja) 半導体装置及びその製造方法
KR102082714B1 (ko) 이미지 센싱 칩을 위한 패키징 방법 및 패키지 구조
US8785297B2 (en) Method for encapsulating electronic components on a wafer
KR20200024499A (ko) 브리지 다이를 포함하는 스택 패키지
KR20190099731A (ko) 보강용 탑 다이를 포함하는 반도체 패키지 제조 방법
TWI566339B (zh) 電子封裝件及其製法
KR101494814B1 (ko) 팬 아웃 반도체 패키지 및 그 제조 방법
JP2003124392A (ja) 半導体装置及びその製造方法
US20080290479A1 (en) Wafer level device package with sealing line having electroconductive pattern and method of packaging the same
CN110993495B (zh) 芯片制备方法以及晶圆级封装芯片
US20080290514A1 (en) Semiconductor device package and method of fabricating the same
KR20100030024A (ko) 관통실리콘비아를 이용한 적층 반도체 패키지 및 그 제조 방법
US10283483B2 (en) Packaging method and package structure for image sensing chip
KR101631406B1 (ko) 반도체 패키지 및 그 제조 방법
CN112786542A (zh) 半导体封装及其制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120319

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121225