JPH01217942A - 半導体ウエハのスクライブ法 - Google Patents
半導体ウエハのスクライブ法Info
- Publication number
- JPH01217942A JPH01217942A JP63042054A JP4205488A JPH01217942A JP H01217942 A JPH01217942 A JP H01217942A JP 63042054 A JP63042054 A JP 63042054A JP 4205488 A JP4205488 A JP 4205488A JP H01217942 A JPH01217942 A JP H01217942A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- cracks
- trenches
- wafer
- scribing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000000034 method Methods 0.000 title claims description 6
- 229920003002 synthetic resin Polymers 0.000 claims description 2
- 239000000057 synthetic resin Substances 0.000 claims description 2
- 239000008188 pellet Substances 0.000 abstract description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 239000013078 crystal Substances 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract description 2
- 230000002411 adverse Effects 0.000 abstract 2
- 230000002093 peripheral effect Effects 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 21
- 230000000694 effects Effects 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 238000005336 cracking Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005453 pelletization Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体ウェハのスクライブ法に関する。
半導体ウェハ(以下単にウェハという)はスクライブ(
ダイシングともいう)してペレット化される。
ダイシングともいう)してペレット化される。
当該スクライブ法の一例は、ウェハに縦横にダイヤモン
ドポイントのカッタで引っかき傷を付け。
ドポイントのカッタで引っかき傷を付け。
このウェハを割ってペレットとする。
第7図はウェハをペレットする様子を図示したもので、
同図に示されるようなウェハ1t−そのスクライブ線2
に沿ってスクライブしてペレット3とする。
同図に示されるようなウェハ1t−そのスクライブ線2
に沿ってスクライブしてペレット3とする。
こうしたスクライブ時に、ベンツ)3に割れや欠け(以
下、クラックという)4を生ずることがあり、特に、近
時ベレットサイズの大型化に伴ない、かかるクラック現
象が増加してbる。
下、クラックという)4を生ずることがあり、特に、近
時ベレットサイズの大型化に伴ない、かかるクラック現
象が増加してbる。
また、かかるクラックは、リードフレームのタブ上にベ
ンツH搭載するために、コレットにペレットを吸着させ
る場合などKも生じ、同様にペレット3にクラック4が
生じる割合が多くなってきている。
ンツH搭載するために、コレットにペレットを吸着させ
る場合などKも生じ、同様にペレット3にクラック4が
生じる割合が多くなってきている。
なお、かかるペレットにおけるクラック現象について述
べた特許の例としては、特願昭55−119817号が
挙げられる。
べた特許の例としては、特願昭55−119817号が
挙げられる。
かかるクラック現象により、その外観不良とされるばか
りでなく、クラックがペレット周辺の電極バッド付近に
まで至り、入力ピンのリーク不良を引き起こしタシ、さ
らにルジンモールド時にクラックの存在によりエアー(
空気)がそこに停滞し易いなどの問題を生起している。
りでなく、クラックがペレット周辺の電極バッド付近に
まで至り、入力ピンのリーク不良を引き起こしタシ、さ
らにルジンモールド時にクラックの存在によりエアー(
空気)がそこに停滞し易いなどの問題を生起している。
本発明は、ベレット選択に際しての歩留・マージンを向
上させ、信頼性を向上させる技術を提供することを目的
とし、特に、ベレットサイズの大型化に伴なうかかる問
題を解決することを目的とする。
上させ、信頼性を向上させる技術を提供することを目的
とし、特に、ベレットサイズの大型化に伴なうかかる問
題を解決することを目的とする。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
C課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
本発明では、ウェハにおいて、スクライブ線に加えて、
その両側に溝を設け、これら溝の間のスクライブ線に沿
って、ウェハをスクライブする。
その両側に溝を設け、これら溝の間のスクライブ線に沿
って、ウェハをスクライブする。
スクライブして得られるベレットの外周には当該溝が残
る。
る。
また、同様に溝を設け、この溝の中をスクライブするよ
うにし7てもよい。
うにし7てもよい。
上記のように、溝と溝の間をスクライブすることにより
、得られたベレットの外周には溝が残り、ベレットにク
ラックが生じても、そのクラックは溝により止められ、
ベレット本体の電極パッドなどには影響をしない。従っ
て、入力ピンのリーク不良によりベレット(チップ)が
動作しなくなるなどの信頼性を欠如する事態を回避でき
る。
、得られたベレットの外周には溝が残り、ベレットにク
ラックが生じても、そのクラックは溝により止められ、
ベレット本体の電極パッドなどには影響をしない。従っ
て、入力ピンのリーク不良によりベレット(チップ)が
動作しなくなるなどの信頼性を欠如する事態を回避でき
る。
次に、本発明の実施例を図面に基づいて説明する。
第1図は本発明の詳細な説明する原理四で、第1図に示
すように、ウェハ1において、スクライブ線2の両側に
縦横両方向に#lISを溝膜する。
すように、ウェハ1において、スクライブ線2の両側に
縦横両方向に#lISを溝膜する。
第2図は当該ウェハ1の要部断面を示す。
第1図及び第2図に示すように、隣接する溝5.5の間
のスクライブls2に沿って、ウェハ1のスクライブを
行なう。
のスクライブls2に沿って、ウェハ1のスクライブを
行なう。
第3図に示すようなベレット3が得られる。
ベレット3のベレット本体3′の外周には溝5が残る。
このベレット(チップ)3は、例えばシリコン単結晶基
板から成り、周知の技術によって、このベレット本体3
′内には多数の回路素子が形成され、1つの回路機能が
与えられている。回路素子の具体例は、例えばMOSト
ランジスタから成シ、これらの回路素子によって、例え
ば論理回路およびメモリの回路機能が形成されている。
板から成り、周知の技術によって、このベレット本体3
′内には多数の回路素子が形成され、1つの回路機能が
与えられている。回路素子の具体例は、例えばMOSト
ランジスタから成シ、これらの回路素子によって、例え
ば論理回路およびメモリの回路機能が形成されている。
ベレット本体3′には電極バッド3“が周設されている
。
。
本発明によれば、ウェハ1をスクライブしてベレット3
とするに、当該スクライブ時に、ベレット3の周辺に、
クラック4を生じても、溝5がある念めに、当該クラッ
ク4は溝5がストッパーとなって、ベレット本体3′に
は影響しない。
とするに、当該スクライブ時に、ベレット3の周辺に、
クラック4を生じても、溝5がある念めに、当該クラッ
ク4は溝5がストッパーとなって、ベレット本体3′に
は影響しない。
コレットで当該ベレット3を吸着してリードフレームな
どにベレット付する場合に、クラック4が生じても、同
様に溝5により、ベレット本体3′には影響しないよう
にすることができる。
どにベレット付する場合に、クラック4が生じても、同
様に溝5により、ベレット本体3′には影響しないよう
にすることができる。
次に、本発明の他の実施例を示す。
第4図に示すものは、ウェハ1の隣接するベレット本体
3/、3/の間に、溝5を設け、当該溝5をスクライブ
領域として、例えばその溝5の中央でスクライブする。
3/、3/の間に、溝5を設け、当該溝5をスクライブ
領域として、例えばその溝5の中央でスクライブする。
第5図はこのようにして得られたベレット3の要部斜視
図を示し、この場合にも、ベレット化する際のスクライ
ブ線2に沿ってベレット3にクラック4が生じても、そ
のクラック4はベレット本体3′にまで及ぶことは少な
くなる。
図を示し、この場合にも、ベレット化する際のスクライ
ブ線2に沿ってベレット3にクラック4が生じても、そ
のクラック4はベレット本体3′にまで及ぶことは少な
くなる。
第6図は本発明のさらに他の実施例を示す。
この実施例は、ウェハ1表面にスクライブ領域2′を除
いて、例えばポリイミド系合成樹脂よりなる樹脂膜6t
−被覆したもので、溝5にも当該樹脂膜6を充填させる
。
いて、例えばポリイミド系合成樹脂よりなる樹脂膜6t
−被覆したもので、溝5にも当該樹脂膜6を充填させる
。
これにより、より一層ペレット3はクラック4による影
響が少なくなる。
響が少なくなる。
本発明における溝5の形成は、例えば、エッチング技術
により容易に行なうことができる。
により容易に行なうことができる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発aAは上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
具体的に説明したが、本発aAは上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
本発明によれば、ウェハのスクライブ時などにおいてベ
レットにクラックが生じても、溝により、ペレット本体
には影響しないようになっているので、従来のごとく、
チップクラックによシ直ちにチップ不良とする必要がな
くなった。
レットにクラックが生じても、溝により、ペレット本体
には影響しないようになっているので、従来のごとく、
チップクラックによシ直ちにチップ不良とする必要がな
くなった。
クラックが生じても、ベレット本体には影響しないので
、ペレットの信頼性を確保することができる。
、ペレットの信頼性を確保することができる。
第1図は本発明の詳細な説明する原理図、第2図は本発
明の実施例を示すウェハの断面図、第3図は本発明によ
り得られるウエノ\の一例斜視図、 第4図は本発明の他の実施例を示すウエノ・の要部断面
図、 第5図は本発明の実施例を示すペレットの要部斜視図、 第6図は本発明のさらに他の実施例を示すウェハの要部
断面図、 第7図は従来例を示す説明図である。 1・・・ウェハ、2・・・スクライブ線、3・・・ベレ
ット、3/・・・ベレット本体、3“・・・電極パッド
、4・・・クラック、5・・・溝、6・・・樹脂膜。 第 1 図 第 4 図 第 5 図
明の実施例を示すウェハの断面図、第3図は本発明によ
り得られるウエノ\の一例斜視図、 第4図は本発明の他の実施例を示すウエノ・の要部断面
図、 第5図は本発明の実施例を示すペレットの要部斜視図、 第6図は本発明のさらに他の実施例を示すウェハの要部
断面図、 第7図は従来例を示す説明図である。 1・・・ウェハ、2・・・スクライブ線、3・・・ベレ
ット、3/・・・ベレット本体、3“・・・電極パッド
、4・・・クラック、5・・・溝、6・・・樹脂膜。 第 1 図 第 4 図 第 5 図
Claims (1)
- 【特許請求の範囲】 1、半導体ウェハに縦横両方向に複数の溝を設け、隣接
する溝の間をスクライブするかあるいは当該溝の中をス
クライブすることを特徴とする半導体ウェハのスクライ
ブ法。 2、半導体ウェハが、スクライブする領域を除いてその
表面を合成樹脂膜で被覆して成る、請求項1記載の半導
体ウェハのスクライブ法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63042054A JPH01217942A (ja) | 1988-02-26 | 1988-02-26 | 半導体ウエハのスクライブ法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63042054A JPH01217942A (ja) | 1988-02-26 | 1988-02-26 | 半導体ウエハのスクライブ法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01217942A true JPH01217942A (ja) | 1989-08-31 |
Family
ID=12625397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63042054A Pending JPH01217942A (ja) | 1988-02-26 | 1988-02-26 | 半導体ウエハのスクライブ法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01217942A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009094451A (ja) * | 2007-10-09 | 2009-04-30 | Nepes Corp | 耐クラック性半導体パッケージ及びその製造方法 |
JP2015198179A (ja) * | 2014-04-02 | 2015-11-09 | 日亜化学工業株式会社 | 発光素子の製造方法 |
-
1988
- 1988-02-26 JP JP63042054A patent/JPH01217942A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009094451A (ja) * | 2007-10-09 | 2009-04-30 | Nepes Corp | 耐クラック性半導体パッケージ及びその製造方法 |
JP2015198179A (ja) * | 2014-04-02 | 2015-11-09 | 日亜化学工業株式会社 | 発光素子の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7485955B2 (en) | Semiconductor package having step type die and method for manufacturing the same | |
CN106601724A (zh) | 半导体装置 | |
KR20100086436A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
US4364078A (en) | Edge barrier of polysilicon and metal for integrated circuit chips | |
KR20010037242A (ko) | 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조 | |
US20240128152A1 (en) | Microelectronics package comprising a package-on-package (pop) architecture with inkjet barrier material for controlling bondline thickness and pop adhesive keep out zone | |
JPH01260845A (ja) | 半導体装置 | |
US5119171A (en) | Semiconductor die having rounded or tapered edges and corners | |
US9105463B2 (en) | Semiconductor device | |
JP2002124577A (ja) | 多チップモジュール用esd回路を含む集積回路及びその方法 | |
JPH01217942A (ja) | 半導体ウエハのスクライブ法 | |
JPS58124263A (ja) | 半導体装置 | |
JPS59220947A (ja) | 半導体装置の製造方法 | |
US8143730B2 (en) | Semiconductor device and method of manufacturing the same | |
US7091590B2 (en) | Multiple stacked-chip packaging structure | |
US20130078768A1 (en) | Nest mechanism with recessed wall segments | |
US20180337038A1 (en) | Semiconductor structures and fabrication methods thereof | |
JPH04199721A (ja) | ワイヤボンディグ方式半導体装置 | |
US8198738B1 (en) | Structure of bond pad for semiconductor die and method therefor | |
JPS5986253A (ja) | 半導体集積回路 | |
JPS61225845A (ja) | 半導体装置 | |
JPH06132413A (ja) | 半導体パッケージ | |
KR20040088974A (ko) | 반도체소자 | |
TW455940B (en) | Chip structure with improved cleaning effect | |
JPH03244147A (ja) | 半導体装置 |