JPH04199721A - ワイヤボンディグ方式半導体装置 - Google Patents

ワイヤボンディグ方式半導体装置

Info

Publication number
JPH04199721A
JPH04199721A JP2333073A JP33307390A JPH04199721A JP H04199721 A JPH04199721 A JP H04199721A JP 2333073 A JP2333073 A JP 2333073A JP 33307390 A JP33307390 A JP 33307390A JP H04199721 A JPH04199721 A JP H04199721A
Authority
JP
Japan
Prior art keywords
wire
pad
semiconductor device
chip
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2333073A
Other languages
English (en)
Other versions
JP2768822B2 (ja
Inventor
Mitsuyuki Kunieda
国枝　光行
Ikuo Tsuchiya
土屋　郁男
Junko Maruyama
順子 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP2333073A priority Critical patent/JP2768822B2/ja
Priority to KR1019910021071A priority patent/KR920010803A/ko
Priority to EP91120207A priority patent/EP0488186A1/en
Publication of JPH04199721A publication Critical patent/JPH04199721A/ja
Application granted granted Critical
Publication of JP2768822B2 publication Critical patent/JP2768822B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H01L2224/49179—Corner adaptations, i.e. disposition of the wire connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明はワイヤボンディング方式半導体装置に係わり
、特に多端子化に好適なボンディング・パッド電極を有
する半導体装置に関する。
（従来の技術） 近年の半導体集積回路製造技術の進展に伴うＬＳｌの高
集積化は、必然的にＬＳＩの多端子化を招くが、能動素
子が組み込まれているアクティブ領域は半導体集積回路
の微細加工技術の進歩によりそれほど大きくならない。
よって、従来のパッドレイアウトルールをそのまま適用
し続けると入力端子数の増大によりＬＳＩのチップ上の
ボンディング領域に無駄な部分を生じると共に、チップ
サイズの増加を招き、実装密度や製造コスト等さまさま
な点で問題となる。
ボンディング領域に無駄な部分をなくして多端子化を図
るには、パッドピッチを小さくするとか、アクティブ領
域の上までパッドを設けるとかしなければならない。こ
れら多端子化に対応する方法としてフリップチップ方式
やテープキャリア方式等のワイヤレスボンディングの技
術が注目されている。しかし、これらの方式ではチップ
の形状、チップ内部の配線状態、及びパッドの構造を、
現状のワイヤボンディング方式から大幅に変更する必要
かあり、ＬＳＩの品種が変わっモ場合のフレキシビリテ
ィがないこと、動作時に発生ずる熱の放散に難点がある
こと等の問題がある。このために、一部特種なデバイス
にしか使用されておらす、量産品種には、ワイヤホンデ
ィング方式が相当多端子のものまで依然として採用され
ている。
第７図は従来のワイヤボンディング方式半導体装置のゝ
＋ｉ、而図で面る。
同図に示すように、チップ】００上には、例えばアルミ
ニウムから成るボンデ、インク・パット電極Ｊ０２（以
下、ｊ）ｔにパッド１０２と称す）が形成されており、
ここからホンディング・ワイヤ１０４（以ド、単にワイ
ヤ１０２と称す）が導出され、インナーリーＦ’＋０６
に接続されている。
しかし、ワイヤボンディング方式半導体装置ではそのパ
ッド１０２のピッチか、ボンディング装置のギヤピラリ
の直径、角度やワイヤの直径、ループの高さ、角度やボ
ンディングの精度等により制約される。パッドピッチが
縮小されたり、ワイヤの入線角度θが増したりすると、
隣接するパッドとワイヤとの圧痕や、隣接するパッドと
ワイヤのテイルとの接触等か懸念される。
第８図は第７図の要部を示す図である。
又、上記のような完全な欠陥ばかりでなく、第７図に示
されるように、チップ１００上に形成されたパッド１０
２とワイヤ１．０４とが交差していると、工程中の外観
チエツクにおいて異常と判断され、不良品となってしま
う。
（発明か解決しようとする課題） 以」二説明したように従来のワイヤボンディング方式に
おいて多端子化が進行すると、パッドピッチ縮小やワイ
ヤの入線角度の増大が招かれ、これにより、隣接するパ
ッドとワイヤとの圧痕、及び隣接するパッドとワイヤの
テイルとの接触等が懸念されてきている。
この発明は上記のような点に鑑みて為されたもので、そ
の目的は、パッドピッチ縮小や、ワイヤの入線角度が増
大しても、隣接するパッドとのワイヤとの圧痕、及び隣
接するパッドとワイヤのテイルとの接触等を防止でき、
アセンブリ歩留りを向上できるワイヤボンディング方式
半導体装置を提供することにある。
［発明の構成］ （課題を解決するための手段） この発明のワイヤボンディング方式半導体装置は、半導
体チップ上のボンディング・パッド電極とリードフレー
ムのインナーリード部とを金属細線で結線するワイヤボ
ンディング方式半導体装置において、前記パッド電極も
しくはパッド電極上の保護膜開口部が持つ角部のうち、
前記チップ端面に而した角部の少なくとも一つが鈍角で
あることを特徴とする。
（作用） 上記のようなワイヤホンディング方式半導体装置にあっ
ては、チップ端面に面したパッド電極もしくはパッド電
極」二の保護膜開口部の角部が所謂“面取り”あるいは
“角取り“された形状となる。
これによりパッドピッチ縮小や、ワイヤの入線角度の増
大によった隣接するパッドとワイヤとの圧痕や、隣接す
るバンドとワイヤのテイルとの接触等が防止され、アセ
ンブリ歩留りが向上する。
＝　　５　　＝ （実施例） 以下、図面を参照してこの発明を実施例により説明する
。
第１図はこの発明の第１の実施例に係わるワイヤボンデ
ィング方式半導体装置の平面図である。
第１図において、第７図と同一の部分については同一の
参照符号を付し、異なる部分についてのみ説明する。
同図に示すように、この発明に係わる半導体装置は、ワ
イヤ１０４の入線方向であるチップ１００端面に面した
パッド＋−０２の２つの角部が鈍角とされ、パッド１０
２が“面取り“あるいは“角取り”　（以下、統一して
面取りと称す）と呼ばれる形状にされたものである。
又、第１の実施例では、上記のような面取りが、チップ
端面に沿って配置される全てのパッド１０２について為
されている。
第２図は第１図の要部を示ず図である。
同図に示すように、ワイヤ１０４の入線方向であるチッ
プ１００端面に面したパッド１．０２の２つの角部が鈍
角とされることにより、ワイヤ１０４の入線角度が増し
ても、例えばワイヤ１０４とパッド１０２が交差するこ
とがない。又、図示せぬキャピラリによってワイヤ１０
４がパッド】０２に導かれる際にも、ワイヤ１０４がパ
ッド１．０２近傍上を通過しなくなる。これらにより、
外観チエツクにおいて異常と判断され難くなると共に、
隣接するパッド１０２とワイヤ１０４との圧痕や、隣接
するパッド１０２とワイヤ１０４のテイルとの接触等を
防止できる。
第３図はこの発明の第２の実施例に係わるワイヤボンデ
ィング方式半導体装置の平面図である。
第３図において、第１図と同一部分については同一の参
照符号を付し、異なる部分についてのみ説明する。
同図に示すように、第２の実施例では、チップ１００の
角部に配置されたパッド１０２のみ、上記のような面取
りが施されている。
このように、入線角度θが特に増大するチップの角部に
のみ、上記のような形状のパッドが配置されても、第１
の実施例と同等な効果を得ることができる。
第４図はこの発明の第３の実施例に係わるワイヤボンデ
ィング方式半導体装置の要部を示す図である。第４図に
おいて第２図と同一の部分には同一の参照符号を付し、
異なる部分についてのみ説明する。
同図に示すように、パッド１０２の角部の面取りは、ワ
イヤ１０４の入線方向に沿うような方向のみ、行われて
も良い。
第５図はこの発明の第４の実施例に係わるワイヤボンデ
ィング方式半導体装置の要部を示す斜視図である。第５
図において第１図と同一の部分には同一の参照符号を付
し、異なる部分についてのみ説明する。
同図に示すように、第４の実施例は、２層、もしくは２
層以上のアルミニウムにより、パッドを形成した例であ
る。第１層アルミニウムから成る配線１１０がチップ１
００の端面付近まで形成されており、その先端は通常の
パッドと類似した形状に加工されている。この加工され
た部分の上に、配線１１０と接続され、上層アルミニウ
ムから成るパッド１０２が形成されている。このパッド
１０２の、図示せぬワイヤが入線される方向であるチッ
プ１００の端面に面した角部が面取りされている。
このように、多層のアルミニウムを用いてポンディング
パッドを形成する場合にも、この発明を適用することが
できる。
第６図はこの発明の第５の実施例に係わるワイヤボンデ
ィング方式半導体装置の要部を示す斜視図である。第６
図において第５図と同一の部分には同一の参照符号を付
し、異なる部分についてのみ説明する。
同図に示すように、第５の実施例は、上記各実施例で説
明したパッド１０２　　“面取り”、″角取り”と呼ば
れる形状を、パッド１０２上の保護膜１１２の開口部１
１４に形成した例である。パッド１０２の先端は通常の
パッドと類似した形状の加工されており、この加工され
た部分の上に開口部１１４が形成されている。この開口
部１１４の、図示せぬワイヤが入線される方向であるチ
ップ１００端面に面した−　つ　− 角部か面取りされている。
このように、保護膜１１２のパッド１０２上の開口部１
１４を面取りした形状にしても、上記実施例と同等の効
果を得ることができる。
上記の構成のワイヤボンディング方式半導体装置によれ
ば、パッド、もしくはパッド上の保護膜開口部の、特に
ワイヤの入線方向であるチップ端面に面した角部のうち
、少なくとも一つを鈍角として面取りすることにより、
パッドピッチ縮小や、ワイヤの入線角度の増大に起因し
た隣接したパッドとワイヤとの圧痕や、隣接したパッド
とワイヤのテイルとの接触等の点を改善できる。これに
より多端子化に伴うパッドピッチ縮小化に好適な半導体
装置が得られる。又、パッドや保護膜開口部の角部を面
取りしてもパッドとワイヤとの接合面積は変イっること
がなく、この発明の実施に際し、その接合強度は下がる
ことはない。
尚、この発明は上記実施例に限られるものではなく、そ
の主旨を逸脱しない範囲で種々変更できることは勿論で
ある。
「発明の効果コ 以上説明したようにこの発明によれば、パッドピッチ縮
小や、ワイヤの入線角度の増大による隣接するパッドと
ワイヤとの圧痕や、隣接するパッドとワイヤのテイルと
の接触等を防止でき、アセンブリ歩留りを向」二できる
ワイヤボンディング方式半導体装置を提供できる。
【図面の簡単な説明】
第１図はこの発明の第１の実施例に係わるワイヤボンデ
ィング方式＞１’−導体装置の平面図、第２図は第１図
の要部を示す図、第３図はこの発明の第２の実施例に係
わるワイヤボンディング方式半導体装置の平面図、第４
図はこの発明の第３の実施例に係わるワイヤホンディン
グ方式半導体装置の要部を示す図、第５図はこの発明の
第４の実施例に係わるワイヤボンディング方式半導体装
置の要部を示す斜視図、第６図はこの発明の第５の実施
例に係わるワイヤボンディング方式半導体装置の要部を
示す斜視図、第７図は従来のワイヤホンディング方式半
導体装置の東面図、第８図は第７図＝　１１　＝ の要部を示す拡大図である。 １００・・チップ、１０２・・パッド、１０４　　・・
ワイヤ、】０６・・インナーリード。 出願人代理人　弁理士　鈴江武彦 第１図 第２図 第３図 第４図 第７区 □ 第８区

Claims (1)

  1. 【特許請求の範囲】 半導体チップ上のボンディング・パッド電極とリードフ
    レームのインナーリード部とを金属細線で結線するワイ
    ヤボンディング方式半導体装置において、 前記パッド電極もしくはパッド電極上の保護膜開口部が
    持つ角部のうち、前記チップ端面に面した角部の少なく
    とも一つが鈍角であることを特徴とするワイヤボンディ
    ング方式半導体装置。
JP2333073A 1990-11-29 1990-11-29 ワイヤボンディグ方式半導体装置 Expired - Lifetime JP2768822B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2333073A JP2768822B2 (ja) 1990-11-29 1990-11-29 ワイヤボンディグ方式半導体装置
KR1019910021071A KR920010803A (ko) 1990-11-29 1991-11-25 와이어본딩방식 반도체장치
EP91120207A EP0488186A1 (en) 1990-11-29 1991-11-26 Shape of bonding pad of semiconductor device bonded by wire bonding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2333073A JP2768822B2 (ja) 1990-11-29 1990-11-29 ワイヤボンディグ方式半導体装置

Publications (2)

Publication Number Publication Date
JPH04199721A true JPH04199721A (ja) 1992-07-20
JP2768822B2 JP2768822B2 (ja) 1998-06-25

Family

ID=18261964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2333073A Expired - Lifetime JP2768822B2 (ja) 1990-11-29 1990-11-29 ワイヤボンディグ方式半導体装置

Country Status (3)

Country Link
EP (1) EP0488186A1 (ja)
JP (1) JP2768822B2 (ja)
KR (1) KR920010803A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911112B2 (en) 2001-11-29 2005-06-28 Samsung Electronics Co., Ltd. Method of and apparatus for performing sequential processes requiring different amounts of time in the manufacturing of semiconductor devices

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309025A (en) * 1992-07-27 1994-05-03 Sgs-Thomson Microelectronics, Inc. Semiconductor bond pad structure and method
JP3022819B2 (ja) * 1997-08-27 2000-03-21 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
KR100334053B1 (ko) * 1999-11-05 2002-04-25 신원식 폐수 처리제 및 그 제조방법
JP3790995B2 (ja) * 2004-01-22 2006-06-28 有限会社ボンドテック 接合方法及びこの方法により作成されるデバイス並びに接合装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5555541A (en) * 1978-10-20 1980-04-23 Hitachi Ltd Semiconductor element
FR2616964B1 (fr) * 1987-06-19 1990-03-02 Thomson Composants Militaires Puce de circuit integre avec plots d'entree-sortie allonges
US4959706A (en) * 1988-05-23 1990-09-25 United Technologies Corporation Integrated circuit having an improved bond pad

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911112B2 (en) 2001-11-29 2005-06-28 Samsung Electronics Co., Ltd. Method of and apparatus for performing sequential processes requiring different amounts of time in the manufacturing of semiconductor devices

Also Published As

Publication number Publication date
JP2768822B2 (ja) 1998-06-25
EP0488186A1 (en) 1992-06-03
KR920010803A (ko) 1992-06-27

Similar Documents

Publication Publication Date Title
US5592019A (en) Semiconductor device and module
US6084312A (en) Semiconductor devices having double pad structure
JPH0927512A (ja) 半導体装置
JPH04199721A (ja) ワイヤボンディグ方式半導体装置
JPH0783035B2 (ja) 半導体装置
JPS6112053A (ja) リ−ドフレ−ム
JPS6080262A (ja) 半導体装置
JPH02156662A (ja) 樹脂封止型半導体装置
JPS62144349A (ja) 半導体装置用リ−ドフレ−ムおよびその製造方法
KR0155440B1 (ko) 반도체 칩 패키지
JPS622560A (ja) 樹脂封止型半導体装置
JP2004103751A (ja) 半導体装置
JPH118275A (ja) 半導体装置の製造方法
JP2023108665A (ja) リードフレーム及びそれを用いた半導体装置
JPH01150347A (ja) 半導体装置製造用リードフレーム
JP2005142281A (ja) 半導体集積回路チップ及び半導体集積回路装置
JPS63269539A (ja) 半導体集積回路用ボンデイングワイヤ−
JPS62188232A (ja) 半導体装置
JP2725621B2 (ja) 半導体装置
JPS6222461A (ja) 積層型セラミツクパツケ−ジ
JPH07297340A (ja) 半導体装置におけるリードの配設方法
JPH02125649A (ja) 半導体集積回路用ピン・グリッド・アレイ・パッケージ
JPH04186755A (ja) リードフレーム
JPH0567646A (ja) 半導体集積回路装置
JPH1027821A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080410

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090410

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100410

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100410

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110410

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110410

Year of fee payment: 13