JPH07297340A - 半導体装置におけるリードの配設方法 - Google Patents
半導体装置におけるリードの配設方法Info
- Publication number
- JPH07297340A JPH07297340A JP6081293A JP8129394A JPH07297340A JP H07297340 A JPH07297340 A JP H07297340A JP 6081293 A JP6081293 A JP 6081293A JP 8129394 A JP8129394 A JP 8129394A JP H07297340 A JPH07297340 A JP H07297340A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead
- parallel
- arranging
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【構成】半導体装置に形成する複数のリード２の形状を
三角形とし、前記リード２の一つの辺２Ａを隣接するリ
ード２の一つの辺２Ａに平行して対向させ、かつ、前記
リード２の他の一つの辺２Ｂを隣接するリード２の他の
一つの辺２Ｂとリードの配列方向において平行するよう
に配向させる半導体装置におけるリードの配設方法。 【効果】互いに隣接するリードの各々の中心線の間隔を
従来よりも狭めることができるので、半導体パッケージ
サイズを大きくすることなく、リードの数を増加させる
ことができる。
三角形とし、前記リード２の一つの辺２Ａを隣接するリ
ード２の一つの辺２Ａに平行して対向させ、かつ、前記
リード２の他の一つの辺２Ｂを隣接するリード２の他の
一つの辺２Ｂとリードの配列方向において平行するよう
に配向させる半導体装置におけるリードの配設方法。 【効果】互いに隣接するリードの各々の中心線の間隔を
従来よりも狭めることができるので、半導体パッケージ
サイズを大きくすることなく、リードの数を増加させる
ことができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置におけるリ
ードの配設方法に関し、特に、多ピンなリードフレーム
を有する半導体装置に適用して有効な技術に関するもの
である。
ードの配設方法に関し、特に、多ピンなリードフレーム
を有する半導体装置に適用して有効な技術に関するもの
である。
【０００２】
【従来の技術】従来、半導体パッケージにおいて、通
常、ボンディングされたメタライズリードフレームは、
パッケージ外周近傍にそのまま、四角形状のリードを形
成している。
常、ボンディングされたメタライズリードフレームは、
パッケージ外周近傍にそのまま、四角形状のリードを形
成している。
【０００３】ところで、半導体チップに形成された素子
の数が増加すれば、パッドの数が増加し、リード（接続
端子）の数も増加する。ところが、リード自体の面積
は、システムボードとの接続性等の要因により、素子の
微細化ほど小さくすることができないので、四角形状の
リードを半導体パッケージの外周近傍に配置する従来の
技術では、リードの数が増加すれば、その増加した分の
リードの形成領域を確保するために、半導体パッケージ
の外周長を増加せざるを得ず、パッケージサイズが増大
するという問題があった。
の数が増加すれば、パッドの数が増加し、リード（接続
端子）の数も増加する。ところが、リード自体の面積
は、システムボードとの接続性等の要因により、素子の
微細化ほど小さくすることができないので、四角形状の
リードを半導体パッケージの外周近傍に配置する従来の
技術では、リードの数が増加すれば、その増加した分の
リードの形成領域を確保するために、半導体パッケージ
の外周長を増加せざるを得ず、パッケージサイズが増大
するという問題があった。
【０００４】
【発明が解決しようとする課題】本発明は上記課題に着
目してなされたものであり、その目的は、半導体パッケ
ージサイズを大きくすることなく、リードの数を増加さ
せることのできる技術を提供することにある。
目してなされたものであり、その目的は、半導体パッケ
ージサイズを大きくすることなく、リードの数を増加さ
せることのできる技術を提供することにある。
【０００５】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【０００７】上記目的は、半導体パッケージに形成され
た複数のリードの形状を三角形とし、前記リードの一つ
の辺を隣接するリードの一つの辺に平行して対向させ、
かつ他の一つの辺をリードの配列方向に平行するように
配向させることにより達成される。
た複数のリードの形状を三角形とし、前記リードの一つ
の辺を隣接するリードの一つの辺に平行して対向させ、
かつ他の一つの辺をリードの配列方向に平行するように
配向させることにより達成される。
【０００８】
【作用】上記した手段によれば、互いに隣接するリード
の各々の中心線の間隔を従来よりも狭めることができる
ので、半導体パッケージサイズを大きくすることなく、
リードの数を増加させることができる。
の各々の中心線の間隔を従来よりも狭めることができる
ので、半導体パッケージサイズを大きくすることなく、
リードの数を増加させることができる。
【０００９】
【実施例】以下、本発明の実施例を図面により説明す
る。
る。
【００１０】実施例１；図１は本発明の一実施例である
リード配置の拡大平面図、図２は図１に示したリードが
配置された半導体パッケージの平面図である。
リード配置の拡大平面図、図２は図１に示したリードが
配置された半導体パッケージの平面図である。
【００１１】図２に示すように、半導体パッケージ１の
外周近傍に、複数の三角形状のリード２・・・を配列さ
せる。図１および図２に示すように、お互いに隣接する
リード２、２の各々の斜辺２Ａ、２Ａを平行して対向さ
せる。また、お互いに隣接する各々のリード２、２の他
の一辺２Ｂ、２Ｂを、矢標で示すリード２の配列方向に
平行させるように、配置させる。
外周近傍に、複数の三角形状のリード２・・・を配列さ
せる。図１および図２に示すように、お互いに隣接する
リード２、２の各々の斜辺２Ａ、２Ａを平行して対向さ
せる。また、お互いに隣接する各々のリード２、２の他
の一辺２Ｂ、２Ｂを、矢標で示すリード２の配列方向に
平行させるように、配置させる。
【００１２】本実施例においては、図１に示すように、
お互いに隣接するリード２、２が、その各々の中心点
３、３を同一直線上に位置させるように、リード２の斜
辺２Ａに添ってお互いに離間する方向にずらして配置さ
れている。なお、位置合わせ長４は、中心点３、３の位
置を合わせるために、お互いに隣接するリード２、２の
各々をずらした長さを示している。また、図中の符号５
は、斜辺間の距離を示す。
お互いに隣接するリード２、２が、その各々の中心点
３、３を同一直線上に位置させるように、リード２の斜
辺２Ａに添ってお互いに離間する方向にずらして配置さ
れている。なお、位置合わせ長４は、中心点３、３の位
置を合わせるために、お互いに隣接するリード２、２の
各々をずらした長さを示している。また、図中の符号５
は、斜辺間の距離を示す。
【００１３】このように、半導体パッケージ１の外周近
傍に、複数の三角形状のリード２・・・を配列させ、お
互いに隣接するリード２、２の各々の斜辺２Ａ、２Ａを
平行して対向させ、お互いに隣接する各々のリード２、
２の他の一辺２Ｂ、２Ｂをリード２の配列方向に平行に
配置させることにより、四角形状のリードを配置させる
場合に比較して、半導体集積回路装置におけるパッケー
ジのサイズを大きくすることなく、リード数を増やすこ
とができる。
傍に、複数の三角形状のリード２・・・を配列させ、お
互いに隣接するリード２、２の各々の斜辺２Ａ、２Ａを
平行して対向させ、お互いに隣接する各々のリード２、
２の他の一辺２Ｂ、２Ｂをリード２の配列方向に平行に
配置させることにより、四角形状のリードを配置させる
場合に比較して、半導体集積回路装置におけるパッケー
ジのサイズを大きくすることなく、リード数を増やすこ
とができる。
【００１４】また、お互いに隣接するリード２、２をず
らして配置することにより、斜辺間の距離５が、そうし
ない場合に比較して短くでき、より一層リード数を増や
すことができる。
らして配置することにより、斜辺間の距離５が、そうし
ない場合に比較して短くでき、より一層リード数を増や
すことができる。
【００１５】実施例２；図３は、本発明の他の実施例を
示す構成図で、リード２の形状を二等辺三角形とし、お
互いに隣接するリード２、２の各々の同一長の辺２Ｃ、
２Ｃを平行して対向させてある以外は、実施例１と同様
にしてある。
示す構成図で、リード２の形状を二等辺三角形とし、お
互いに隣接するリード２、２の各々の同一長の辺２Ｃ、
２Ｃを平行して対向させてある以外は、実施例１と同様
にしてある。
【００１６】図４は、本発明を適用した半導体装置の一
実施例を示し、例えばセラミック基板よりなる基板６の
凹部の底面のダイアタッチ部に半導体チップ７を固着
し、そのパッドとリード２、２とを金属線８を用いて接
続している。図示が省略されているが、リード２、２
は、内部配線を通じて、外部リード９と接続されてい
る。リ−ド２は、例えば金属メタライズにより構成され
ている。半導体チップ７は、例えばシリコン単結晶基板
から成り、周知の技術によってその内部には多数の回路
素子が形成され、１つの回路機能が与えられている。回
路素子の具体例は、例えばＭＯＳトランジスタから成
り、これらの回路素子によって、例えば論理回路および
メモリの回路機能が形成されている。
実施例を示し、例えばセラミック基板よりなる基板６の
凹部の底面のダイアタッチ部に半導体チップ７を固着
し、そのパッドとリード２、２とを金属線８を用いて接
続している。図示が省略されているが、リード２、２
は、内部配線を通じて、外部リード９と接続されてい
る。リ−ド２は、例えば金属メタライズにより構成され
ている。半導体チップ７は、例えばシリコン単結晶基板
から成り、周知の技術によってその内部には多数の回路
素子が形成され、１つの回路機能が与えられている。回
路素子の具体例は、例えばＭＯＳトランジスタから成
り、これらの回路素子によって、例えば論理回路および
メモリの回路機能が形成されている。
【００１７】以上本発明者によってなされた発明を実施
例にもとずき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
例にもとずき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００１８】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００１９】すなわち、半導体パッケージに形成された
複数のリードの形状を三角形とし、前記リードの一つの
辺を隣接するリードの一つの辺に平行して対向させ、か
つ他の一つの辺をリードの配列方向に平行するように配
向させた請求項記載の発明によれば、隣接するリードの
各々の中心線の間隔を従来よりも狭めることができるの
で、パッケージサイズを大きくすることなく、リードの
数を増加させることが可能となる。さらに、お互いに隣
接するリードをずらして配置することにより、これらリ
ードの斜辺間の距離が短くでき、より一層リード数を増
やすことができる。
複数のリードの形状を三角形とし、前記リードの一つの
辺を隣接するリードの一つの辺に平行して対向させ、か
つ他の一つの辺をリードの配列方向に平行するように配
向させた請求項記載の発明によれば、隣接するリードの
各々の中心線の間隔を従来よりも狭めることができるの
で、パッケージサイズを大きくすることなく、リードの
数を増加させることが可能となる。さらに、お互いに隣
接するリードをずらして配置することにより、これらリ
ードの斜辺間の距離が短くでき、より一層リード数を増
やすことができる。
【図１】本発明の一実施例を示すリード配置の拡大平面
図である。
図である。
【図２】図１に示したリード配置による半導体パッケー
ジの平面図である。
ジの平面図である。
【図３】本発明の他の実施例を示す要部平面図である。
【図４】本発明の実施例を示す半導体装置の斜視図であ
る。
る。
１‥‥半導体パッケージ１ ２‥‥リ−ド ３‥‥リ−ド中心点 ４‥‥位置合わせ長 ５‥‥斜辺間の距離 ６‥‥基板 ７‥‥半導体チップ ８‥‥金属線 ９‥‥外部リード
Claims (3)
- 【請求項１】半導体装置に形成する複数のリードの形状
を三角形とし、前記リードの一つの辺を隣接するリード
の一つの辺に平行して対向させ、かつ、前記リードの他
の一つの辺を隣接するリードの他の一つの辺とリードの
配列方向において平行するように配向させることを特徴
とする半導体装置におけるリードの配設方法。 - 【請求項２】リードの形状を直角三角形とし、その斜辺
をお互いに隣接するリードの一つの辺に平行して対向さ
せることを特徴とする請求項１記載の半導体装置におけ
るリードの配設方法。 - 【請求項３】リードの形状をを二等辺三角形とし、お互
いに隣接するリードの各々の同一長の辺を平行して対向
させることを特徴とする請求項１記載の半導体装置にお
けるリードの配設方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6081293A JPH07297340A (ja) | 1994-04-20 | 1994-04-20 | 半導体装置におけるリードの配設方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6081293A JPH07297340A (ja) | 1994-04-20 | 1994-04-20 | 半導体装置におけるリードの配設方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07297340A true JPH07297340A (ja) | 1995-11-10 |
Family
ID=13742342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6081293A Withdrawn JPH07297340A (ja) | 1994-04-20 | 1994-04-20 | 半導体装置におけるリードの配設方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07297340A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108417552A (zh) * | 2018-02-05 | 2018-08-17 | 安徽双威微电子有限公司 | 一种微型插件超大功率器件 |
-
1994
- 1994-04-20 JP JP6081293A patent/JPH07297340A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108417552A (zh) * | 2018-02-05 | 2018-08-17 | 安徽双威微电子有限公司 | 一种微型插件超大功率器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8053278B2 (en) | Multi-chip package type semiconductor device | |
| US7288837B2 (en) | Semiconductor device and its writing method | |
| KR20040053902A (ko) | 멀티 칩 패키지 | |
| JP2002033441A (ja) | 半導体装置 | |
| JP4068336B2 (ja) | 半導体装置 | |
| JP2004071947A (ja) | 半導体装置 | |
| US6121690A (en) | Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge | |
| JP2001156251A (ja) | 半導体装置 | |
| JPH0927512A (ja) | 半導体装置 | |
| JPS6035524A (ja) | 半導体装置 | |
| KR950014677B1 (ko) | Ic 실장장치 | |
| JPH04364051A (ja) | 半導体装置 | |
| JPH07297340A (ja) | 半導体装置におけるリードの配設方法 | |
| JP3625714B2 (ja) | 半導体装置 | |
| JPS59139660A (ja) | 半導体装置 | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| JP2913858B2 (ja) | 混成集積回路 | |
| JP2001189413A (ja) | マルチチップ、マルチチップパッケージ、半導体装置および電子機器 | |
| KR0155440B1 (ko) | 반도체 칩 패키지 | |
| KR200278535Y1 (ko) | 칩 크기 패키지 | |
| JPH0547975A (ja) | リードフレームおよび表面実装型半導体装置 | |
| JPS6046041A (ja) | 半導体装置 | |
| JPH03209857A (ja) | 集積回路用パッケージ | |
| JP2725621B2 (ja) | 半導体装置 | |
| JPH05206216A (ja) | テープキャリア、半導体装置実装体及び実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010703 |