JP3625714B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3625714B2 JP3625714B2 JP29831899A JP29831899A JP3625714B2 JP 3625714 B2 JP3625714 B2 JP 3625714B2 JP 29831899 A JP29831899 A JP 29831899A JP 29831899 A JP29831899 A JP 29831899A JP 3625714 B2 JP3625714 B2 JP 3625714B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- semiconductor
- wiring pattern
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、小型化および高集積化に適応した半導体装置に関する。
【０００２】
【従来の技術】
昨今における半導体装置の小型化および高集積化に伴って、限られた面積内でＩＣメモリの容積を向上させるための半導体チップ積層技術の開発が進められており、１つのパッケージ内に複数の半導体チップを積層して搭載する半導体装置が実用化されている。
【０００３】
図１０に示す半導体装置Ａは、１つの基板Ｂに複数の半導体チップＣａ，Ｃｂ，Ｃｃ，Ｃｄを順次積層して実装するとともに、基板Ａの配線パターンと各半導体チップＣａ〜Ｃｄとを、それぞれボンディングワイヤＷ，Ｗ…を介して接続し、上記各半導体チップＣａ〜ＣｄとボンディングワイヤＷ，Ｗ…とを、パッケージＰで樹脂封止することによって構成されている。
【０００４】
上記構成の半導体装置Ａによれば、基板Ｂ上に複数の半導体チップＣａ〜Ｃｄを搭載した場合でも、パッケージＰの平面サイズはあまり大きくならず、もって外観の小型化に関して有利なものとなる。
【０００５】
【発明が解決しようとする課題】
ところで、上述した従来の半導体装置Ａでは、基板Ｂに複数の半導体チップＣａ〜Ｃｄを搭載することによって以下の如き問題が発生している。
【０００６】
すなわち、基板Ａの配線パターンと各半導体チップＣａ〜Ｃｄとは、上述の如くボンディングワイヤＷ，Ｗ…を介して電気的に接続されており、積層する半導体チップの個数を増加させた場合、それに伴ってボンディングワイヤＷの使用本数も増加するため、限られた面積の基板Ａ上において、ボンディングワイヤＷを接続させるポイントが確保できなくなってしまう。
【０００７】
このため、積層する半導体チップの個数を増加させる場合には、基板の面積を大きくしなければならず、これによってパッケージの平面サイズ、すなわち半導体装置の外観が大型化することとなる。一例として、パッケージサイズが８ｍｍ×８ｍｍの場合、４個以上の半導体チップを積層すると、基板にボンディングワイヤを接続させるポイントが確保できないため、４個以上の半導体チップを積層する場合には、パッケージサイズを９ｍｍ×９ｍｍに大型化しなければならない。
【０００８】
また、上記構成の半導体装置Ａでは、基板Ｂに対して複数の半導体チップＣａ〜Ｃｄを搭載する工程や、基板Ｂと複数の半導体チップＣａ〜Ｃｄとを接続するワイヤボンディング工程が繁雑であるため、１つの半導体装置を製造するのに時間が掛かるばかりでなく、基板Ｂに搭載する半導体チップの個数やサイズに合わせて、基板Ｂにおける配線パターンやパッケージの形状を設計する必要があるため、半導体チップの個数やサイズ等の仕様が変更される毎に、上述した配線パターン等を設計しなければならず、これによって製品のリードタイムが長期化する不都合があった。
【０００９】
本発明は上記実状に鑑みて、平面サイズの大形化を伴うことなく任意の個数の半導体チップを積層することが可能であるとともに、リードタイムの短縮をも達成することの可能な半導体装置の提供を目的とするものである。
【００１０】
【課題を解決するための手段】
上記目的を達成するべく、本発明に関わる半導体装置は、一方面に配線パターンの形成された基板と、該基板の一方面に搭載され前記配線パターンと電気的に接続される半導体チップとを有し、少なくとも前記半導体チップと前記配線パターンとの接続部を樹脂封止して成り、樹脂封止部の外方に突出させて露呈する基板の縁部に、配線パターンと接続されるとともに縁部の端面、縁部の一方面、および縁部の他方面から突出した形態のハンダボールを設けている。
【００１１】
【発明の実施の形態】
以下、一実施例を示す図面に基づいて、本発明を詳細に説明する。
図１および図２に示す如く、本発明に関わる半導体装置１は、半導体チップ２と該半導体チップ２を搭載する基板１０とを具備している。
【００１２】
基板１０は、ポリイミドやＢＴレジン等の絶縁材料から形成されており、図３に示すように、一方面の略中央域は半導体チップ搭載部１０Ａを構成しているとともに、左右の側縁域には半導体チップ搭載部１０ａを挟む態様で配線パターン１１，１１…が形成されており、これら配線パターン１１，１１…は、Ｃｕ（銅）等の導電性金属から形成され、半導体チップ搭載部１０Ａから外方に向けて延在している。
【００１３】
また、上記基板１０における左右の縁部１０Ｅは、後述するパッケージ３の外方に突出する態様で延設されており、これら縁部１０Ｅには後述するハンダボール４，４…の設置される切欠き１０ａ，１０ａ…が形成されている。
【００１４】
さらに、上述した各切欠き１０ａ，１０ａ…の縁部には、上記配線パターン１１の一部を延設して成る接続部１１ａ，１１ａ…が設けられている。
なお、上記接続部１１ａは配線パターン１１と一体に形成したものでも、あるいは配線パターン１１とは別工程で形成して配線パターン１１と接続させたものであっても良い。
【００１５】
図２に示すように、半導体チップ２の電極パッド（図示せず）と各配線パターン１１とは、それぞれボンディングワイヤＷ，Ｗ…を介して電気的に接続されており、上記半導体チップ２、各ボンディングワイヤＷ、および各配線パターン１１の基部は、パッケージ３によって樹脂封止されている。
【００１６】
さらに、上記パッケージ２から突出して延在する、基板１０の縁部１０Ｅにおける切欠き１０ａ，１０ａ…には、該切欠き１０ａの縁部および上下面を覆う態様で、接続部１１ａ，１１ａ…を介して配線パターン１１，１１…と接続されるハンダボール４，４…が形成されている。
ここで、各々のハンダボール４，４…は球形状を呈しており、図１ ( ａ ) 、 ( ｂ ) において明示する如く、基板１０における縁部１０Ｅの端面から側方に向けて突出し、さらに縁部１０Ｅの下面 ( 一方面 ) から下方へ向けて突出するとともに、縁部１０Ｅの上面 ( 他方面 ) から上方へ向けて突出している。
【００１７】
なお、基板１０の縁部１０Ｅにおける切欠き１０ａ，１０ａ…の形状は、球形状のハンダボール４を安定して形成する上では、図４に示す如く一方の解放された半円形状を呈していることが望ましく、また基板１０の縁部１０Ｅに形成し得るハンダボール４の個数を増大させる上では、狭ピッチでの形成が可能である点から図５に示す如く一方の解放された四角形状であることが望ましい。
【００１８】
一方、上述した半導体装置１の製造工程を説明すると、先ず図６（ａ）に示す如く基板１０の半導体チップ搭載部１０Ａに、Ａｇペースト等の接着剤によって半導体チップ２を接着固定して搭載する。
【００１９】
次いで、図６（ｂ）に示す如く半導体チップ２の電極パッド（図示せず）と、基板１０の各配線パターン１１とを、Ａｕ（金）線等から成るボンディングワイヤＷを用いて各々電気的に接続したのち、図５（ｃ）に示す如くパッケージ３によって半導体チップ２、各ボンディングワイヤＷ、および各配線パターン１１の基部を樹脂封止する。
【００２０】
次いで、パッケージ２から突出する基板１０の縁部１０Ｅにおける切欠き１０ａ，１０ａ…に、図６（ｄ）に示す如く各々ハンダボール４を形成することによって、製品としての半導体装置１が完成することとなる。
【００２１】
図７に示す如く、実装基板１００に半導体装置１を実装する場合には、実装基板１００上の所定位置、具体的には接続端子１０１，１０１…上にハンダボール４，４…が位置する態様で、実装基板１００上に半導体装置１を載置する。
【００２２】
ここで、複数個の半導体装置１，１…を積層する場合には、図示していない治具を用いて、所定個数の半導体装置１，１…を互いに位置決めしつつ単純に積み上げる。
【００２３】
また、複数個の半導体装置１，１…を水平方向に展開する場合には、個々の半導体装置１を、各々実装基板１００に対して位置決めしつつ互いに隣接する位置態様で配置する。
【００２４】
所定個数の半導体装置１，１…を、実装基板１００上の所定位置にセットしたのち、図示していないリフロー炉を通すことにより、各半導体装置１におけるハンダボール４，４…が溶融・凝固して、各半導体装置１，１…が互いに電気的に接続されるとともに、実装基板１００の接続端子１０１，１０１…と電気的に接続されることとなる。
【００２５】
上述した如く、本発明に関わる半導体装置１によれば、基板１０の縁部１０Ｅ，１０Ｅを、パッケージ３の外方に突出させるとともに、上記縁部１０Ｅ，１０Ｅに、配線パターン１１，１１…と接続されるハンダボール４，４…を設けたことにより、実装基板１００に対する載置面積の増大を伴うことなく、所望する複数個の半導体装置１，１…を積層することができ、また積層し得る半導体装置の個数に実質的な制限もない。
【００２６】
また、本発明に関わる半導体装置１によれば、リフロー炉を通すのみで複数個の半導体装置１，１…を、一括して電気的に接続させることが可能なので、大幅なリードタイムの短縮が可能となる。
【００２７】
また、本発明に関わる半導体装置１は、縦方向に積層した状態で実装されるのみならず、互いに隣接させた状態で水平方向へ展開して実装することも可能なので、実装基板１００上における半導体装置の集積度が大幅に向上する。
【００２８】
また、半導体装置１を構成する基板１０は、配線パターン１１，１１…を一方面にのみ形成し、かつスルーホールを設けていない極めて簡易な構造であるために、半導体装置１の製造に関わるコストを低減することができる。
【００２９】
また、本発明に関わる半導体装置１によれば、種類の異なる半導体装置であっても、その外観の形状やサイズを統一しておくことにより、種類の異なる半導体装置を混在させて実装（積層／水平方向に展開）することが可能となる。
【００３０】
さらに、本発明に関わる半導体装置１では、半導体チップ２と基板１０上の配線パターン１１，１１…とが直接に結合されていないので、実装基板１００に実装された状態において、半導体チップ２と実装基板１００との間における応力が緩和されることとなる。
【００３１】
また、上述した実施例においては、ハンダボール４，４…を左右（２方向）に設けた半導体装置１を例示したが、図８に示した半導体装置１′のように、ハンダボール４′，４′…を４方向に設けることも勿論可能である。
【００３２】
なお、半導体装置１′の構成は、基板１０における配線パターン１１，１１…のレイアウトが異なる以外、上述した半導体装置１と基本的に変わるところはないので、半導体装置１における各部の符合に′（ダッシュ）を付すことで詳細な説明は省略する。
【００３３】
また、上述した実施例においては、半導体チップ２と基板１０の配線パターン１１とをボンディングワイヤＷで接続した半導体装置１を例示したが、図９に示した半導体装置１″のように、半導体チップ２″をハンダボール２ａ″を介して基板１０″の配線パターン１１″と接続させる、いわゆるフリップチップ接続を採用することも可能である。
【００３４】
このように、半導体チップ２″と基板１０″とを、フリップチップ接続することにより、半導体装置１″における外観の小型化が達成されることとなる。
【００３５】
なお、半導体装置１″の構成は、半導体チップ２″と基板１０″との接続態様、および樹脂封止の態様が異なる以外、上述した半導体装置１と基本的に変わるところはないので、半導体装置１の構成要素と同一の作用を為す要素の符合に、″（ツーダッシュ）を付すことで詳細な説明は省略する。
【００３６】
【発明の効果】
以上、詳述した如く、本発明に関わる半導体装置は、一方面に配線パターンの形成された基板と、該基板の一方面に搭載されて配線パターンと電気的に接続される半導体チップとを有し、少なくとも半導体チップと配線パターンとの接続部を樹脂封止して成り、樹脂封止部の外方に突出させて露呈する基板の縁部に、配線パターンと接続されるとともに縁部の端面、縁部の一方面、および縁部の他方面から突出した形態のハンダボールを設けている。
【００３７】
上記構成によれば、実装基板に対する載置面積の増大を伴うことなく、所望する複数個の半導体装置を積層することができ、また積層し得る半導体装置の個数に実質的な制限もない。
【００３８】
また、上記構成によれば、リフロー炉を通すのみで複数個の半導体装置を一括して電気的に接続させることが可能なので、従来の半導体装置に比べて大幅なリードタイムの短縮が可能となる。
【００３９】
このように、本発明に関わる半導体装置によれば、平面サイズの大形化を伴うことなく任意の個数の半導体チップを積層することが可能であり、かつリードタイムの大幅な短縮をも達成することが可能となる。
【図面の簡単な説明】
【図１】（ａ）および（ｂ）は本発明に関わる半導体装置を示す外観平面図および外観側面図。
【図２】本発明に関わる半導体装置を示す断面側面図。
【図３】本発明に関わる半導体装置の構成要素である基板を示す平面図。
【図４】（ａ），（ｂ）は本発明に関わる半導体装置の基板における配線パターンを示す要部平面図および要部断面図。
【図５】本発明に関わる半導体装置の基板における配線パターンの変形例を示す要部平面図。
【図６】（ａ），（ｂ），（ｃ），（ｄ）は本発明に関わる半導体装置の製造工程を順を追って示す概念的な平面図。
【図７】本発明に関わる半導体装置の実装態様を概念的に示す側面図。
【図８】（ａ）および（ｂ）は本発明に関わる半導体装置の他の実施例を示す外観平面図および外観側面図。
【図９】（ａ）および（ｂ）は本発明に関わる半導体装置の他の実施例を示す外観平面図および断面側面図。
【図１０】従来の半導体装置を示す断面側面図。
【符号の説明】
１…半導体装置、
２…半導体チップ、
３…パッケージ、
４…ハンダボール、
１０…基板、
１０Ｅ…縁部、
１０ａ…切欠き、
１１…配線パターン。
【発明の属する技術分野】
本発明は、小型化および高集積化に適応した半導体装置に関する。
【０００２】
【従来の技術】
昨今における半導体装置の小型化および高集積化に伴って、限られた面積内でＩＣメモリの容積を向上させるための半導体チップ積層技術の開発が進められており、１つのパッケージ内に複数の半導体チップを積層して搭載する半導体装置が実用化されている。
【０００３】
図１０に示す半導体装置Ａは、１つの基板Ｂに複数の半導体チップＣａ，Ｃｂ，Ｃｃ，Ｃｄを順次積層して実装するとともに、基板Ａの配線パターンと各半導体チップＣａ〜Ｃｄとを、それぞれボンディングワイヤＷ，Ｗ…を介して接続し、上記各半導体チップＣａ〜ＣｄとボンディングワイヤＷ，Ｗ…とを、パッケージＰで樹脂封止することによって構成されている。
【０００４】
上記構成の半導体装置Ａによれば、基板Ｂ上に複数の半導体チップＣａ〜Ｃｄを搭載した場合でも、パッケージＰの平面サイズはあまり大きくならず、もって外観の小型化に関して有利なものとなる。
【０００５】
【発明が解決しようとする課題】
ところで、上述した従来の半導体装置Ａでは、基板Ｂに複数の半導体チップＣａ〜Ｃｄを搭載することによって以下の如き問題が発生している。
【０００６】
すなわち、基板Ａの配線パターンと各半導体チップＣａ〜Ｃｄとは、上述の如くボンディングワイヤＷ，Ｗ…を介して電気的に接続されており、積層する半導体チップの個数を増加させた場合、それに伴ってボンディングワイヤＷの使用本数も増加するため、限られた面積の基板Ａ上において、ボンディングワイヤＷを接続させるポイントが確保できなくなってしまう。
【０００７】
このため、積層する半導体チップの個数を増加させる場合には、基板の面積を大きくしなければならず、これによってパッケージの平面サイズ、すなわち半導体装置の外観が大型化することとなる。一例として、パッケージサイズが８ｍｍ×８ｍｍの場合、４個以上の半導体チップを積層すると、基板にボンディングワイヤを接続させるポイントが確保できないため、４個以上の半導体チップを積層する場合には、パッケージサイズを９ｍｍ×９ｍｍに大型化しなければならない。
【０００８】
また、上記構成の半導体装置Ａでは、基板Ｂに対して複数の半導体チップＣａ〜Ｃｄを搭載する工程や、基板Ｂと複数の半導体チップＣａ〜Ｃｄとを接続するワイヤボンディング工程が繁雑であるため、１つの半導体装置を製造するのに時間が掛かるばかりでなく、基板Ｂに搭載する半導体チップの個数やサイズに合わせて、基板Ｂにおける配線パターンやパッケージの形状を設計する必要があるため、半導体チップの個数やサイズ等の仕様が変更される毎に、上述した配線パターン等を設計しなければならず、これによって製品のリードタイムが長期化する不都合があった。
【０００９】
本発明は上記実状に鑑みて、平面サイズの大形化を伴うことなく任意の個数の半導体チップを積層することが可能であるとともに、リードタイムの短縮をも達成することの可能な半導体装置の提供を目的とするものである。
【００１０】
【課題を解決するための手段】
上記目的を達成するべく、本発明に関わる半導体装置は、一方面に配線パターンの形成された基板と、該基板の一方面に搭載され前記配線パターンと電気的に接続される半導体チップとを有し、少なくとも前記半導体チップと前記配線パターンとの接続部を樹脂封止して成り、樹脂封止部の外方に突出させて露呈する基板の縁部に、配線パターンと接続されるとともに縁部の端面、縁部の一方面、および縁部の他方面から突出した形態のハンダボールを設けている。
【００１１】
【発明の実施の形態】
以下、一実施例を示す図面に基づいて、本発明を詳細に説明する。
図１および図２に示す如く、本発明に関わる半導体装置１は、半導体チップ２と該半導体チップ２を搭載する基板１０とを具備している。
【００１２】
基板１０は、ポリイミドやＢＴレジン等の絶縁材料から形成されており、図３に示すように、一方面の略中央域は半導体チップ搭載部１０Ａを構成しているとともに、左右の側縁域には半導体チップ搭載部１０ａを挟む態様で配線パターン１１，１１…が形成されており、これら配線パターン１１，１１…は、Ｃｕ（銅）等の導電性金属から形成され、半導体チップ搭載部１０Ａから外方に向けて延在している。
【００１３】
また、上記基板１０における左右の縁部１０Ｅは、後述するパッケージ３の外方に突出する態様で延設されており、これら縁部１０Ｅには後述するハンダボール４，４…の設置される切欠き１０ａ，１０ａ…が形成されている。
【００１４】
さらに、上述した各切欠き１０ａ，１０ａ…の縁部には、上記配線パターン１１の一部を延設して成る接続部１１ａ，１１ａ…が設けられている。
なお、上記接続部１１ａは配線パターン１１と一体に形成したものでも、あるいは配線パターン１１とは別工程で形成して配線パターン１１と接続させたものであっても良い。
【００１５】
図２に示すように、半導体チップ２の電極パッド（図示せず）と各配線パターン１１とは、それぞれボンディングワイヤＷ，Ｗ…を介して電気的に接続されており、上記半導体チップ２、各ボンディングワイヤＷ、および各配線パターン１１の基部は、パッケージ３によって樹脂封止されている。
【００１６】
さらに、上記パッケージ２から突出して延在する、基板１０の縁部１０Ｅにおける切欠き１０ａ，１０ａ…には、該切欠き１０ａの縁部および上下面を覆う態様で、接続部１１ａ，１１ａ…を介して配線パターン１１，１１…と接続されるハンダボール４，４…が形成されている。
ここで、各々のハンダボール４，４…は球形状を呈しており、図１ ( ａ ) 、 ( ｂ ) において明示する如く、基板１０における縁部１０Ｅの端面から側方に向けて突出し、さらに縁部１０Ｅの下面 ( 一方面 ) から下方へ向けて突出するとともに、縁部１０Ｅの上面 ( 他方面 ) から上方へ向けて突出している。
【００１７】
なお、基板１０の縁部１０Ｅにおける切欠き１０ａ，１０ａ…の形状は、球形状のハンダボール４を安定して形成する上では、図４に示す如く一方の解放された半円形状を呈していることが望ましく、また基板１０の縁部１０Ｅに形成し得るハンダボール４の個数を増大させる上では、狭ピッチでの形成が可能である点から図５に示す如く一方の解放された四角形状であることが望ましい。
【００１８】
一方、上述した半導体装置１の製造工程を説明すると、先ず図６（ａ）に示す如く基板１０の半導体チップ搭載部１０Ａに、Ａｇペースト等の接着剤によって半導体チップ２を接着固定して搭載する。
【００１９】
次いで、図６（ｂ）に示す如く半導体チップ２の電極パッド（図示せず）と、基板１０の各配線パターン１１とを、Ａｕ（金）線等から成るボンディングワイヤＷを用いて各々電気的に接続したのち、図５（ｃ）に示す如くパッケージ３によって半導体チップ２、各ボンディングワイヤＷ、および各配線パターン１１の基部を樹脂封止する。
【００２０】
次いで、パッケージ２から突出する基板１０の縁部１０Ｅにおける切欠き１０ａ，１０ａ…に、図６（ｄ）に示す如く各々ハンダボール４を形成することによって、製品としての半導体装置１が完成することとなる。
【００２１】
図７に示す如く、実装基板１００に半導体装置１を実装する場合には、実装基板１００上の所定位置、具体的には接続端子１０１，１０１…上にハンダボール４，４…が位置する態様で、実装基板１００上に半導体装置１を載置する。
【００２２】
ここで、複数個の半導体装置１，１…を積層する場合には、図示していない治具を用いて、所定個数の半導体装置１，１…を互いに位置決めしつつ単純に積み上げる。
【００２３】
また、複数個の半導体装置１，１…を水平方向に展開する場合には、個々の半導体装置１を、各々実装基板１００に対して位置決めしつつ互いに隣接する位置態様で配置する。
【００２４】
所定個数の半導体装置１，１…を、実装基板１００上の所定位置にセットしたのち、図示していないリフロー炉を通すことにより、各半導体装置１におけるハンダボール４，４…が溶融・凝固して、各半導体装置１，１…が互いに電気的に接続されるとともに、実装基板１００の接続端子１０１，１０１…と電気的に接続されることとなる。
【００２５】
上述した如く、本発明に関わる半導体装置１によれば、基板１０の縁部１０Ｅ，１０Ｅを、パッケージ３の外方に突出させるとともに、上記縁部１０Ｅ，１０Ｅに、配線パターン１１，１１…と接続されるハンダボール４，４…を設けたことにより、実装基板１００に対する載置面積の増大を伴うことなく、所望する複数個の半導体装置１，１…を積層することができ、また積層し得る半導体装置の個数に実質的な制限もない。
【００２６】
また、本発明に関わる半導体装置１によれば、リフロー炉を通すのみで複数個の半導体装置１，１…を、一括して電気的に接続させることが可能なので、大幅なリードタイムの短縮が可能となる。
【００２７】
また、本発明に関わる半導体装置１は、縦方向に積層した状態で実装されるのみならず、互いに隣接させた状態で水平方向へ展開して実装することも可能なので、実装基板１００上における半導体装置の集積度が大幅に向上する。
【００２８】
また、半導体装置１を構成する基板１０は、配線パターン１１，１１…を一方面にのみ形成し、かつスルーホールを設けていない極めて簡易な構造であるために、半導体装置１の製造に関わるコストを低減することができる。
【００２９】
また、本発明に関わる半導体装置１によれば、種類の異なる半導体装置であっても、その外観の形状やサイズを統一しておくことにより、種類の異なる半導体装置を混在させて実装（積層／水平方向に展開）することが可能となる。
【００３０】
さらに、本発明に関わる半導体装置１では、半導体チップ２と基板１０上の配線パターン１１，１１…とが直接に結合されていないので、実装基板１００に実装された状態において、半導体チップ２と実装基板１００との間における応力が緩和されることとなる。
【００３１】
また、上述した実施例においては、ハンダボール４，４…を左右（２方向）に設けた半導体装置１を例示したが、図８に示した半導体装置１′のように、ハンダボール４′，４′…を４方向に設けることも勿論可能である。
【００３２】
なお、半導体装置１′の構成は、基板１０における配線パターン１１，１１…のレイアウトが異なる以外、上述した半導体装置１と基本的に変わるところはないので、半導体装置１における各部の符合に′（ダッシュ）を付すことで詳細な説明は省略する。
【００３３】
また、上述した実施例においては、半導体チップ２と基板１０の配線パターン１１とをボンディングワイヤＷで接続した半導体装置１を例示したが、図９に示した半導体装置１″のように、半導体チップ２″をハンダボール２ａ″を介して基板１０″の配線パターン１１″と接続させる、いわゆるフリップチップ接続を採用することも可能である。
【００３４】
このように、半導体チップ２″と基板１０″とを、フリップチップ接続することにより、半導体装置１″における外観の小型化が達成されることとなる。
【００３５】
なお、半導体装置１″の構成は、半導体チップ２″と基板１０″との接続態様、および樹脂封止の態様が異なる以外、上述した半導体装置１と基本的に変わるところはないので、半導体装置１の構成要素と同一の作用を為す要素の符合に、″（ツーダッシュ）を付すことで詳細な説明は省略する。
【００３６】
【発明の効果】
以上、詳述した如く、本発明に関わる半導体装置は、一方面に配線パターンの形成された基板と、該基板の一方面に搭載されて配線パターンと電気的に接続される半導体チップとを有し、少なくとも半導体チップと配線パターンとの接続部を樹脂封止して成り、樹脂封止部の外方に突出させて露呈する基板の縁部に、配線パターンと接続されるとともに縁部の端面、縁部の一方面、および縁部の他方面から突出した形態のハンダボールを設けている。
【００３７】
上記構成によれば、実装基板に対する載置面積の増大を伴うことなく、所望する複数個の半導体装置を積層することができ、また積層し得る半導体装置の個数に実質的な制限もない。
【００３８】
また、上記構成によれば、リフロー炉を通すのみで複数個の半導体装置を一括して電気的に接続させることが可能なので、従来の半導体装置に比べて大幅なリードタイムの短縮が可能となる。
【００３９】
このように、本発明に関わる半導体装置によれば、平面サイズの大形化を伴うことなく任意の個数の半導体チップを積層することが可能であり、かつリードタイムの大幅な短縮をも達成することが可能となる。
【図面の簡単な説明】
【図１】（ａ）および（ｂ）は本発明に関わる半導体装置を示す外観平面図および外観側面図。
【図２】本発明に関わる半導体装置を示す断面側面図。
【図３】本発明に関わる半導体装置の構成要素である基板を示す平面図。
【図４】（ａ），（ｂ）は本発明に関わる半導体装置の基板における配線パターンを示す要部平面図および要部断面図。
【図５】本発明に関わる半導体装置の基板における配線パターンの変形例を示す要部平面図。
【図６】（ａ），（ｂ），（ｃ），（ｄ）は本発明に関わる半導体装置の製造工程を順を追って示す概念的な平面図。
【図７】本発明に関わる半導体装置の実装態様を概念的に示す側面図。
【図８】（ａ）および（ｂ）は本発明に関わる半導体装置の他の実施例を示す外観平面図および外観側面図。
【図９】（ａ）および（ｂ）は本発明に関わる半導体装置の他の実施例を示す外観平面図および断面側面図。
【図１０】従来の半導体装置を示す断面側面図。
【符号の説明】
１…半導体装置、
２…半導体チップ、
３…パッケージ、
４…ハンダボール、
１０…基板、
１０Ｅ…縁部、
１０ａ…切欠き、
１１…配線パターン。
Claims (4)
- 一方面に配線パターンの形成された基板と、該基板の一方面に搭載され前記配線パターンと電気的に接続される半導体チップとを有し、少なくとも前記半導体チップと前記配線パターンとの接続部を樹脂封止して成る半導体装置であって、
前記樹脂封止部の外方に突出させて露呈する前記基板の縁部に、前記配線パターンと接続されるとともに前記縁部の端面、前記縁部の一方面、および前記縁部の他方面から突出した形態のハンダボールを設けて成ることを特徴とする半導体装置。 - 前記基板の縁部にハンダボールの設置される切欠きを設けるとともに、前記切欠きの縁部に配線パターンの一部を設けたことを特徴とする請求項１記載の半導体装置。
- 前記基板の切欠きは、一方の解放された半円形状を呈していることを特徴とする請求項２記載の半導体装置。
- 前記基板の切欠きは、一方の解放された四角形状を呈していることを特徴とする請求項２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29831899A JP3625714B2 (ja) | 1999-10-20 | 1999-10-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29831899A JP3625714B2 (ja) | 1999-10-20 | 1999-10-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001118954A JP2001118954A (ja) | 2001-04-27 |
| JP3625714B2 true JP3625714B2 (ja) | 2005-03-02 |
Family
ID=17858104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29831899A Expired - Fee Related JP3625714B2 (ja) | 1999-10-20 | 1999-10-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3625714B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100967668B1 (ko) * | 2003-04-11 | 2010-07-07 | 매그나칩 반도체 유한회사 | 반도체 패키지 및 그 제조방법 |
| KR100657158B1 (ko) * | 2004-12-31 | 2006-12-12 | 동부일렉트로닉스 주식회사 | 실장 높이가 감소된 반도체 패키지 소자 및 그 제조 방법 |
| KR100886200B1 (ko) | 2007-11-30 | 2009-02-27 | 앰코 테크놀로지 코리아 주식회사 | 칩 적층형 반도체 패키지 및 그 제조 방법 |
| KR100941656B1 (ko) | 2008-05-20 | 2010-02-11 | 앰코 테크놀로지 코리아 주식회사 | 반도체 장치 및 그 제조 방법 |
| KR101408879B1 (ko) | 2008-06-13 | 2014-06-17 | 삼성전자주식회사 | 측면 돌출단자를 갖는 칩 및 그 칩을 이용한 패키지 |
-
1999
- 1999-10-20 JP JP29831899A patent/JP3625714B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001118954A (ja) | 2001-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7193320B2 (en) | Semiconductor device having a heat spreader exposed from a seal resin | |
| US6621169B2 (en) | Stacked semiconductor device and method of producing the same | |
| US7355274B2 (en) | Semiconductor package, manufacturing method thereof and IC chip | |
| US8283767B1 (en) | Dual laminate package structure with embedded elements | |
| US5801448A (en) | Conductive lines on the back side of wafers and dice for semiconductor interconnects | |
| US6706557B2 (en) | Method of fabricating stacked die configurations utilizing redistribution bond pads | |
| US6080264A (en) | Combination of semiconductor interconnect | |
| US7986032B2 (en) | Semiconductor package system with substrate having different bondable heights at lead finger tips | |
| US7829990B1 (en) | Stackable semiconductor package including laminate interposer | |
| US10811341B2 (en) | Semiconductor device with through-mold via | |
| KR20150041029A (ko) | Bva 인터포저 | |
| JP2002050737A (ja) | 半導体素子積層体、半導体素子積層体の製造方法、及び半導体装置 | |
| JP2001156251A (ja) | 半導体装置 | |
| JP4538830B2 (ja) | 半導体装置 | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| JP3625714B2 (ja) | 半導体装置 | |
| US20060226543A1 (en) | Ball grid array package stack | |
| TWI838125B (zh) | 半導體封裝及其製造方法 | |
| TWI867633B (zh) | 四方扁平無引腳封裝及其製造方法 | |
| JP3850712B2 (ja) | 積層型半導体装置 | |
| KR100437821B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| CN214542219U (zh) | 覆晶封装结构 | |
| JP2001118978A (ja) | 半導体装置 | |
| JPH07283274A (ja) | 半導体装置及び接合シート | |
| KR20180015853A (ko) | 반도체 패키지 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041130 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |