JP2725621B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2725621B2
JP2725621B2 JP7025052A JP2505295A JP2725621B2 JP 2725621 B2 JP2725621 B2 JP 2725621B2 JP 7025052 A JP7025052 A JP 7025052A JP 2505295 A JP2505295 A JP 2505295A JP 2725621 B2 JP2725621 B2 JP 2725621B2
Authority
JP
Japan
Prior art keywords
tape
chip
pad
present
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7025052A
Other languages
English (en)
Other versions
JPH08222594A (ja
Inventor
研二 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7025052A priority Critical patent/JP2725621B2/ja
Publication of JPH08222594A publication Critical patent/JPH08222594A/ja
Application granted granted Critical
Publication of JP2725621B2 publication Critical patent/JP2725621B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73229—Wire and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体チップとテープと
を電気的に接続する半導体装置に関する。
【０００２】
【従来の技術】従来、パッケージのインナーリードとＩ
Ｃチップとの電気的に接続する技術の一例が特開平４−
１０５３３４号公報に示されている。
【０００３】この公報には、ＩＣチップ６とパッケージ
本体１の前列に配置されたインナーリード３ａとテープ
・オートメイティッド・ボンディング（ＴＡＢ）方式の
リード５で接続し、ＩＣチップ６とパッケージ本体１の
後列に配置されたインナーリード２ａとボンディングワ
イヤー４で接続する技術が示されている。
【０００４】
【発明が解決しようとする課題】従来のこの技術では、
パッケージ本体１の厚みが２ｍｍあり、パッケージのア
ウターリード９の長さが１ｍｍ以上あるのが一般的であ
る。このため、全体の実装の高さが高くなるという欠点
がある。また、１ｍｍ以上のアウターリード９の長さは
入出力信号伝送の遅延をもたらす。
【０００５】パッケージを軽量化しようとするとき、パ
ッケージの重量の大部分がセラミック製のパッケージ本
体１の重量になり、軽量化できない。
【０００６】ＩＣチップ６にＴＡＢ技術を適用すると、
ＩＣチップ６のパッド８にバンプ７という金属製の突起
を形成する必要があり、そのバンプ７の製造工程を通常
のＩＣチップの製造工程に加えなければならないという
欠点がある。
【０００７】ノートブック型パーソナルコンピュータに
代表される装置の小型化，軽量化，薄型化はより高密度
の実装技術を必要としている。また、高速度の演算性能
を要求されるスーパーコンピュータもＩＣチップ間の配
線長を短縮するためにも高密度実装を要求している。
【０００８】本発明の目的は、高密度実装を可能にした
半導体装置を提供することにある。
【０００９】本発明の他の目的は、薄型化，軽量化およ
び高性能化の少なくとも１つを達成するようにした半導
体装置を提供することにある。
【００１０】ＩＣチップの高集積化技術の進歩にともな
い、ＩＣ内部の論理回路部分の面積が縮小されつつあ
る。チップ全体の面積を縮小するためには、ＩＣチップ
周辺に位置するバンプのピッチを縮小しなければならな
い。さらに最大チップ寸法が制限されているため入出力
本数を増加させるには、パッドピッチを縮小しなければ
ならない。しかし、ＴＡＢ技術を使用しても微細なリー
ドを扱う製造技術の困難さによりパッドピッチは制限さ
れる。
【００１１】本発明の他の目的は、ＩＣチップ周辺のみ
ならず内部への電源供給を可能にし入出力電極を増やす
ようにした半導体装置を提供することにある。
【００１２】本発明の他の目的はバンプ形成を不要とす
るようにした半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】本発明の第１の装置は、
ワイヤーボンディング用パッドを有するテープと、この
テープのデバイスホール内に配置されパッドを有する半
導体チップと、この半導体チップのパッドおよび前記テ
ープのパッドを接続するボンディングワイヤーとを含む
ことを特徴とする。
【００１４】本発明の第２の装置は、インナーリード用
パッドおよびワイヤーボンディング用パッドを有するテ
ープと、このテープのデバイスホール内に配置されパッ
ドおよびパッド上に形成されたバンプを有する半導体チ
ップと、前記テープのインナーリード用パッドおよび前
記半導体チップ上のバンプを接続するリードと、前記テ
ープのワイヤーボンディング用パッドおよび前記半導体
チップ上のパッドを接続するボンディングワイヤーとを
含む。
【００１５】本発明の第３の装置は、前記第１の装置ま
たは前記第２の装置における前記テープに外部接続用バ
ンプを有することを特徴とする。
【００１６】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。
【００１７】まず、本発明の第１の実施例について図面
を参照して詳細に説明する。
【００１８】図１（Ａ）を参照すると、本発明の第１の
実施例は、バンプ３およびワイヤボンディング用パッド
９を有し厚み１ｍｍのポリイミドを材料としてなるテー
プ２，このテープ２のデバイスホール部に設置されパッ
ド５を有する半導体チップ（以下一例としてＩＣチッ
プ）１，テープ２側のワイヤボンディング用パッド９と
ＩＣチップ１側のパッド５とを結ぶボンディングワイヤ
１０およびパッド５および９およびボンディングワイヤ
１０を保護する封止樹脂１１を含む。
【００１９】次に本発明の第１の実施例の製造方法につ
いて図面を参照して詳細に説明する。
【００２０】図１（Ｂ）に示されるように、ＩＣチップ
の設計段階において、ＩＣチップ１のテープ２への電気
的接続のため、ＩＣチップ１の内側からワイヤボンディ
ング接続を行うよう設計する。
【００２１】図１（Ｂ）および（Ｃ）を参照すると、製
造段階でＩＣチップ１のパッド５とテープ２のパッド９
とがワイヤー１０でボンディングされる。このボンディ
ングの際ワイヤー１０の端部は球状にされており、この
球状部がボンディングされるため上方から下方への視点
でみるとワイヤー１０の端部は円状に形成されている。
【００２２】図１（Ｄ）を参照すると、封止樹脂１１で
ＩＣチップとテープ２とが封止され、パッド５および９
およびボディングワイヤ１０が保護される。
【００２３】本発明の第１の実施例では、ワイヤボンデ
ィングのみが使用されＩＣチップ１側にバンプを形成し
なくてもすむため、ＩＣチップの製造工程を増加させず
にすむという効果がある。
【００２４】次に本発明の第２の実施例について図面を
参照して詳細に説明する。
【００２５】図２（Ａ）および（Ｂ）を参照すると、本
発明の第１の実施例がワイヤボンディングのみ使用する
ことを特徴としているのに対し第２の実施例では、ワイ
ヤボンディング技術にＴＡＢ使用のものを組み合わせた
ことに特徴がある。
【００２６】すなわち、本発明の第２の実施例は、ワイ
ヤボンディング用パッド９とインナーリードボンディン
グ（以下ＩＬＢ）用リード４を有し厚さ１ｍｍでポリイ
ミドを材料としたテープ２、このテープ２のデバイスホ
ール部に設置されパッド５の上にバンプ６を形成したＩ
Ｃチップ１，テープ側のワイヤボンディング用パッド９
とＩＣチップ１側のパッド５とを接続するボンディング
ワイヤ１０，ＩＣチップ１上のバンプ６とテープ２とに
接続されたインナーリードボンディング（以下ＩＬＢ）
用リード４、およびパッド５とバンプ６とリード４とボ
ンディングワイヤ１０を保護する封止樹脂１１を備えて
いる。
【００２７】次に本発明の第２の実施例の製造方法につ
いて図面を参照して詳細に説明する。
【００２８】図３（Ａ）に示されるように、ＩＣチップ
の設計段階でＩＣチップ１のテープ２への電気的接続の
ため、ＩＣチップ１の内側からワイヤボンディング接続
を行うよう設計する。
【００２９】図３（Ｂ）および（Ｃ）を参照すると、製
造段階ではＴＡＢボンディングで電気的接続を行うパッ
ド５上にバンプ６が予め形成される。バンプ６の形成さ
れたパッド５にテープ２のリード４がインナーリードボ
ンディングされる。このあと、ＩＣチップ１のパッドと
テープ２のパッド９とがワイヤー１０でボンディングさ
れる。ワイヤー１０の球状端部がボンディングされるた
め、ワイヤー１０のパッド５への接続部は盛り上がった
形状となる。但し、これは、バンプ６とは異なる。
【００３０】図３（Ｄ）を参照すると、封止樹脂１１で
ＩＣチップ１とテープ２とが封止され、リード４，パッ
ド５および９，バンプ６およびボンディングワイヤ１０
が保護される。
【００３１】図４を参照すると、この第１および第２の
実施例において外部のプリント基板に実装するための変
形例を図面を参照して説明する。
【００３２】前記テープ２には、バンプ６′が形成され
る。さらにはんだボール８がバンプ６′上に形成され
る。外部のプリント基板とはこのはんだボール８ではん
だ付される。
【００３３】この結果、ＩＣチップ１からの電気信号は
リード４，テープ２上に形成されたパターン７，バンプ
３および６′およびはんだボール８を介して外部のプリ
ント基板に伝えられる。
【００３４】
【発明の効果】本発明は、テープをパッケージとして使
用するため、実装高さとしてテープ２の厚みと、テープ
２上のバンプの厚みと、チップ１の厚みのみを考えれば
よいため、実装の高さが低減される。
【００３５】また、本発明はチップ１とテープ２との電
気的接続をワイヤボンディングによって行うようにした
ので、ＴＡＢ技術のみを使用して接続するものにくらべ
て、接続本数を増加することができる。
【００３６】さらに、本発明は、ワイヤボンディング使
用のため入出力電極をチップ回路面の周辺部に限定され
ず回路面内部にも接続できる。この結果、本発明はパッ
ドピッチによる制約を受けず入出力電極を増加できる。
その上本発明はチップ内部の電圧降下を防止しチップの
性能を向上させることができるという効果がある。
【図面の簡単な説明】
【図１】（Ａ）は本発明の第１の実施例を示す（Ｄ）の
Ａ−Ａ′断面図である。（Ｂ）−（Ｄ）は本発明の第１
の実施例の製造方法を説明するための図である。
【図２】（Ａ）は本発明の第２の実施例を示す図３
（Ｄ）のＢ−Ｂ′断面図である。（Ｂ）は、（Ａ）のＢ
部を拡大した図である。
【図３】（Ａ）−（Ｄ）は、本発明の第２の実施例の製
造方法を説明するための図である。
【図４】本発明の第１および第２の実施例の変形例を示
す図である。
【符号の説明】
１ ＩＣチップ ２ テープ ３ テープ側のバンプ ４ リード ５ ＩＣチップ側パッド ６，６′ ＩＣチップ側バンプ ７ パターン ８ はんだボール ９ テープ側パッド １０ ボンディグワイヤー １１ 封止樹脂

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 ワイヤーボンディング用パッドを有する
    テープと、 このテープのデバイスホール内に配置されパッドを有す
    る半導体チップと、 この半導体チップのパッドおよび前記テープのパッドを
    接続するボンディングワイヤーとを含むことを特徴とす
    る半導体装置。
  2. 【請求項２】 ワイヤーボンディング用パッドを有する
    テープと、 このテープのデバイスホール内に配置されパッドおよび
    パッド上に形成されたバンプを有する半導体チップと、 前記テープ上のワイヤーボンディング用パッドおよび前
    記半導体チップ上のパッドを接続するボンディングワイ
    ヤーとを含むことを特徴とする半導体装置。
  3. 【請求項３】 前記テープが外部接続用バンプを有する
    ことを特徴とする請求項１または２記載の半導体装置。
JP7025052A 1995-02-14 1995-02-14 半導体装置 Expired - Lifetime JP2725621B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7025052A JP2725621B2 (ja) 1995-02-14 1995-02-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7025052A JP2725621B2 (ja) 1995-02-14 1995-02-14 半導体装置

Publications (2)

Publication Number Publication Date
JPH08222594A JPH08222594A (ja) 1996-08-30
JP2725621B2 true JP2725621B2 (ja) 1998-03-11

Family

ID=12155156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7025052A Expired - Lifetime JP2725621B2 (ja) 1995-02-14 1995-02-14 半導体装置

Country Status (1)

Country Link
JP (1) JP2725621B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0350748A (ja) * 1989-07-18 1991-03-05 Seiko Epson Corp 半導体装置
JP2760627B2 (ja) * 1990-04-12 1998-06-04 株式会社東芝 半導体装置
JPH04335543A (ja) * 1991-05-13 1992-11-24 Seiko Epson Corp Ｉｃチップ実装
JPH0864635A (ja) * 1994-08-19 1996-03-08 Mitsui High Tec Inc 半導体装置

Also Published As

Publication number Publication date
JPH08222594A (ja) 1996-08-30

Similar Documents

Publication Publication Date Title
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US6507107B2 (en) Semiconductor/printed circuit board assembly
US6469897B2 (en) Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same
US20040173889A1 (en) Multiple die package
US6166443A (en) Semiconductor device with reduced thickness
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
JPH0595015A (ja) 半導体装置
JPH1012769A (ja) 半導体装置およびその製造方法
JP2647001B2 (ja) テープキャリアならびに半導体デバイスの実装構造およびその製造方法
JP2001156251A (ja) 半導体装置
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
KR100248035B1 (ko) 반도체 패키지
JPS61137335A (ja) 半導体装置
JP2803656B2 (ja) 半導体装置
JP2725621B2 (ja) 半導体装置
JP3150560B2 (ja) 半導体装置
JP2001267452A (ja) 半導体装置
JP2913858B2 (ja) 混成集積回路
US6323541B1 (en) Structure for manufacturing a semiconductor die with copper plated tapes
JP2890795B2 (ja) 混成集積回路
KR100331074B1 (ko) 반도체패키지용 필름의 솔더볼랜드 구조
JP2000223618A (ja) 半導体装置
JPH11297738A (ja) 半導体チップの基板実装構造
JP2003197690A (ja) 半導体装置
JPH08288340A (ja) 高密度半導体装置および該装置用集積回路チップ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971104