JP2760627B2

JP2760627B2 - 半導体装置

Info

Publication number: JP2760627B2
Application number: JP2095043A
Authority: JP
Inventors: 勉仲澤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-04-12
Filing date: 1990-04-12
Publication date: 1998-06-04
Anticipated expiration: 2013-06-04
Also published as: JPH03293739A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明はTAB（Tape Automated Bonding）方式により
製造される半導体装置に関するもので、特に出力端子数
の多いもの、実装面積が少ないもの等に使用されるもの
である。

（従来の技術）従来、TAB方式により製造された半導体装置では、例
えば第10図に示すように、出力端子11,11,…は、半導体
チップ12の一辺から平面的に延在しており、又その一辺
から延在した出力端子11,11,…は、互いに平行に配置さ
れている。即ち、出力端子11,11,…は、テープ（基板）
13の端のみから取られていた。ここで、14は配線であ
る。

しかしながら、近年における半導体チップの高集積化
により、出力パッド数が増加し、これにより必然的に出
力端子11,11,…数が増加してきた。この際、同一のテー
プ幅Ｗにおいて出力端子11,11,…数を増やしていくと、
当然に出力端子11,11,…の間隔を狭くしていかなければ
ならない。ここで、半導体装置を基板等に実装するとき
の実装方法、装置、工程等により、その実装が可能な半
導体装置の出力端子11,11,…の間隔には限界がある。即
ち、ある程度出力端子11,11,…数が増加してくると実装
が事実上不可能となる欠点がある。

なお、現在、量産性に向くリフロー実装（VPS、赤外
線リフロー）の場合、実装可能な出力端子11,11,…の間
隔は0.65mm程度までである。また、これよりその間隔が
狭いものについては、量産性に向かない単体一個又は一
辺実装のパルスヒータ加熱法が使用されるが、これでも
実装可能な出力端子11,11,…の間隔は0.3mm程度であ
る。

一方、半導体チップ12の出力パッド間隔に対し、それ
を配線14によりテープ13上で引き伸ばして実装可能な出
力端子11,11,…の間隔まで広げているが、その配線領域
が実装面積の大半を占めており、これにより実装面積が
大きく（実装密度［pin（端子）数／テープ面積］が小
さく）なっている。

また、出力端子11,11,…の間隔が狭くなり過ぎると、
半導体チップ12搭載後の試験について、従来のソケット
タイプのものでは出力端子11,11,…との接触がとれなく
なり、結果として試験することができなくなる欠点があ
る。

なお、従来の半導体装置の最終形状について、その断
面構造を第11図に示しておく。

（発明が解決しようとする課題）このように、従来、TAB方式により製造される半導体
装置では、その出力端子が基板の端のみから取られてい
た。このため、出力端子数の増加に伴い、必然的にこれ
ら出力端子の間隔を狭くしなければならず、その限界を
越えると実装が事実上不可能となり、又試験ができなく
なるという欠点があった。

そこで、本発明は、TAB方式により製造された半導体
装置において、その出力端子数が多くてもテープ幅を広
げることなく実装を可能とすることにより、実装密度の
向上を達成し、併せて半導体チップ搭載後の試験も容易
にすることができる半導体装置を提供することを目的と
する。

［発明の構成］（課題を解決するための手段）上記目的を達成するために、本発明の半導体装置は、
基板と、前記基板の中央部に搭載される半導体チップ
と、前記基板の一方面に形成され、前記半導体チップに
接続されるパッドとを有する。

また、基板と、前記基板の中央部に搭載される半導体
チップと、前記基板の一方面に形成される配線と、前記
基板の所定位置に設けられるスルーホールと、前記基板
の他方面に形成され、前記スルーホールを介して前記配
線により前記半導体チップに接続されるパッドとを有す
る。

さらに、第１の基板と、前記第１の基板の中央部に搭
載される半導体チップと、前記第１の基板の一方面に形
成され、前記半導体チップに接続されるパッドと、前記
パッドに対応する位置に端子が固定され、かつ、前記第
１の基板と結合される第２の基板とを有する。

また、前記パッドは、前記半導体チップの周囲に格子
状又は千鳥格子状に複数個配置されるものである。

（作用）このような構成によれば、基板の一方面には、半導体
チップに接続されるパッドが形成されている。このた
め、半導体装置のパッド数、即ち端子数を大幅に増やす
ことができる。

また、基板の他方面には、スルーホールを介して半導
体チップに接続されるパッドが形成されている。即ち、
半導体装置のパッド数を大幅に増やすことができる。

さらに、パッドが半導体チップを中心としてその周囲
に格子状となるように複数個配置されている。このた
め、パッドの実装密度を向上させることができ、後の試
験（電気検査）においても、別に試験用のパッドを設け
る必要がなくなる。

（実施例）以下、図面を参照しながら本発明の一実施例について
詳細に説明する。なお、この説明において、全図にわた
り共通の部分には共通の参照符号を付することにする。

第１図は、本発明の一実施例に係わる半導体装置を示
している。ここで、同図は、半導体チップ１とフィルム
キャリアテープ２とを接続した後、出力端子形成前の状
態における配線パターンを示している。

半導体チップ１はフィルムキャリアテープ（基板）２
の中央部の所定位置に搭載されている。また、半導体チ
ップ１と出力パッド3,3,…とは配線4,4,…により接続さ
れている。ここで、出力パッド3,3,…は、フィルムキャ
リアテープ２の一方面の全体にわたって形成されてい
る。具体的には、出力パッド3,3,…は、半導体チップ１
を中心としてその周囲に格子状となるように形成されて
いる。

このような構成によれば、従来と同一の実装面積にお
いて、半導体装置の出力パッド3,3,…数（出力端子数）
を大幅に増やすことが可能となる。これは、実装面積が
広く、出力端子数が多くなる傾向にある近年の半導体装
置に大変効果的である。また、同一の実装面積において
出力端子数が決められた場合、本実施例によって出力端
子間隔は従来よりも広くとれるため、実装が容易にな
る。さらに、出力パッド3,3,…が半導体チップ２を中心
としてその周囲に格子状となるように配置されている。
このため、出力端子は、フィルムキャリアテープ２の面
内ならどこからでも取ることができ、従来（出力端子が
フィルムキャリアテープ２の端のみから取られている）
よりも実装密度が向上する。また、半導体チップ１とフ
ィルムキャリアテープ２とを接続した後の試験（電気検
査）では、従来は出力端子相互の間隔が狭いため、ソケ
ットで接触を取ることが難しく、別にパッド間隔が広く
なるように試験用のパッドを設ける必要があり、フィル
ムキャリアテープ２上で無駄な面積を必要とした。とこ
ろが、本発明は出力端子形成前の出力パッド3,3,…を試
験用のパッドとして使用できるため、別に試験用のパッ
ドを必要とすることもない。

第２図乃至第６図は、出力端子形成後の本発明に係わ
る半導体装置の断面図を示すものである。

即ち、第２図に示す半導体装置は、出力端子形成工程
で、テープ（基板）２の一方面の全体にわたって形成さ
れた各出力パッド3,3,…に出力端子（例えばピン）５を
接着するという表面実装タイプのものである。なお、出
力端子５は、その長さを十分に長くすることにより、テ
ープ２の一方面から他方面へ貫通するようにして形成す
ることも可能である。

また、第３図に示す半導体装置は、出力端子形成工程
で、テープ（基板）２の一方面の全体にわたって形成さ
れた各出力パッド3,3,…に出力端子（例えばバンプ）６
を形成したものである。

さらに、第４図に示す半導体装置は、出力パッド3,3,
…が、テープ（基板）２の所定位置に設けられたスルー
ホールを介してその他方面に設けられたものである。な
お、出力パッド3,3,…に接続される出力端子５として
は、ピン、バンプ等を用いることができる。

また、第５図に示す半導体装置は、出力パッド3,3,…
が、テープ（基板）２の所定位置に設けられたスルーホ
ールを介してその他方面に設けられると共に、出力パッ
ド3,3,…に接続される出力端子（ピン、バンプ等）５
が、テープ２の一方面から他方面へ貫通するようにして
形成されたものである。

第６図に示す半導体装置は、テープ（第１の基板）２
の一方面の全体にわたって形成された出力パッドの位置
に対応する所定位置に既に出力端子（ピン等）５が配置
された基板（第２の基板）７を用意し、この基板７と、
半導体チップ１が搭載されたフィルムキャリアテープ２
とを結合するものである。

第７図（ａ）乃至（ｏ）は本発明に係わる半導体装置
の製造工程の一例を示すものである。

即ち、フィルムキャリアテープ製造工程としては、同
図（ａ）乃至（ｆ）に示すように、まず、基材にパッチ
ングを施した後、銅箔ラミネートを行う。また、フォト
パターン後にエッチングを施し、さらにメッキ処理をす
る。一方、ウェーハ製造工程としては、同図（ｇ）乃至
（ｊ）に示すように、所定のウェーハにバンプを形成し
た後、プロービング及びダイシングを行い、半導体チッ
プを形成する。この後、同図（ｋ）乃至（ｏ）に示すよ
うに、フィルムキャリアテープと半導体チップとを接続
し、樹脂封止を行う。また、試験（電気検査）を行った
後、ピン、バンプ等の出力端子の形成をする。

このような製造工程に関しては、テープの一方面又は
他方面に形成される配線のパターンが変わる程度で実質
的には従来と殆ど変わらない。即ち、追加される工程と
しては、試験後に出力端子を形成する工程が追加される
のみである。よって、製造工程が複雑化することもな
い。

第８図及び第９図は本発明に係わる半導体装置の変形
例を示すものである。

第８図に示す半導体装置では、出力パッド3,3,…の形
状を円形から四角い形状したものである。なお、実施例
及びその変形例に示した出力パッド3,3,…の形状は一例
であって、これらに限られるものではない。また、第９
図に示す半導体装置では、出力パッド3,3,…の配置を格
子状から千鳥格子状にしたものである。なお、出力パッ
ド3,3,…の配置についてもこれらに限られるものではな
く、出力端子がフィルムキャリアテープ２の面内から取
れるような構造であればよいことは言うまでもない。

［発明の効果］以上、説明したように、本発明の半導体装置によれ
ば、次のような効果を奏する。

フィルムキャリアテープの一方面には、半導体チップ
に接続される出力パッドが形成されている。このため、
この出力パッドに接続される出力端子数を大幅に増やす
ことが可能となる。

また、フィルムキャリアテープの他方面には、スルー
ホールを介して半導体チップに接続される出力パッドが
形成されている。即ち、この出力パッドに接続される出
力端子数を大幅に増やすことができる。

さらに、出力パッドが半導体チップを中心としてその
周囲に格子状又は千鳥格子状となるように配置されてい
る。このため、出力パッドの実装密度を向上させること
ができ、後の試験（電気検査）においても、別に試験用
のパッドを設ける必要がなくなる。

従って、出力端子数が多い半導体装置であっても、テ
ープ幅を広げることなく実装が可能となり、このため実
装密度の向上が達成できると共に、半導体チップ搭載後
の試験も容易にすることが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わる半導体装置を示す平
面図、第２図乃至第６図はそれぞれ出力端子形成後にお
ける本発明の一実施例に係わる半導体装置の断面図、第
７図は本発明に係わる半導体装置の製造工程を示す図、
第８図及び第９図はそれぞれ本発明に係わる半導体装置
の変形例を示す平面図、第10図及び第11図はそれぞれ従
来の半導体装置を説明するための図である。１……半導体チップ、２……フィルムキャリアテープ、
３……出力パッド、４……配線、5,6……出力端子、７
……基板。

フロントページの続き (56)参考文献特開平３−266443（ＪＰ，Ａ) 特開平３−209857（ＪＰ，Ａ) 特開昭62−40749（ＪＰ，Ａ) 特開平３−215949（ＪＰ，Ａ) 特開昭63−34936（ＪＰ，Ａ) 特開昭57−139953（ＪＰ，Ａ) 特開昭57−18348（ＪＰ，Ａ) 特開昭63−258048（ＪＰ，Ａ) 特開平１−208851（ＪＰ，Ａ) 特開平１−309341（ＪＰ，Ａ) 特開昭64−21935（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 21/60

Claims

(57)【特許請求の範囲】

【請求項１】中央部に開口を有するテープ状部材と、前
記テープ状部材の開口に配置される半導体チップと、前
記テープ状部材の一面側に配置される複数の電極と、前
記テープ状部材の一面側に配置され、前記半導体チップ
と前記複数の電極を接続する複数の配線と、前記テープ
状部材が搭載される基板と、前記基板の一面側に配置さ
れる複数の電極と、前記基板の他面側に配置される出力
端子とを具備し、前記テープ状部材は、前記テープ状部
材の複数の電極と前記基板の複数の電極が互いに接触す
るようにして前記基板に搭載されることを特徴とする半
導体装置。