JP3927783B2 - 半導体部品 - Google Patents

半導体部品 Download PDF

Info

Publication number
JP3927783B2
JP3927783B2 JP2001317541A JP2001317541A JP3927783B2 JP 3927783 B2 JP3927783 B2 JP 3927783B2 JP 2001317541 A JP2001317541 A JP 2001317541A JP 2001317541 A JP2001317541 A JP 2001317541A JP 3927783 B2 JP3927783 B2 JP 3927783B2
Authority
JP
Japan
Prior art keywords
rewiring pattern
electrode terminal
pattern
semiconductor component
via pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001317541A
Other languages
English (en)
Other versions
JP2003124249A (ja
Inventor
壮 小林
茂次 村松
拓也 風間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2001317541A priority Critical patent/JP3927783B2/ja
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to EP02775333A priority patent/EP1436838A2/en
Priority to PCT/JP2002/010611 priority patent/WO2003034491A2/en
Priority to CN028203259A priority patent/CN1568543B/zh
Priority to KR1020047005476A priority patent/KR100967565B1/ko
Priority to US10/492,556 priority patent/US7180182B2/en
Priority to TW091123732A priority patent/TWI284396B/zh
Publication of JP2003124249A publication Critical patent/JP2003124249A/ja
Application granted granted Critical
Publication of JP3927783B2 publication Critical patent/JP3927783B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Description

【０００１】
【発明の属する技術分野】
本発明は、電極端子が微少間隔で配置されている半導体チップにおける再配線パターンの配置を特徴とする半導体部品に関する。
【０００２】
【従来の技術】
ウエハレベルパッケージは半導体ウエハの段階でウエハの表面に再配線パターンを形成する処理を施して半導体部品とするものであり、ウエハレベルで所定の処理を施した後、個片に分割して得られる。これらの半導体部品は、実装基板に搭載したり、チップオンチップのように積み重ねて搭載するといった使われ方がされる。
【０００３】
これらの半導体部品を製造する場合は、半導体ウエハに形成されている個々のチップに対し、その電極端子から所定位置までの配線（再配線という）を形成し、さらに外部電極を形成し、あるいはワイヤボンディングによる接続によって実装基板等に実装する処理がなされる。
図６は、半導体ウエハ１０の表面に電気的な絶縁層１２を設け、絶縁層１２の表面に電極端子１４とビア１５を介して電気的に接続させて再配線パターン１６を形成した状態を示す。再配線パターン１６は、たとえば一端側を電極端子１４に電気的に接続し、他端側を外部接続端子を接合するランド部あるいはワイヤボンディングのボンディング部として形成される。再配線パターン１６は絶縁層１２の表面上に任意のパターンに形成することができるから、電極端子１４から再配線パターン１６を引き出して適宜ランド部やボンディング部を配置するといった用い方がなされる。
【０００４】
【発明が解決しようとする課題】
図５は従来の再配線パターンの形成例を示すもので、電極端子１４と再配線パターン１６との接続部の平面配置を示す。電極端子１４は半導体ウエハ１０の表面に一定間隔をあけて四角形状に形成されており、その電極端子１４の平面内にビア穴１８が形成され、ビア穴１８の内面の導体層がビアとして形成されている。ビア穴１８の周縁部には一定幅でビアパッド２０が形成されているが、これは再配線パターン１６とビアとの電気的接続を確保するためのものである。
【０００５】
ところで、最近の半導体チップでは小型化して端子数が増えてきているため、電極端子１４の配置間隔が狭まり、隣接するビアパッド２０の間隔Ｓが十分にとれなくなるという問題が生じてきた。図５に示す例では、電極端子１４の幅寸法よりもビアパッド２０の径寸法Ｒが大きく設定されているが、電極端子１４の配置間隔が狭くなってきた場合には、ビア穴１８を小さくしてビアパッド２０の径寸法Ｒを小さくすることでビアパッド２０の配置間隔を確保することが可能である。しかしながら、ビア穴１８をより小さく形成することは加工精度の問題と接続抵抗が高くなるという問題があり、またビアパッド２０を小さくすると再配線パターン１６との電気的接続の確実性が低くなるという問題がある。
【０００６】
また、再配線パターンにボンディング部を設けて基板や他の半導体チップとの接続をワイヤボンディングによって行う場合は、半導体チップの電極端子の近傍にボンディング部を設けることが必要になる。この場合、半導体チップの電極端子の配置間隔が狭い場合には電極端子の近傍にボンディング領域を十分確保することが困難になるという問題がある。
【０００７】
そこで、本発明はこれらの課題を解決すべくなされたものであり、その目的とするところは電極端子が微少間隔で配置される場合であっても、ビアパッドを縮径したり配線幅を狭めることなく容易にかつ確実に再配線パターンを形成することができ、また、電極端子の近傍にボンディング部を確保することができて、ワイヤボンディングによる接続に容易に対応することができる半導体部品を提供するにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明は次の構成を備える。
すなわち、半導体素子の電極端子形成面に、平面形状が長方形状に形成された電極端子が並列して配置され、電極端子形成面を被覆する電気的絶縁層の表面に前記電極端子とビアを介して電気的に接続して再配線パターンが形成された半導体部品において、前記電気的絶縁層の表面に形成するビアパッドの平面配置を隣接する電極端子ごとに、電極端子の長手方向の一方側と他方側に交互に偏位させた配置とし、前記ビアパッドに接続して再配線パターンを設けたことを特徴とする。
また、前記再配線パターンのビアパッドの近傍部分に、配線パターンを幅広に形成してワイヤボンディングによって接続されるボンディング部を設けたことを特徴とする。
また、前記ボンディング部を、ビアパッドから隣接する電極端子の領域上に延出して設けたことを特徴とする。
【０００９】
また、半導体素子の電極端子形成面を被覆する電気的絶縁層の表面に、電極端子とビアを介して電気的に接続して再配線パターンが形成された半導体部品において、前記再配線パターンのビアパッドの近傍部分に、配線パターンを幅広に形成してワイヤボンディングによって接続されるボンディング部を設けたことを特徴とする。
また、前記ボンディング部を、前記ビアパッドの近傍部分で相互に干渉しない位置に設けたことを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
図１は、本発明に係る半導体部品における再配線パターンの形成例を示す説明図である。同図で１４はウエハ上に形成されている電極端子、１６は電極端子１４に電気的に接続されている再配線パターンである。本実施形態の半導体部品において特徴的な構成は、平面形状が長方形に形成されて並列して配置された電極端子１４に電気的に接続して配置するビアパッド２０を、隣接する電極端子１４ごとに電極端子１４の長手方向の一方側と他方側に偏位させて配置したことである。
【００１１】
半導体チップが小型化して電極端子１４の配置間隔が狭くなると電極端子１４の接合面積が小さくなることから、電極端子１４を細長い長方形状に形成して接合面積を確保することがなされる。本実施形態の半導体部品では、このような長方形状に形成された電極端子１４が形成された半導体チップについて、ビアパッド２０をジグザグ配置とすることにより、隣接するビアパッド２０の間隔を確保し、電極端子１４の配置間隔が狭くなった場合でもビアパッド２０を縮径したり再配線パターン１６の幅寸法を小さくすることなく再配線できるようにしたことを特徴とする。
【００１２】
なお、電極端子１４に再配線パターン１６を電気的に接続して形成する方法は図６に示す従来の再配線パターン１６の形成方法と同様である。すなわち、半導体ウエハ１０の表面に電気的な絶縁層１２を形成した後、電極端子１４の配置位置に合わせてビア穴１８を形成し、めっきによりビア穴１８の内面と絶縁層１２の表面に導体層を形成して再配線パターン１６を形成する。本実施形態ではビアパッド２０をジグザグ配置とするから、絶縁層１２にビア穴１８を形成する際に隣接する電極端子１４ごとに、電極端子１４の長手方向の一方側と他方側に偏位した位置に交互にビア穴１８を形成する。
【００１３】
ビア穴１８を形成した後は、スパッタ加工によりビア穴１８の内面と絶縁層１２の表面にめっきシード層を形成し、次に、めっきシード層の表面を感光性レジストにより被覆した後、感光性レジストを露光および現像して再配線パターン１６とビアパッド２０を形成する部位を露出させたレジストパターンを形成する。そして、めっきシード層をめっき給電層として電解銅めっきを施し、めっきシード層の露出部分に導体層を形成した後、レジストパターンを溶解除去し、めっきシード層の露出部分をエッチングして除去することによりビアにより電極端子１４と電気的に接続された再配線パターン１６を形成することができる。
【００１４】
なお、これらの再配線パターン１６を形成する操作は半導体ウエハの電極形成面の全体に対して一括して行う操作である。実際の半導体ウエハは、個片の半導体チップが縦横に多数個連設されて形成されているから、これらの半導体チップの配置に合わせて所定のパターンに再配線パターン１６を形成する。
そして、再配線パターン１６を形成した後、半導体ウエハを個片に分割することにより再配線パターン１６が形成された個々の半導体チップを得ることができる。
【００１５】
通常、ビアパッド２０の直径は、再配線パターン１６の幅よりも大きくなる。よって、図１に示すように、電極端子１４が形成されている平面領域内でビアパッド２０を配置する位置を電極端子１４ごとに一方側と他方側に交互に偏位させて配置すれば、隣接する電極端子１４に形成されるビアパッド２０同士が相互に重複する配置となることが解消され、隣接するビアパッド２０の間に余裕空間を確保することが可能となる。このため、ビアパッド２０と再配線パターン１６とが隣接して配置されていてもビアパッド２０と再配線パターン１６との間には十分なスペースを確保することができる。これによって、電極端子１４の配置間隔が狭くなった場合でも、ビアパッド２０の径寸法を小さくすることなく容易に再配線パターン１６を形成することが可能となる。
【００１６】
従来の再配線パターンの形成方法では、たとえば、電極端子１４の幅寸法が８０μｍで電極端子１４の配置間隔が１０μｍ、すなわち電極端子１４のピッチが９０μｍの場合に、ビアパッドの径を８０μｍ、再配線パターン幅を５０μｍとすると、ビアパッドの間隔は１０μｍとなるが、本発明方法によれば、ビアパッドと隣接する再配線パターンとの間隔（図１のＳ１）として２５μｍの間隔を確保することができる。
【００１７】
なお、図１に示す実施形態では、各々の電極端子１４から直線的に再配線パターン１６を引き出しているが、ビアパッド２０を電極端子１４の平面領域内で偏位させて配置したことにより、図２、３に示すように、再配線パターン１６にワイヤボンディング用のボンディング部を形成することができる。
【００１８】
図２に示した再配線パターン１６の配置は、電極端子１４の一方側（先端側）に配置したビアパッド２０ａについてはビアパッド２０ａから再配線パターン１６を引き出して形成するとともに、ビアパッド２０ａから隣接する電極端子１４の上のスペース部分にビアパッド２０ａから直接ボンディング部２２ａを延出させて形成したこと、電極端子１４の他方側（後端側）に配置したビアパッド２０ｂについてはビアパッド２０ｂからの引き出しパターンにビアパッド２０ｂから直接幅広のボンディング部２２ｂを形成したことを特徴とする。
【００１９】
再配線パターン１６に形成したボンディング部２２ａ、２２ｂは、再配線パターン１６と他の半導体チップまたは実装基板（パッケージ）との間をワイヤボンディングによって電気的に接続する際にボンディングワイヤが接合される部位となる。図２は他の半導体チップまたは実装基板（パッケージ）の電極端子３０とボンディング部２２ａ、２２ｂとをボンディングワイヤ３２により接続した例を示す。
この実施形態のように、電極端子１４の平面領域内でビアパッドを一方側と他方側に偏位させて配置すれば、絶縁層１２の表面スペースを有効に使用してボンディング部２２ａ、２２ｂを形成することが可能である。
【００２０】
なお、本発明によれば、再配線パターンにワイヤボンディングによって接続するボンディング部を形成する方法は、従来と同様にビアパッドを直列に配置する場合にも適用することができる。図３に従来のビアパッドの配置の場合で、再配線パターン１６にボンディング部２２を形成した例を示す。図３(a)は一方のビアパッド２０ａについてはその後端側にビアパッド２０ａから直接幅広のボンディング部２２ａを延出して、ボンディング部２２ａから細幅の再配線パターン１６を引き出し、他方のビアパッド２０ｂについてはボンディング部２２ａと干渉しない位置で対向する再配線パターン１６に向けてボンディング部２２ｂを延出して形成し、ボンディング部２２ｂから細幅の再配線パターン１６を引き出している。
【００２１】
また、図３(b)に示す実施形態では、ビアパッド２０ａについては、ビアパッド２０ａの近傍位置で再配線パターンの側縁から対向するビアパッド２０ｂに向けてボンディング部２２ａを延出させて形成し、ビアパッド２０ｂについては、ボンディング部２２ａと干渉しない位置で、ビアパッド２０から引き出された再配線パターンから対向する配線パターンに向けてボンディング部２２ｂを延出させて形成している。
図３(a)、(b)に示す実施形態は、ビアパッド２０ａ、２０ｂの近傍部分を幅広に形成してボンディング部２２ａ、２２ｂを形成したものであり、とくにボンディング部２２ａ、２２ｂをビアパッド２０ａ、２０ｂの近傍位置で相互に干渉しない位置を選択することによって、所要のボンディング領域を確保して再配線パターンと確実にワイヤボンディングすることを可能にしたものである。
【００２２】
図４は、図２に示すボンディング部２２ａ、２２ｂを有する再配線パターン１６を形成した半導体部品４０を搭載した例を示す。この例では、半導体部品４０に他の半導体チップ４２を搭載し、実装基板４４に半導体部品４０を搭載している。半導体チップ４２はフリップチップ接続により半導体部品４０の再配線パターン１６のランド部１６ｂにバンプ４２ａを介して電気的に接続され、半導体部品４０はワイヤボンディングにより実装基板４４に電気的に接続されている。
なお、実装基板４４にかえて他の半導体チップに半導体部品４０を搭載する形態とすることもできるし、実装基板４４にかえて他の半導体パッケージに半導体部品４０を搭載する形態とすることもできる。
【００２３】
このように、再配線パターン１６にボンディング部２２ａ、２２ｂを設けることにより、半導体部品と他の半導体チップあるいは実装基板あるいは半導体パッケージとの間をワイヤボンディングによって電気的に接続することができ、種々の形態の電子装置として提供することが可能になる。
なお、ビアパッドの近傍に形成するボンディング部はビアパッドおよび再配線パターンの配置に応じて適宜パターンに形成することが可能であり、再配線パターンおよびボンディング部の配置が上述した実施形態に限定されるものではない。
【００２４】
【発明の効果】
本発明に係る半導体部品によれば、上述したように、電極端子に接続するビアパッドをジグザグ状の平面配置としたこと、ビアパッドと再配線パターンとを配置するスペースを有効に確保することが可能となり、電極端子が微少間隔で配置されている場合であっても容易に再配線パターンを形成することが可能になる。また、再配線パターンに幅広部分を形成してボンディング部を設けたことにより、再配線パターンをワイヤボンディングによって電気的に接続する部位として好適に利用することが可能になる等の著効を奏する。
【図面の簡単な説明】
【図１】再配線パターンに形成されるビアパッドと電極端子の平面配置を示す説明図である。
【図２】再配線パターンとボンディング部の平面配置を示す説明図である。
【図３】再配線パターンとボンディング部の平面配置の他の例を示す説明図である。
【図４】再配線パターンを形成した半導体チップの搭載例を示す説明図である。
【図５】従来の電極端子と再配線パターンの平面配置を示す説明図である。
【図６】再配線パターンの構成を示す断面図である。
【符号の説明】
１０ 半導体ウエハ
１２ 絶縁層
１４ 電極端子
１６ 再配線パターン
１６ｂ ランド部
１８ ビア穴
２０、２０ａ、２０ｂ ビアパッド
２２、２２ａ、２２ｂ ボンディング部
３０ 電極端子
３２ ボンディングワイヤ
４０、４２ 半導体チップ
４４ 実装基板

Claims (5)

  1. 半導体素子の電極端子形成面に、平面形状が長方形状に形成された電極端子が並列して配置され、電極端子形成面を被覆する電気的絶縁層の表面に前記電極端子とビアを介して電気的に接続して再配線パターンが形成された半導体部品において、
    前記電気的絶縁層の表面に形成するビアパッドの平面配置を隣接する電極端子ごとに、電極端子の長手方向の一方側と他方側に交互に偏位させた配置とし、
    前記ビアパッドに接続して再配線パターンを設けたことを特徴とする半導体部品。
  2. 前記再配線パターンのビアパッドの近傍部分に、配線パターンを幅広に形成してワイヤボンディングによって接続されるボンディング部を設けたことを特徴とする請求項１記載の半導体部品。
  3. 前記ボンディング部を、ビアパッドから隣接する電極端子の領域上に延出して設けたことを特徴とする請求項２記載の半導体部品。
  4. 半導体素子の電極端子形成面を被覆する電気的絶縁層の表面に、電極端子とビアを介して電気的に接続して再配線パターンが形成された半導体部品において、
    前記再配線パターンのビアパッドの近傍部分に、配線パターンを幅広に形成してワイヤボンディングによって接続されるボンディング部を設けたことを特徴とする半導体部品。
  5. 前記ボンディング部を、前記ビアパッドの近傍部分で相互に干渉しない位置に設けたことを特徴とする請求項４記載の半導体部品。
JP2001317541A 2001-10-16 2001-10-16 半導体部品 Expired - Fee Related JP3927783B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001317541A JP3927783B2 (ja) 2001-10-16 2001-10-16 半導体部品
PCT/JP2002/010611 WO2003034491A2 (en) 2001-10-16 2002-10-11 Semiconductor component
CN028203259A CN1568543B (zh) 2001-10-16 2002-10-11 半导体元件
KR1020047005476A KR100967565B1 (ko) 2001-10-16 2002-10-11 반도체 부품
EP02775333A EP1436838A2 (en) 2001-10-16 2002-10-11 Semiconductor component
US10/492,556 US7180182B2 (en) 2001-10-16 2002-10-11 Semiconductor component
TW091123732A TWI284396B (en) 2001-10-16 2002-10-15 Semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001317541A JP3927783B2 (ja) 2001-10-16 2001-10-16 半導体部品

Publications (2)

Publication Number Publication Date
JP2003124249A JP2003124249A (ja) 2003-04-25
JP3927783B2 true JP3927783B2 (ja) 2007-06-13

Family

ID=19135392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001317541A Expired - Fee Related JP3927783B2 (ja) 2001-10-16 2001-10-16 半導体部品

Country Status (7)

Country Link
US (1) US7180182B2 (ja)
EP (1) EP1436838A2 (ja)
JP (1) JP3927783B2 (ja)
KR (1) KR100967565B1 (ja)
CN (1) CN1568543B (ja)
TW (1) TWI284396B (ja)
WO (1) WO2003034491A2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3927783B2 (ja) * 2001-10-16 2007-06-13 新光電気工業株式会社 半導体部品
JP5172069B2 (ja) * 2004-04-27 2013-03-27 富士通セミコンダクター株式会社 半導体装置
US7655387B2 (en) * 2004-09-02 2010-02-02 Micron Technology, Inc. Method to align mask patterns
WO2007028136A2 (en) 2005-09-02 2007-03-08 International Rectifier Corporation Protective barrier layer for semiconductor device electrodes
JP5082036B2 (ja) * 2005-10-31 2012-11-28 株式会社リキッド・デザイン・システムズ 半導体装置の製造方法および半導体装置
JP2007123665A (ja) * 2005-10-31 2007-05-17 Ricoh Co Ltd 半導体装置用電気回路
JP5056082B2 (ja) * 2006-04-17 2012-10-24 日亜化学工業株式会社 半導体発光素子
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
CN101419634B (zh) * 2007-10-24 2010-10-20 中芯国际集成电路制造(上海)有限公司 一种可增大工艺窗口的金属层版图布图方法
US8076786B2 (en) 2008-07-11 2011-12-13 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for packaging a semiconductor package
US8110931B2 (en) 2008-07-11 2012-02-07 Advanced Semiconductor Engineering, Inc. Wafer and semiconductor package
TWI372453B (en) 2008-09-01 2012-09-11 Advanced Semiconductor Eng Copper bonding wire, wire bonding structure and method for processing and bonding a wire
US20150075849A1 (en) * 2013-09-17 2015-03-19 Jia Lin Yap Semiconductor device and lead frame with interposer
JP6329059B2 (ja) * 2014-11-07 2018-05-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP7263039B2 (ja) * 2019-02-15 2023-04-24 キヤノン株式会社 液体吐出ヘッドおよび液体吐出ヘッドの製造方法
CN113690258A (zh) * 2021-09-13 2021-11-23 上海天马微电子有限公司 显示面板及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529377A (ja) 1991-07-25 1993-02-05 Nec Corp 半導体装置
US5657206A (en) * 1994-06-23 1997-08-12 Cubic Memory, Inc. Conductive epoxy flip-chip package and method
US5834849A (en) * 1996-02-13 1998-11-10 Altera Corporation High density integrated circuit pad structures
JP3504421B2 (ja) * 1996-03-12 2004-03-08 株式会社ルネサステクノロジ 半導体装置
JP3989038B2 (ja) 1996-04-17 2007-10-10 株式会社ルネサステクノロジ 半導体集積回路装置
JP3022819B2 (ja) * 1997-08-27 2000-03-21 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
JP2000150701A (ja) * 1998-11-05 2000-05-30 Shinko Electric Ind Co Ltd 半導体装置並びにこれに用いる接続用基板及びその製造方法
JP3927783B2 (ja) * 2001-10-16 2007-06-13 新光電気工業株式会社 半導体部品

Also Published As

Publication number Publication date
TWI284396B (en) 2007-07-21
CN1568543B (zh) 2012-04-18
JP2003124249A (ja) 2003-04-25
EP1436838A2 (en) 2004-07-14
US7180182B2 (en) 2007-02-20
KR20050035161A (ko) 2005-04-15
CN1568543A (zh) 2005-01-19
US20040238951A1 (en) 2004-12-02
KR100967565B1 (ko) 2010-07-05
WO2003034491A3 (en) 2003-11-20
WO2003034491A2 (en) 2003-04-24

Similar Documents

Publication Publication Date Title
US8633587B2 (en) Package structure
JP3888854B2 (ja) 半導体集積回路の製造方法
JP3927783B2 (ja) 半導体部品
US7479690B2 (en) Semiconductor device
JP3429718B2 (ja) 表面実装用基板及び表面実装構造
US20020070446A1 (en) Semiconductor device and method for the production thereof
KR100634238B1 (ko) 테이프 캐리어 패키지용 탭 테이프
EP3547364B1 (en) Semiconductor chip and semiconductor package including the same
US6507118B1 (en) Multi-metal layer circuit
US8471375B2 (en) High-density fine line structure and method of manufacturing the same
JP2001024023A (ja) 半導体装置
KR100787892B1 (ko) 반도체 패키지 및 그의 제조 방법
JP4532807B2 (ja) メッキ用共通電極線
JPH11204678A (ja) 半導体装置及びその製造方法
US5946195A (en) Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate
KR100351699B1 (ko) Ｂｇａ형 반도체장치
JPH11274155A (ja) 半導体装置
KR100325925B1 (ko) 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법
US5973397A (en) Semiconductor device and fabrication method which advantageously combine wire bonding and tab techniques to increase integrated circuit I/O pad density
JP2935356B2 (ja) 半導体装置および基板ならびに半導体装置の実装構造
US20080296748A1 (en) Transmission line stacking
JP2002270723A (ja) 半導体装置、半導体チップおよび実装基板
JPH07297236A (ja) 半導体素子実装用フィルムと半導体素子実装構造
JP3951869B2 (ja) 実装基板およびその製造方法、並びに電子回路装置およびその製造方法
JP3147165B2 (ja) 回路装置、その製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070305

R150 Certificate of patent or registration of utility model

Ref document number: 3927783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140309

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees