JP3147165B2 - 回路装置、その製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号バンプが下面
の略全域に二次元状に配列されているとともに接地バン
プや電源バンプが外縁部に配置されている回路装置、そ
の製造方法、に関する。

【０００２】

【従来の技術】現在、ＩＣ(Integrated Circuit)等の回
路装置が独立したチップ部品として製造されており、各
種の電子機器に利用されている。このような回路装置
は、例えば、多数の接続パッドを具備する半導体回路の
半導体チップの周囲に多数のリード端子を配置し、これ
らのリード端子と半導体チップの接続パッドとをボンデ
ィングワイヤで個々に結線し、半導体チップとリード端
子の内側部分とを樹脂部材の内部に封止した構造からな
る。

【０００３】このような構造の回路装置では、樹脂部材
の外縁部から外側に多数のリード端子が突出しているの
で、回路装置をＰＣＢ(Printed Circuit Board)の上面
に搭載してリード端子をプリント配線に接続すれば、Ｐ
ＣＢのプリント配線と回路装置の半導体回路とがデータ
通信できる状態となる。

【０００４】上述のような回路装置の製造方法としては
各種方式が存在するが、その一つとしてＴＡＢ(Tape Au
tomated Bonding)方式がある。このＴＡＢ方式の製造方
法は、絶縁フィルムや金属箔が適宜積層されているキャ
リアテープを利用するもので、例えば、細長いキャリア
テープの複数位置で金属箔をパターニングして複数の回
路装置のリード端子を一度に形成する。

【０００５】このキャリアテープの複数のパターニング
位置の各々に複数の半導体チップを個々に実装し、この
キャリアテープをパターニング位置ごとに分断すること
で、複数の回路装置を一度に生産する。このようなＴＡ
Ｂ方式の回路装置は、例えば、特開平９−２６０５５１
号公報などに開示されている。

【０００６】なお、上述のような回路装置は樹脂パッケ
ージの外縁部から多数のリード端子が突出した構造とな
るが、近年では回路装置の小型化と高集積化とが進行し
ており、リード端子の個数と密度とが上昇しているた
め、ユーザレベルでは回路装置のリード端子をＰＣＢの
プリント配線に正確に接続することが困難となりつつあ
る。さらに、微細なリード端子は強度も不足するため、
ユーザレベルでの取り扱いでリード端子を折損して回路
装置を駄目にすることも多発している。

【０００７】上述のような課題を解決するため、ＢＧＡ
(Ball Grid Array)構造の回路装置が開発された。ＢＧ
Ａ構造の回路装置では、接続端子が球状の半田バンプと
して形成され、装置下面の全域に二次元状に配列されて
いるので、リード端子の配列密度が低減され、リード端
子が折損することもない。

【０００８】そして、このＢＧＡ構造に前述のＴＡＢ方
式を適用したＴ−ＢＧＡ構造の回路装置もあり、例え
ば、特開平１０−１２７６８号公報などに開示されてい
る。このようなＴ−ＢＧＡ構造の回路装置の一従来例を
図８ないし図１０を参照して以下に説明する。

【０００９】なお、図８は一従来例の回路装置であるＦ
Ｃ(Flip Chip)パッケージの内部構造を示す断面図、図
９はＦＣパッケージの信号電路と接地電路との構造を示
す模式図、図１０はキャリアテープの構造を示し、(ａ)
は底面図で(ｂ)は平面図である。また、ここでは説明を
簡略化するため、単純に図８および図９の上下方向を装
置の上下方向と表現する。

【００１０】ここで回路装置として例示するＦＣパッケ
ージ１は、図８および図９に示すように、高密度に集積
された半導体回路からなる半導体チップ２を具備してお
り、この半導体チップ２がキャリアテープ３の上面に実
装されている。半導体チップ２は、平面形状が略正方形
の扁平な直方体状に形成されており、その下面の外縁部
に多数の接続パッド４が形成されている。

【００１１】キャリアテープ３は、ツーメタル構造と呼
称されるもので、絶縁基材であるポリイミドテープ５の
両面に金属層である銅箔６，７が積層されている。図９
および図１０に示すように、これらの銅箔６，７は適宜
パターニングされており、信号電路８と接地電路９とが
形成されている。

【００１２】より詳細には、キャリアテープ３は、半導
体チップ２と相似形の大型の略正方形に形成されてお
り、その中央には半導体チップ２より微少に小型の略正
方形の矩形孔１０が形成されている。このキャリアテー
プ３の上面の銅箔６がパターニングされることで、一体
に多数の信号パターン１８と四個の接地パターン１９と
が形成されている。

【００１３】そして、この信号／接地パターン１８，１
９の内側の端部１１，１２が矩形孔１０の外縁部から内
側に突出しており、これらの信号／接地パターン１８，
１９の内側の端部１１，１２と半導体チップ２の下面の
多数の接続パッド４とが半田バンプ１３で個々に接続さ
れている。

【００１４】キャリアテープ３の下面には、銅箔７がパ
ターニングされることにより、多数の信号用の接続パッ
ド１４が略全域に二次元状に形成されている。さらに、
矩形孔１０の外縁部の四隅に四個の接地用の接続パッド
１５が形成されており、全体の四隅にも接地用の四個の
接続パッド１６が形成されている。

【００１５】さらに、キャリアテープ３の下面には、多
数の接続パッド１４〜１６の間隙に残存する銅箔７によ
り、接地パターン１７が略一面に形成されており、図１
０(ａ)の部分拡大図に示すように、この接地パターン１
７と接地用の接続パッド１５，１６とが接続されてお
り、キャリアテープ３の上面の多数の信号パターン１８
の外側の端部２０が下面の多数の接続パッド１４にヴァ
イアホール２２を介して個々に接続されている。

【００１６】キャリアテープ３の上面の四個の接地パタ
ーン１９の外側の端部２１も、ヴァイアホール２２を介
して下面の内側の四個の接続パッド１５に接続されてい
るので、この接続パッド１５から一個の接地パターン１
７を介して外側の四個の接続パッド１６まで接続されて
いることになる。

【００１７】つまり、半導体チップ２の下面の外縁部に
形成された多数の微細な接続パッド４は、キャリアテー
プ３の下面に二次元状に配列された信号用と接地用との
多数の接続パッド１４，１６に適宜接続されているの
で、これらの接続パッド１４，１５の各々には半田バン
プ２３が個々に装着されている。

【００１８】なお、ここで例示するＦＣパッケージ１で
は、キャリアテープ３の上面の外縁部には側壁状の金属
製のスティフナ２４が接合されており、このスティフナ
２４の上面には天板状の金属製のヒートスプレッダ２５
が接合されている。このヒートスプレッダ２５の下面の
中央部と半導体チップ２の上面とは金属ペースト２６で
接合されており、この半導体チップ２の下部とキャリア
テープ３の矩形孔１０の部分とは絶縁樹脂２７で封入さ
れている。

【００１９】上述のような構造のＦＣパッケージ１は、
半導体チップ２に半導体回路が高密度に集積されてお
り、その接続パッド４も高密度に配列されている。ただ
し、この高密度に配列された半導体チップ２の多数の接
続パッド４の各々がキャリアテープ３の上面の多数の端
部１１，１２に接続されており、この多数の端部１１，
１２が下面に低密度に二次元状に配列された多数の接続
パッド１４，１６に適宜接続されている。

【００２０】この下面の多数の接続パッド１４，１６の
各々には半田バンプ２３が個々に装着されてので、この
ＦＣパッケージ１は、ユーザレベルでも電子機器の回路
基板（図示せず）に容易に表面実装することができ、接
続端子を折損してＦＣパッケージ１を駄目にすることも
ない。

【００２１】特に、このＦＣパッケージ１では、下面の
略全域に信号用の多数の接続パッド１４が二次元状に配
列されるとともに、下面の四隅に接地用の四個の接続パ
ッド１６が配列されているので、半導体チップ２を回路
基板の接地配線（図示せず）に接続することができる。

【００２２】より詳細には、この半導体チップ２は、キ
ャリアテープ３の下面の中央付近の接続パッド１５に極
短距離で接続されており、この接続パッド１５と下面の
外縁部の接続パッド１６とはキャリアテープ２の下面の
全域に一様に形成された接地パターン１７で接続されて
いる。

【００２３】このため、半導体チップ２は低抵抗かつ大
容量の接地電路９で良好に接地されており、接地用の接
続パッド１６はＦＣパッケージ１の下面の最外縁部に複
数が存在するので、これを回路基板の接地配線（図示せ
ず）に接続することも容易である。

【００２４】さらに、上述のようなＦＣパッケージ１は
ＴＡＢ方式で製造されており、その各種配線９，１０は
キャリアテープ３の両面の銅箔６，７をパターニングす
るなどして形成されているので、ＦＣパッケージ１は各
種配線９，１０の形成が容易で量産性が良好である。

【００２５】なお、上述のＦＣパッケージ１では、図１
０(ｂ)に示すように、キャリアテープ２の下面の外縁部
の接地用の接続パッド１６に対応して上面にも配線パタ
ーンが形成されているが、これは上面の多数の信号パタ
ーン１８の外側の端部を一定間隔に形成するためのもの
で、実際には機能しないので省略が可能である。

【００２６】

【発明が解決しようとする課題】上述のＦＣパッケージ
１は、ＢＧＡ構造として膨大な個数の接続端子である半
田バンプ２３が下面に低密度に二次元的に配列されてい
るので、ユーザレベルでも回路基板に容易に表面実装す
ることができ、接続端子を折損するようなことも防止さ
れている。

【００２７】さらに、上述のＦＣパッケージ１は、ＴＡ
Ｂ方式で製造されているので、各種配線８，９の形成が
容易で量産性が良好である。また、キャリアテープ３の
下面に銅箔７で略一様に接地パターン１７が形成されて
いるので、低抵抗かつ大容量の接地電路９で半導体チッ
プ２を良好に接地することができる。

【００２８】上述のＦＣパッケージ１は、ＴＡＢ方式で
製造されているので従来の製品より量産性は良好である
が、それでもキャリアテープ３の両面に銅箔６，７を形
成する必要があり、これらの銅箔６，７を個々にパター
ニングする必要はあるので、さらなる生産性の向上が要
望されている。

【００２９】本発明は上述のような課題に鑑みてなされ
たものであり、生産性が良好なＴ−ＢＧＡ構造の回路装
置を提供することを目的とする。

【００３０】

【課題を解決するための手段】本発明の第一の回路装置
は、集積された半導体回路を具備して下面の外縁部に多
数の信号パッドと複数の接地パッドとが配列されている
半導体チップと、該半導体チップが中央上方に位置して
上下方向に貫通する多数の信号孔が略全域に二次元状に
形成されているとともに複数の接地孔が外縁部に形成さ
れている絶縁基材と、該絶縁基材の多数の信号孔を個々
に貫通して下方に球状に突出している多数の信号バンプ
と、前記絶縁基材の上面の略全域に放射状に形成されて
前記半導体チップの多数の信号パッドと前記信号孔を各
々貫通した多数の前記信号バンプの上部とを個々に導通
させている多数の信号パターンと、該絶縁基材の複数の
接地孔を個々に貫通して下方に球状に突出している複数
の接地バンプと、前記絶縁基材の上面に形成されて前記
半導体チップの複数の接地パッドに内側の端部が個々に
導通している複数の短小な接地パターンと、複数の前記
接地パターンの外側の端部と複数の前記接地バンプの上
部との位置に複数の貫通孔が個々に形成されて前記信号
パターンと前記接地パターンとを封入するように前記絶
縁基材の上面に略一様に形成されている絶縁層と、該絶
縁層の上面に略一様に形成されて複数の前記貫通孔から
複数の前記接地パターンの外側の端部と複数の前記接地
バンプの上部とに導通している一個の導電層と、を具備
している。

【００３１】従って、本発明の回路装置では、下方に球
状に突出する多数の信号バンプが下面の略全域に二次元
状に配列されており、この多数の信号バンプが半導体チ
ップの多数の信号パッドに個々に接続されているので、
いわゆるＢＧＡ構造が実現されており、半導体チップの
高密度な信号パッドが別体の回路基板の信号配線に容易
に接続される。しかも、半導体チップの複数の接地パッ
ドに個々に接続されている複数の接地バンプが下面の外
周部に配置されているので、半導体チップの接地パッド
が別体の回路基板の外側に位置する接地配線に容易に接
続される。半導体チップの接地パッドに内側の端部が接
続されている接地パターンは短小であり、この複数の接
地パターンの外側の端部と複数の接地バンプとは一個の
導電層で接続されているので、ここに形成される接地電
路は低抵抗かつ大容量である。この接地電路を形成する
導電層は絶縁層の上面に略一様に形成されており、例え
ば、導電ペーストの塗布などで容易に形成される。この
ように絶縁層の上面に略一様に形成した導電層で接地電
路を形成しているので、例えば、キャリアテープを利用
して製造する場合でも、キャリアテープの金属層は片面
のみで良い。

【００３２】本発明の第二の回路装置は、集積された半
導体回路を具備して下面の外縁部に多数の信号パッドと
複数の接地パッドとが配列されている半導体チップと、
該半導体チップが中央上方に位置して上下方向に貫通す
る多数の信号孔が略全域に二次元状に形成されていると
ともに複数の接地孔が外縁部に形成されている絶縁基材
と、該絶縁基材の多数の信号孔を個々に貫通して下方に
球状に突出している多数の信号バンプと、前記絶縁基材
の上面の略全域に放射状に形成されて前記半導体チップ
の多数の信号パッドと前記信号孔を各々貫通した多数の
前記信号バンプの上部とを個々に導通させている多数の
信号パターンと、該絶縁基材の複数の接地孔を個々に貫
通して下方に球状に突出している複数の接地バンプと、
前記絶縁基材の上面に形成されて前記半導体チップの複
数の接地パッドに内側の端部が個々に導通している複数
の短小な接地パターンと、複数の前記接地パターンの外
側の端部と複数の前記接地バンプの上部との位置に複数
の貫通孔が個々に形成されて前記信号パターンと前記接
地パターンとを封入するように前記絶縁基材の上面に略
一様に形成されている絶縁層と、該絶縁層の上面に接合
されている金属製のスティフナと、前記絶縁層の複数の
前記貫通孔に位置して複数の前記接地パターンの外側の
端部と複数の前記接地バンプの上部とを前記スティフナ
に導通させる複数の導電体と、を具備している。

【００３３】従って、本発明の回路装置では、下方に球
状に突出する多数の信号バンプが下面の略全域に二次元
状に配列されており、この多数の信号バンプが半導体チ
ップの多数の信号パッドに個々に接続されているので、
いわゆるＢＧＡ構造が実現されており、半導体チップの
高密度な信号パッドが別体の回路基板の信号配線に容易
に接続される。しかも、半導体チップの複数の接地パッ
ドに個々に接続されている複数の接地バンプが下面の外
周部に配置されているので、半導体チップの接地パッド
が別体の回路基板の外側に位置する接地配線に容易に接
続される。半導体チップの接地パッドに内側の端部が接
続されている接地パターンは短小であり、この複数の接
地パターンの外側の端部と複数の接地バンプとは金属製
のスティフナで接続されているので、ここに形成される
接地電路は低抵抗かつ大容量である。このように絶縁層
の上面に接合したスティフナで接地電路を形成している
ので、例えば、キャリアテープを利用して製造する場合
でも、キャリアテープの金属層は片面のみで良い。

【００３４】本発明の第三の回路装置は、集積された半
導体回路を具備して下面の外縁部に多数の信号パッドと
複数の電源パッドとが配列されている半導体チップと、
該半導体チップが中央上方に位置して上下方向に貫通す
る多数の信号孔と複数の電源孔とが略全域に二次元状に
配列されている絶縁基材と、該絶縁基材の多数の信号孔
を個々に貫通して下方に球状に突出している多数の信号
バンプと、前記絶縁基材の上面の略全域に放射状に形成
されて前記半導体チップの多数の信号パッドと前記信号
孔を各々貫通した多数の前記信号バンプの上部とを個々
に導通させている多数の信号パターンと、該絶縁基材の
複数の電源孔を個々に貫通して下方に球状に突出してい
る複数の電源バンプと、前記絶縁基材の上面に形成され
て前記半導体チップの複数の電源パッドに内側の端部が
個々に導通している複数の短小な電源パターンと、複数
の前記電源パターンの外側の端部と複数の前記電源バン
プの上部との位置に複数の貫通孔が個々に形成されて前
記信号パターンと前記電源パターンとを封入するように
前記絶縁基材の上面に略一様に形成されている絶縁層
と、該絶縁層の上面に略一様に形成されて複数の前記貫
通孔から複数の前記電源パターンの外側の端部と複数の
前記電源バンプの上部とに導通している一個の導電層
と、を具備している。

【００３５】従って、本発明の回路装置では、下方に球
状に突出する多数の信号バンプが下面の略全域に二次元
状に配列されており、この多数の信号バンプが半導体チ
ップの多数の信号パッドに個々に接続されているので、
いわゆるＢＧＡ構造が実現されており、半導体チップの
高密度な信号パッドが別体の回路基板の信号配線に容易
に接続される。しかも、半導体チップの複数の電源パッ
ドに個々に接続されている複数の電源バンプが下面の外
周部に配置されているので、半導体チップの電源パッド
が別体の回路基板の外側に位置する電源配線に容易に接
続される。半導体チップの電源パッドに内側の端部が接
続されている電源パターンは短小であり、この複数の電
源パターンの外側の端部と複数の電源バンプとは一個の
導電層で接続されているので、ここに形成される電源電
路は低抵抗かつ大容量である。この電源配線を形成する
導電層は絶縁層の上面に略一様に形成されており、例え
ば、導電ペーストの塗布などで容易に形成される。この
ように絶縁層の上面に略一様に形成した導電層で電源配
線を形成しているので、例えば、キャリアテープを利用
して製造する場合でも、キャリアテープの金属層は片面
のみで良い。

【００３６】本発明の第四の回路装置は、集積された半
導体回路を具備して下面の外縁部に多数の信号パッドと
複数の電源パッドとが配列されている半導体チップと、
該半導体チップが中央上方に位置して上下方向に貫通す
る多数の信号孔が略全域に二次元状に形成されていると
ともに複数の電源孔が外縁部に形成されている絶縁基材
と、該絶縁基材の多数の信号孔を個々に貫通して下方に
球状に突出している多数の信号バンプと、前記絶縁基材
の上面の略全域に放射状に形成されて前記半導体チップ
の多数の信号パッドと前記信号孔を各々貫通した多数の
前記信号バンプの上部とを個々に導通させている多数の
信号パターンと、該絶縁基材の複数の電源孔を個々に貫
通して下方に球状に突出している複数の電源バンプと、
前記絶縁基材の上面に形成されて前記半導体チップの複
数の電源パッドに内側の端部が個々に導通している複数
の短小な電源パターンと、複数の前記電源パターンの外
側の端部と複数の前記電源バンプの上部との位置に複数
の貫通孔が個々に形成されて前記信号パターンと前記電
源パターンとを封入するように前記絶縁基材の上面に略
一様に形成されている絶縁層と、該絶縁層の上面に接合
されている金属製のスティフナと、前記絶縁層の複数の
前記貫通孔に位置して複数の前記電源パターンの外側の
端部と複数の前記電源バンプの上部とを前記スティフナ
に導通させる複数の導電体と、を具備している。

【００３７】従って、本発明の回路装置では、下方に球
状に突出する多数の信号バンプが下面の略全域に二次元
状に配列されており、この多数の信号バンプが半導体チ
ップの多数の信号パッドに個々に接続されているので、
いわゆるＢＧＡ構造が実現されており、半導体チップの
高密度な信号パッドが別体の回路基板の信号配線に容易
に接続される。しかも、半導体チップの複数の電源パッ
ドに個々に接続されている複数の電源バンプが下面の外
周部に配置されているので、半導体チップの電源パッド
が別体の回路基板の外側に位置する電源配線に容易に接
続される。半導体チップの電源パッドに内側の端部が接
続されている電源パターンは短小であり、この複数の電
源パターンの外側の端部と複数の電源バンプとは金属製
のスティフナで接続されているので、ここに形成される
電源電路は低抵抗かつ大容量である。このように絶縁層
の上面に接合したスティフナで電源配線を形成している
ので、例えば、キャリアテープを利用して製造する場合
でも、キャリアテープの金属層は片面のみで良い。

【００３８】上述のような回路装置において、前記半導
体チップの上面に接合される金属製のヒートスプレッダ
が前記スティフナと一体に形成されていることも可能で
ある。この場合、半導体チップの発熱がヒートスプレッ
ダにより良好に放熱される。このように機能するヒート
スプレッダがスティフナと一体なので、このスティフナ
で形成される接地電路や電源配線が、さらに低抵抗かつ
大容量である。

【００３９】上述のような回路装置において、前記半導
体チップの上面に接合される金属製のヒートスプレッダ
が前記スティフナの上面に絶縁材を介して接合されてお
り、多数の前記信号パターンの一部が電源パターンから
なり、該電源パターンと前記ヒートスプレッダとが結線
されていることも可能である。この場合、半導体チップ
の発熱がヒートスプレッダにより良好に放熱される。こ
のように機能するヒートスプレッダが電源パターンと接
続されているので、ここに形成される電源電路は低抵抗
かつ大容量である。

【００４０】上述のような回路装置において、前記半導
体チップの上面に接合される金属製のヒートスプレッダ
が前記スティフナの上面に絶縁材を介して接合されてお
り、多数の前記信号パターンの一部が接地パターンから
なり、該接地パターンと前記ヒートスプレッダとが結線
されていることも可能である。この場合、半導体チップ
の発熱がヒートスプレッダにより良好に放熱される。こ
のように機能するヒートスプレッダが接地パターンと接
続されているので、ここに形成される接地電路は低抵抗
かつ大容量である。

【００４１】本発明の一の回路装置の製造方法は、集積
された半導体回路を具備して下面の外縁部に多数の信号
パッドと複数の接地パッドとが配列された半導体チップ
を形成し、金属層が上面に積層されている絶縁基材を用
意し、該絶縁基材の上面の前記金属層をパターニングす
ることで内側の端部が前記半導体チップの信号パッドに
対応した中央付近に位置して外側の端部が前記絶縁基材
の略全域に二次元状に位置する放射状の多数の信号パタ
ーンを形成するとともに内側の端部が前記半導体チップ
の接地パッドに対応した中央付近に位置して外側の端部
が中央近傍に位置する複数の接地パターンを形成し、前
記絶縁基材と前記信号パターンの外側の端部とを上下方
向に貫通する多数の信号孔を形成するとともに前記絶縁
基材の外縁部を上下方向に貫通する複数の接地孔を形成
し、多数の前記信号孔を個々に貫通して前記信号パター
ンの外側の端部に個々に導通するとともに前記絶縁基材
の下面に球状に突出する多数の信号バンプを形成すると
ともに複数の前記接地孔を個々に貫通して前記絶縁基材
の下面に球状に突出する複数の接地バンプを形成し、前
記信号パターンと前記接地パターンとを内側の端部が露
出する状態で封入するように前記絶縁基材の上面に絶縁
層を略一様に形成し、該絶縁層の複数の前記接地パター
ンの外側の端部と複数の前記接地バンプの上部との位置
に複数の貫通孔を個々に形成し、複数の前記貫通孔から
複数の前記接地パターンの外側の端部と複数の前記接地
バンプの上部とに導通する一個の導電層を前記絶縁層の
上面に略一様に形成し、前記導電層および前記絶縁層か
ら露出している多数の前記信号パターンと複数の前記接
地パターンとの内側の端部に前記半導体チップの多数の
信号パッドと複数の接地パッドとを個々に接続するよう
にした。

【００４２】従って、本発明の方法により製造された回
路装置は、下方に球状に突出する多数の信号バンプが下
面の略全域に二次元状に配列されており、この多数の信
号バンプが半導体チップの多数の信号パッドに個々に接
続されているので、いわゆるＢＧＡ構造が実現されてお
り、半導体チップの高密度な信号パッドが別体の回路基
板の信号配線に容易に接続される。しかも、半導体チッ
プの複数の接地パッドに個々に接続されている複数の接
地バンプが下面の外周部に配置されているので、半導体
チップの接地パッドが別体の回路基板の外側に位置する
接地配線に容易に接続される。半導体チップの接地パッ
ドに内側の端部が接続されている接地パターンは短小で
あり、この複数の接地パターンの外側の端部と複数の接
地バンプとは一個の導電層で接続されているので、ここ
に形成される接地電路は低抵抗かつ大容量である。この
接地電路を形成する導電層を絶縁層の上面に略一様に形
成するので、例えば、導電層は導電ペーストの塗布など
で容易に形成される。このように絶縁層の上面に略一様
に形成する導電層で接地電路を形成するので、上述のよ
うに絶縁基材の金属層は片面のみで良い。

【００４３】本発明の他の回路装置の製造方法は、集積
された半導体回路を具備して下面の外縁部に多数の信号
パッドと複数の電源パッドとが配列された半導体チップ
を形成し、金属層が上面に積層されている絶縁基材を用
意し、該絶縁基材の上面の前記金属層をパターニングす
ることで内側の端部が前記半導体チップの信号パッドに
対応した中央付近に位置して外側の端部が前記絶縁基材
の略全域に二次元状に位置する放射状の多数の信号パタ
ーンを形成するとともに内側の端部が前記半導体チップ
の電源パッドに対応した中央付近に位置して外側の端部
が中央近傍に位置する複数の電源パターンを形成し、前
記絶縁基材と前記信号パターンの外側の端部とを上下方
向に貫通する多数の信号孔を形成するとともに前記絶縁
基材の外縁部を上下方向に貫通する複数の電源孔を形成
し、多数の前記信号孔を個々に貫通して前記信号パター
ンの外側の端部に個々に導通するとともに前記絶縁基材
の下面に球状に突出する多数の信号バンプを形成すると
ともに複数の前記電源孔を個々に貫通して前記絶縁基材
の下面に球状に突出する複数の電源バンプを形成し、前
記信号パターンと前記電源パターンとを内側の端部が露
出する状態で封入するように前記絶縁基材の上面に絶縁
層を略一様に形成し、該絶縁層の複数の前記電源パター
ンの外側の端部と複数の前記電源バンプの上部との位置
に複数の貫通孔を個々に形成し、複数の前記貫通孔から
複数の前記電源パターンの外側の端部と複数の前記電源
バンプの上部とに導通する一個の導電層を前記絶縁層の
上面に略一様に形成し、前記導電層および前記絶縁層か
ら露出している多数の前記信号パターンと複数の前記電
源パターンとの内側の端部に前記半導体チップの多数の
信号パッドと複数の電源パッドとを個々に接続するよう
にした。

【００４４】従って、本発明の方法により製造された回
路装置は、下方に球状に突出する多数の信号バンプが下
面の略全域に二次元状に配列されており、この多数の信
号バンプが半導体チップの多数の信号パッドに個々に接
続されているので、いわゆるＢＧＡ構造が実現されてお
り、半導体チップの高密度な信号パッドが別体の回路基
板の信号配線に容易に接続される。しかも、半導体チッ
プの複数の電源パッドに個々に接続されている複数の電
源バンプが下面の外周部に配置されているので、半導体
チップの電源パッドが別体の回路基板の外側に位置する
電源配線に容易に接続される。半導体チップの電源パッ
ドに内側の端部が接続されている電源パターンは短小で
あり、この複数の電源パターンの外側の端部と複数の電
源バンプとは一個の導電層で接続されているので、ここ
に形成される電源電路は低抵抗かつ大容量である。この
電源配線を形成する導電層を絶縁層の上面に略一様に形
成するので、例えば、導電層は導電ペーストの塗布など
で容易に形成される。このように絶縁層の上面に略一様
に形成する導電層で電源配線を形成するので、上述のよ
うに絶縁基材の金属層は片面のみで良い。

【００４５】上述のような回路装置の製造方法におい
て、前記絶縁層をソルダーレジストの塗布により形成
し、前記導電層を導電ペーストの塗布により形成するこ
とも可能である。この場合、絶縁基材の上面の略全域に
略一様に積層される絶縁層と導電層とが容易に形成され
る。なお、本発明で云う上下方向は、説明を簡略化する
ために便宜的に使用するものであり、実際の製品の使用
時や製造時の方向を限定するものではない。

【００４６】

【発明の実施の形態】本発明の実施の一形態を図面を参
照して以下に説明する。ただし、本実施の形態に関して
前述した一従来例と同一の部分は、同一の名称を使用し
て詳細な説明は省略する。また、本実施の形態でも単純
に図１等の上下方向を装置の上下方向として説明する
が、この方向は説明を簡略化するために便宜的に使用す
るものであり、実際の製品の使用時や製造時の方向を限
定するものではない。

【００４７】なお、図１は本実施の形態の回路装置であ
るＦＣパッケージの内部構造を示す断面図、図２はＦＣ
パッケージの信号電路と接地電路との構造を示す模式
図、図３はキャリアテープの構造を示し、(ａ)は底面図
で(ｂ)は平面図、図４はキャリアテープの上面に導電層
が形成されている状態を示す平面図、図５は第一の変形
例のＦＣパッケージを示す断面図、図６は第二の変形例
のＦＣパッケージを示す断面図、図７は第三の変形例の
ＦＣパッケージを示す断面図、である。

【００４８】本実施の形態の回路装置であるＦＣパッケ
ージ３１も、図１および図２に示すように、一従来例と
して前述したＦＣパッケージ１と同様に、高密度に集積
された半導体回路からなる半導体チップ３２がキャリア
テープ３３の上面に実装されており、半導体チップ３２
は平面形状が略正方形の扁平な直方体状に形成されて下
面の外縁部に多数の信号パッド３４と四個の接地パッド
３５とが形成されている。

【００４９】しかし、前述したＦＣパッケージ１とは相
違して、キャリアテープ３３はワンメタル構造と呼称さ
れるもので、絶縁基材であるポリイミドテープ３６の上
面のみに金属層である銅箔３７が積層されている。図２
および図３(ｂ)に示すように、この銅箔３７は適宜パタ
ーニングされており、信号電路３８と接地電路３９とが
形成されている。

【００５０】より詳細には、キャリアテープ３３は、半
導体チップ３２と相似形の大型の略正方形に形成されて
中央に小型の略正方形の矩形孔４０が形成されており、
上面の銅箔３７がパターニングされることにより、多数
の信号パターン４１と四個の接地パターン４２とが形成
されている。

【００５１】これらの信号／接地パターン４１，４２の
内側の端部４３，４４は矩形孔４０より内側に突出して
おり、このように突出した信号／接地パターン４１，４
２の内側の端部４３，４４と半導体チップ３２の下面の
多数の信号／接地パッド３４，３５とが半田バンプ４５
で個々に接続されている。

【００５２】また、キャリアテープ３３のポリイミドテ
ープ３６には、上下方向に貫通する多数の信号孔５１が
略全域に二次元状に形成されており、外縁部である四隅
の位置には四つの接地孔５２が個々に形成されている。
そこで、多数の信号パターン４１は、図３(ｂ)に示すよ
うに、ポリイミドテープ３６の上面の略全域に放射状に
形成されており、その外側の端部５３は信号孔５１の位
置に形成されている。

【００５３】ポリイミドテープ３６の多数の信号孔５１
の各々には多数の信号バンプ５５が個々に貫通するよう
に装着されており、これらの信号バンプ５５はポリイミ
ドテープ３６から下方に球状に突出するとともに上部が
信号パターン４１の端部５３に個々に接続されている。

【００５４】接地パターン４２もポリイミドテープ３６
の上面に放射状に形成されてはいるが短小であり、その
端部５４は矩形孔４０の外縁部に形成されて接地孔５２
の位置には形成されていないが、これら複数の接地孔５
２の各々にも接地バンプ５６が貫通するように装着され
ている。

【００５５】そして、図２および図４に示すように、ポ
リイミドテープ３６の上面の略全域には、信号／接地パ
ターン４１，４２を封入するように絶縁層５７が略一様
に形成されているが、この絶縁層５７には、複数の接地
パターン４２の外側の端部５４と複数の接地孔５２との
位置に複数の貫通孔５８が個々に形成されている。

【００５６】この絶縁層５７の上面の略全域には導電層
５９が略一様に形成されており、この一個の導電層５９
が絶縁層５７の複数の貫通孔５８から複数の接地パター
ン４２の外側の端部５４と複数の接地バンプ５６の上部
とに導通しているので、これで接地電路３９が形成され
ている。

【００５７】なお、本実施の形態のＦＣパッケージ３１
も、上述の絶縁層５７の上面には側壁状の金属製のステ
ィフナ６１が接合されており、このスティフナ６１の上
面には天板状の金属製のヒートスプレッダ６２が接合さ
れている。このヒートスプレッダ６２の下面の中央部と
半導体チップ３２の上面とは金属ペースト６３で接合さ
れており、この半導体チップ３２の下部とキャリアテー
プ３３の矩形孔４０の部分とは絶縁樹脂６４で封入され
ている。

【００５８】上述のような構成において、本実施の形態
のＦＣパッケージ３１も、下方に球状に突出する多数の
信号バンプ５５が下面の略全域に二次元状に配列されて
おり、この多数の信号バンプ５５が半導体チップ３２の
多数の信号パッド３４に個々に接続されているので、ユ
ーザレベルでも別体の回路基板（図示せず）に容易に表
面実装することができ、接続端子を折損するようなこと
もない。

【００５９】しかも、半導体チップ３２の複数の接地パ
ッド３５に個々に接続されている複数の接地バンプ５６
が下面の外周部に配置されているので、半導体チップ３
２の接地パッド３５を別体の回路基板の外側に位置する
接地配線に容易に接続することができる。

【００６０】しかし、半導体チップ３２の接地パッド３
５に内側の端部４４が接続されている接地パターン４２
は短小であり、この複数の接地パターン４２の外側の端
部５４と複数の接地バンプ５６とは一個の導電層５９で
接続されている。このため、接地電路３９は低抵抗かつ
大容量であり、半導体チップ３２を良好に接地すること
ができる。

【００６１】しかも、本実施の形態のＦＣパッケージ３
１は、キャリアテープ３３に銅箔３７が片面しか必要で
なく、接地電路３９の形成に必要な導電層５９や絶縁層
５７は導電ペーストやソルダーレジストの塗布により形
成できるので、その製造が容易で生産性が良好である。

【００６２】ここで、本実施の形態のＦＣパッケージ３
１の製造方法を以下に簡単に説明する。まず、従来と同
様に回路基板に薄膜技術で半導体回路を形成し、下面の
外縁部に多数の信号パッド３４と複数の接地パッド３５
とが配列された半導体チップ３２をベアチップとして製
造する。

【００６３】また、ポリイミドテープ３６の上面のみに
銅箔３７が積層されているキャリアテープ３３を用意
し、その上面の銅箔３７をパターニングすることで、多
数の信号パターン４１と四個の接地パターン４２とを形
成する。この状態のキャリアテープ３３に多数の信号孔
５１と四つの接地孔５２とを形成し、多数の信号孔５１
の各々に信号バンプ５５を装着して多数の信号パターン
４１に個々に導通させるとともに、四つの接地孔５２の
各々に四個の接地バンプ５６を個々に装着する。

【００６４】つぎに、キャリアテープ３３の上面の中央
部をマスクしてから上面全域にソルダーレジストを塗布
して絶縁層５７を形成し、この絶縁層５７の複数の接地
パターン４２の外側の端部５４と複数の接地バンプ５６
の上部との位置に複数の貫通孔５８を個々に形成する。

【００６５】つぎに、絶縁層５７の上面全域に導電ペー
ストを塗布して導電層５９を形成し、この導電層５９を
複数の貫通孔５８から複数の接地パターン４２の外側の
端部５４と複数の接地バンプ５６の上部とに導通させ
る。そして、マスクにより導電層５９および絶縁層５７
から露出している多数の信号パターン４１と複数の接地
パターン４２との内側の端部４３，４４に、半導体チッ
プ３２の多数の信号パッド３４と複数の接地パッド３５
とを個々に接続することで、ＦＣパッケージ３１が完成
する。

【００６６】上述のように製造されるＦＣパッケージ３
１は、接地電路３９の形成に必要な導電層５９や絶縁層
５７が導電ペーストやソルダーレジストの塗布により形
成されているので、その形成が容易で生産性が良好であ
る。このように絶縁層５７の上面に略一様に形成した導
電層５９で接地電路３９を形成しているので、キャリア
テープ３３の銅箔３７は片面のみで良く、極めて生産性
が良好である。

【００６７】なお、本発明は上記形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態ではキャリアテープ３３の上
面に絶縁層５７を介して導電層５９を形成することによ
り、低抵抗かつ大容量の接地電路３９を形成することを
例示した。

【００６８】しかし、その導電層５９の上面には金属製
のスティフナ６１が接合されているので、このスティフ
ナ６１を利用して接地電路を形成することで導電層５９
を省略することも可能である。その場合、図５に例示す
るＦＣパッケージ１０１のように、絶縁層５７の貫通孔
５８に導電ペーストなどで導電体１０２を充填し、この
導電体１０２でスティフナ６１に接地パターン４２と接
地バンプ５６とを導通させれば良い。

【００６９】さらに、このスティフナ６１の上面には金
属製のヒートスプレッダ６２も接合されているので、例
えば、このヒートスプレッダ６２とスティフナ６１とを
一体に形成することで、より良好に接地電路を低抵抗か
つ大容量とすることも可能である。

【００７０】その場合、図６に例示するＦＣパッケージ
１１１のように、スティフナと一体に形成したヒートス
プレッダ１１２を半導体チップ３２などの外形に対応し
た形状に形成し、全体の占有容積を低減するとともに、
表面積を増加させて放熱性を向上させることも可能であ
る。

【００７１】また、上記形態では導電層５９やスティフ
ナ６１などで低抵抗かつ大容量の接地電路３９等を形成
することを例示したが、半導体チップ３２の多数の信号
パッド３４の一部は電源パッドなので、この電源パッド
に電力を供給する低抵抗の電源電路を導電層５９やステ
ィフナ６１などで同様に形成することも可能である。

【００７２】さらに、図７に例示するＦＣパッケージ１
２１のように、スティフナ６１などで低抵抗かつ大容量
の接地電路を形成しておき、半導体チップ３２の電源パ
ッドに接続される電源パターンをキャリアテープ３の銅
箔７で形成しておき、スティフナ６１とは絶縁されてい
るヒートスプレッダ６２を電源パターンにボンディング
ワイヤなどの専用配線１２２で接続することも可能であ
る。

【００７３】このＦＣパッケージ１２１の場合、接地電
路と電源電路との両方を低抵抗かつ大容量に形成するこ
とができ、外部の電源やアースを接続することも容易で
ある。なお、当然ながら上述のＦＣパッケージ１２１の
接地電路と電源電路との構造を逆転させることも可能で
ある。

【００７４】

【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。

【００７５】本発明の第一の回路装置では、下方に球状
に突出する多数の信号バンプが下面の略全域に二次元状
に配列されており、この多数の信号バンプが半導体チッ
プの多数の信号パッドに個々に接続されているので、接
続端子の折損などを懸念することなくユーザレベルでも
容易に別体の回路基板に表面実装することができ、半導
体チップの複数の接地パッドに個々に接続されている複
数の接地バンプが下面の外周部に配置されているので、
半導体チップの接地パッドを別体の回路基板の外側に位
置する接地配線に容易に接続することができ、半導体チ
ップの接地パッドに内側の端部が接続されている接地パ
ターンは短小であり、この複数の接地パターンの外側の
端部と複数の接地バンプとは一個の導電層で接続されて
いるので、ここに形成される接地電路は低抵抗かつ大容
量であり、半導体チップを良好に接地することができ、
この接地電路の形成に必要な導電層や絶縁層は導電ペー
ストやソルダーレジストの塗布などで容易に形成するこ
とができ、絶縁層の上面に略一様に形成した導電層で接
地電路を形成しているので、例えば、キャリアテープを
利用して製造する場合でも金属層は片面のみで良く、製
造が容易で生産性が良好である。

【００７６】本発明の第二の回路装置では、下方に球状
に突出する多数の信号バンプが下面の略全域に二次元状
に配列されており、この多数の信号バンプが半導体チッ
プの多数の信号パッドに個々に接続されているので、接
続端子の折損などを懸念することなくユーザレベルでも
容易に別体の回路基板に表面実装することができ、半導
体チップの複数の接地パッドに個々に接続されている複
数の接地バンプが下面の外周部に配置されているので、
半導体チップの接地パッドを別体の回路基板の外側に位
置する接地配線に容易に接続することができ、半導体チ
ップの接地パッドに内側の端部が接続されている接地パ
ターンは短小であり、この複数の接地パターンの外側の
端部と複数の接地バンプとは一個のスティフナで接続さ
れているので、ここに形成される接地電路は低抵抗かつ
大容量であり、半導体チップを良好に接地することがで
き、この接地電路の形成に必要なスティフナや絶縁層は
既存の金属部品やソルダーレジストの塗布などで容易に
形成することができ、絶縁層の上面に接合したスティフ
ナで接地電路を形成しているので、例えば、キャリアテ
ープを利用して製造する場合でも金属層は片面のみで良
く、製造が容易で生産性が良好である。

【００７７】本発明の第三の回路装置では、下方に球状
に突出する多数の信号バンプが下面の略全域に二次元状
に配列されており、この多数の信号バンプが半導体チッ
プの多数の信号パッドに個々に接続されているので、接
続端子の折損などを懸念することなくユーザレベルでも
容易に別体の回路基板に表面実装することができ、半導
体チップの複数の電源パッドに個々に接続されている複
数の電源バンプが下面の外周部に配置されているので、
半導体チップの電源パッドを別体の回路基板の外側に位
置する電源配線に容易に接続することができ、半導体チ
ップの電源パッドに内側の端部が接続されている電源パ
ターンは短小であり、この複数の電源パターンの外側の
端部と複数の電源バンプとは一個の導電層で接続されて
いるので、ここに形成される電源電路は低抵抗かつ大容
量であり、半導体チップに電力を良好に供給することが
でき、この電源電路の形成に必要な導電層や絶縁層は導
電ペーストやソルダーレジストの塗布などで容易に形成
することができ、絶縁層の上面に略一様に形成した導電
層で電源電路を形成しているので、例えば、キャリアテ
ープを利用して製造する場合でも金属層は片面のみで良
く、製造が容易で生産性が良好である。

【００７８】本発明の第四の回路装置では、下方に球状
に突出する多数の信号バンプが下面の略全域に二次元状
に配列されており、この多数の信号バンプが半導体チッ
プの多数の信号パッドに個々に接続されているので、接
続端子の折損などを懸念することなくユーザレベルでも
容易に別体の回路基板に表面実装することができ、半導
体チップの複数の電源パッドに個々に接続されている複
数の電源バンプが下面の外周部に配置されているので、
半導体チップの電源パッドを別体の回路基板の外側に位
置する電源配線に容易に接続することができ、半導体チ
ップの電源パッドに内側の端部が接続されている電源パ
ターンは短小であり、この複数の電源パターンの外側の
端部と複数の電源バンプとは一個のスティフナで接続さ
れているので、ここに形成される電源電路は低抵抗かつ
大容量であり、半導体チップに電力を良好に供給するこ
とができ、この電源電路の形成に必要なスティフナや絶
縁層は既存の金属部品やソルダーレジストの塗布などで
容易に形成することができ、絶縁層の上面に接合したス
ティフナで電源電路を形成しているので、例えば、キャ
リアテープを利用して製造する場合でも金属層は片面の
みで良く、製造が容易で生産性が良好である。

【００７９】また、上述の第二第四の回路装置におい
て、半導体チップの発熱を放熱するヒートスプレッダを
スティフナと一体に形成することにより、このスティフ
ナで形成される接地電路や電源配線を、さらに低抵抗か
つ大容量とすることができるので、半導体チップに対す
る接地配線や電力供給の性能を向上させることができ
る。

【００８０】また、上述の第二の回路装置において、ス
ティフナの上面に絶縁材を介して接合されている金属製
のヒートスプレッダと多数の信号パターンの一部からな
る電源パターンとが結線されていることにより、低抵抗
かつ大容量の電源電路と接地電路とを別個に形成するこ
とができる。

【００８１】また、上述の第四の回路装置において、ス
ティフナの上面に絶縁材を介して接合されている金属製
のヒートスプレッダと多数の信号パターンの一部からな
る接地パターンとが結線されていることにより、低抵抗
かつ大容量の電源電路と接地電路とを別個に形成するこ
とができる。

【００８２】本発明の一の方法により製造された回路装
置は、下方に球状に突出する多数の信号バンプが下面の
略全域に二次元状に配列されており、この多数の信号バ
ンプが半導体チップの多数の信号パッドに個々に接続さ
れているので、接続端子の折損などを懸念することなく
ユーザレベルでも容易に別体の回路基板に表面実装する
ことができ、半導体チップの複数の接地パッドに個々に
接続されている複数の接地バンプが下面の外周部に配置
されているので、半導体チップの接地パッドを別体の回
路基板の外側に位置する接地配線に容易に接続すること
ができ、半導体チップの接地パッドに内側の端部が接続
されている接地パターンは短小であり、この複数の接地
パターンの外側の端部と複数の接地バンプとは一個の導
電層で接続されているので、ここに形成される接地電路
は低抵抗かつ大容量であり、半導体チップを良好に接地
することができ、この接地電路の形成に必要な導電層や
絶縁層は導電ペーストやソルダーレジストの塗布などで
容易に形成することができ、絶縁層の上面に略一様に形
成した導電層で接地電路を形成しているので、上述のよ
うにキャリアテープの金属層が片面のみで良く、回路装
置を良好な生産性で容易に製造することができる。

【００８３】本発明の他の方法により製造された回路装
置は、下方に球状に突出する多数の信号バンプが下面の
略全域に二次元状に配列されており、この多数の信号バ
ンプが半導体チップの多数の信号パッドに個々に接続さ
れているので、接続端子の折損などを懸念することなく
ユーザレベルでも容易に別体の回路基板に表面実装する
ことができ、半導体チップの複数の電源パッドに個々に
接続されている複数の電源バンプが下面の外周部に配置
されているので、半導体チップの電源パッドを別体の回
路基板の外側に位置する電源配線に容易に接続すること
ができ、半導体チップの電源パッドに内側の端部が接続
されている電源パターンは短小であり、この複数の電源
パターンの外側の端部と複数の電源バンプとは一個の導
電層で接続されているので、ここに形成される電源電路
は低抵抗かつ大容量であり、半導体チップに電力を良好
に供給することができ、この電源電路の形成に必要な導
電層や絶縁層は導電ペーストやソルダーレジストの塗布
などで容易に形成することができ、絶縁層の上面に略一
様に形成した導電層で電源電路を形成しているので、上
述のようにキャリアテープの金属層が片面のみで良く、
回路装置を良好な生産性で容易に製造することができ
る。

【００８４】また、上述のような回路装置の製造方法に
おいて、絶縁層をソルダーレジストの塗布により形成
し、導電層を導電ペーストの塗布により形成することに
より、絶縁層と導電層との形成を容易として生産性を向
上させることができる。

【図面の簡単な説明】

【図１】本発明の回路装置の実施の一形態であるＦＣパ
ッケージの内部構造を示す断面図である。

【図２】ＦＣパッケージの信号電路と接地電路との構造
を示す模式図である。

【図３】キャリアテープの構造を示し、(ａ)は底面図で
(ｂ)は平面図である。

【図４】キャリアテープの上面に導電層が形成されてい
る状態を示す平面図である。

【図５】第一の変形例のＦＣパッケージを示す断面図で
ある。

【図６】第二の変形例のＦＣパッケージを示す断面図で
ある。

【図７】第三の変形例のＦＣパッケージを示す断面図で
ある。

【図８】一従来例の回路装置であるＦＣパッケージの内
部構造を示す断面図である。

【図９】ＦＣパッケージの信号電路と接地電路との構造
を示す模式図である。

【図１０】キャリアテープの構造を示し、(ａ)は底面図
で(ｂ)は平面図である。

【符号の説明】

３１，１０１，１１１，１２１ 回路装置であるＦＣ
パッケージ ３２ 半導体チップ ３３ キャリアテープ ３４ 信号パッド ３５ 接地パッド ３６ 絶縁基材であるポリイミドテープ ３７ 金属層である銅箔 ３８ 信号電路 ３９ 接地電路 ４１ 信号パターン ４２ 接地パターン ４３，４４ 内側の端部 ５１ 信号孔 ５２ 接地孔 ５３，５４ 外側の端部 ５５ 信号バンプ ５６ 接地バンプ ５７ 絶縁層 ５８ 貫通孔 ５９ 導電層 ６１ スティフナ ６２，１１２ ヒートスプレッダ １０２ 導電体 １２２ 専用配線

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−326415（ＪＰ，Ａ) 特開 平10−4150（ＪＰ，Ａ) 特開 平10−125721（ＪＰ，Ａ) 特開 平10−125722（ＪＰ，Ａ) 特開 平11−87434（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/60 H01L 23/12

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】 集積された半導体回路を具備して下面の
   外縁部に多数の信号パッドと複数の接地パッドとが配列
   されている半導体チップと、 該半導体チップが中央上方に位置して上下方向に貫通す
   る多数の信号孔が略全域に二次元状に形成されていると
   ともに複数の接地孔が外縁部に形成されている絶縁基材
   と、 該絶縁基材の多数の信号孔を個々に貫通して下方に球状
   に突出している多数の信号バンプと、 前記絶縁基材の上面の略全域に放射状に形成されて前記
   半導体チップの多数の信号パッドと前記信号孔を各々貫
   通した多数の前記信号バンプの上部とを個々に導通させ
   ている多数の信号パターンと、 該絶縁基材の複数の接地孔を個々に貫通して下方に球状
   に突出している複数の接地バンプと、 前記絶縁基材の上面に形成されて前記半導体チップの複
   数の接地パッドに内側の端部が個々に導通している複数
   の短小な接地パターンと、 複数の前記接地パターンの外側の端部と複数の前記接地
   バンプの上部との位置に複数の貫通孔が個々に形成され
   て前記信号パターンと前記接地パターンとを封入するよ
   うに前記絶縁基材の上面に略一様に形成されている絶縁
   層と、 該絶縁層の上面に略一様に形成されて複数の前記貫通孔
   から複数の前記接地パターンの外側の端部と複数の前記
   接地バンプの上部とに導通している一個の導電層と、を
   具備している回路装置。
2. 【請求項２】 集積された半導体回路を具備して下面の
   外縁部に多数の信号パッドと複数の接地パッドとが配列
   されている半導体チップと、 該半導体チップが中央上方に位置して上下方向に貫通す
   る多数の信号孔が略全域に二次元状に形成されていると
   ともに複数の接地孔が外縁部に形成されている絶縁基材
   と、 該絶縁基材の多数の信号孔を個々に貫通して下方に球状
   に突出している多数の信号バンプと、 前記絶縁基材の上面の略全域に放射状に形成されて前記
   半導体チップの多数の信号パッドと前記信号孔を各々貫
   通した多数の前記信号バンプの上部とを個々に導通させ
   ている多数の信号パターンと、 該絶縁基材の複数の接地孔を個々に貫通して下方に球状
   に突出している複数の接地バンプと、 前記絶縁基材の上面に形成されて前記半導体チップの複
   数の接地パッドに内側の端部が個々に導通している複数
   の短小な接地パターンと、 複数の前記接地パターンの外側の端部と複数の前記接地
   バンプの上部との位置に複数の貫通孔が個々に形成され
   て前記信号パターンと前記接地パターンとを封入するよ
   うに前記絶縁基材の上面に略一様に形成されている絶縁
   層と、 該絶縁層の上面に接合されている金属製のスティフナ
   と、 前記絶縁層の複数の前記貫通孔に位置して複数の前記接
   地パターンの外側の端部と複数の前記接地バンプの上部
   とを前記スティフナに導通させる複数の導電体と、を具
   備している回路装置。
3. 【請求項３】 集積された半導体回路を具備して下面の
   外縁部に多数の信号パッドと複数の電源パッドとが配列
   されている半導体チップと、 該半導体チップが中央上方に位置して上下方向に貫通す
   る多数の信号孔と複数の電源孔とが略全域に二次元状に
   配列されている絶縁基材と、 該絶縁基材の多数の信号孔を個々に貫通して下方に球状
   に突出している多数の信号バンプと、 前記絶縁基材の上面の略全域に放射状に形成されて前記
   半導体チップの多数の信号パッドと前記信号孔を各々貫
   通した多数の前記信号バンプの上部とを個々に導通させ
   ている多数の信号パターンと、 該絶縁基材の複数の電源孔を個々に貫通して下方に球状
   に突出している複数の電源バンプと、 前記絶縁基材の上面に形成されて前記半導体チップの複
   数の電源パッドに内側の端部が個々に導通している複数
   の短小な電源パターンと、 複数の前記電源パターンの外側の端部と複数の前記電源
   バンプの上部との位置に複数の貫通孔が個々に形成され
   て前記信号パターンと前記電源パターンとを封入するよ
   うに前記絶縁基材の上面に略一様に形成されている絶縁
   層と、 該絶縁層の上面に略一様に形成されて複数の前記貫通孔
   から複数の前記電源パターンの外側の端部と複数の前記
   電源バンプの上部とに導通している一個の導電層と、を
   具備している回路装置。
4. 【請求項４】 集積された半導体回路を具備して下面の
   外縁部に多数の信号パッドと複数の電源パッドとが配列
   されている半導体チップと、 該半導体チップが中央上方に位置して上下方向に貫通す
   る多数の信号孔が略全域に二次元状に形成されていると
   ともに複数の電源孔が外縁部に形成されている絶縁基材
   と、 該絶縁基材の多数の信号孔を個々に貫通して下方に球状
   に突出している多数の信号バンプと、 前記絶縁基材の上面の略全域に放射状に形成されて前記
   半導体チップの多数の信号パッドと前記信号孔を各々貫
   通した多数の前記信号バンプの上部とを個々に導通させ
   ている多数の信号パターンと、 該絶縁基材の複数の電源孔を個々に貫通して下方に球状
   に突出している複数の電源バンプと、 前記絶縁基材の上面に形成されて前記半導体チップの複
   数の電源パッドに内側の端部が個々に導通している複数
   の短小な電源パターンと、 複数の前記電源パターンの外側の端部と複数の前記電源
   バンプの上部との位置に複数の貫通孔が個々に形成され
   て前記信号パターンと前記電源パターンとを封入するよ
   うに前記絶縁基材の上面に略一様に形成されている絶縁
   層と、 該絶縁層の上面に接合されている金属製のスティフナ
   と、 前記絶縁層の複数の前記貫通孔に位置して複数の前記電
   源パターンの外側の端部と複数の前記電源バンプの上部
   とを前記スティフナに導通させる複数の導電体と、を具
   備している回路装置。
5. 【請求項５】 前記半導体チップの上面に接合される金
   属製のヒートスプレッダが前記スティフナと一体に形成
   されている請求項２または４記載の回路装置。
6. 【請求項６】 前記半導体チップの上面に接合される金
   属製のヒートスプレッダが前記スティフナの上面に絶縁
   材を介して接合されており、 多数の前記信号パターンの一部が電源パターンからな
   り、 該電源パターンと前記ヒートスプレッダとが結線されて
   いる請求項２記載の回路装置。
7. 【請求項７】 前記半導体チップの上面に接合される金
   属製のヒートスプレッダが前記スティフナの上面に絶縁
   材を介して接合されており、 多数の前記信号パターンの一部が接地パターンからな
   り、 該接地パターンと前記ヒートスプレッダとが結線されて
   いる請求項４記載の回路装置。
8. 【請求項８】 集積された半導体回路を具備して下面の
   外縁部に多数の信号パッドと複数の接地パッドとが配列
   された半導体チップを形成し、 金属層が上面に積層されている絶縁基材を用意し、 該絶縁基材の上面の前記金属層をパターニングすること
   で内側の端部が前記半導体チップの信号パッドに対応し
   た中央付近に位置して外側の端部が前記絶縁基材の略全
   域に二次元状に位置する放射状の多数の信号パターンを
   形成するとともに内側の端部が前記半導体チップの接地
   パッドに対応した中央付近に位置して外側の端部が中央
   近傍に位置する複数の接地パターンを形成し、 前記絶縁基材と前記信号パターンの外側の端部とを上下
   方向に貫通する多数の信号孔を形成するとともに前記絶
   縁基材の外縁部を上下方向に貫通する複数の接地孔を形
   成し、 多数の前記信号孔を個々に貫通して前記信号パターンの
   外側の端部に個々に導通するとともに前記絶縁基材の下
   面に球状に突出する多数の信号バンプを形成するととも
   に複数の前記接地孔を個々に貫通して前記絶縁基材の下
   面に球状に突出する複数の接地バンプを形成し、 前記信号パターンと前記接地パターンとを内側の端部が
   露出する状態で封入するように前記絶縁基材の上面に絶
   縁層を略一様に形成し、 該絶縁層の複数の前記接地パターンの外側の端部と複数
   の前記接地バンプの上部との位置に複数の貫通孔を個々
   に形成し、 複数の前記貫通孔から複数の前記接地パターンの外側の
   端部と複数の前記接地バンプの上部とに導通する一個の
   導電層を前記絶縁層の上面に略一様に形成し、 前記導電層および前記絶縁層から露出している多数の前
   記信号パターンと複数の前記接地パターンとの内側の端
   部に前記半導体チップの多数の信号パッドと複数の接地
   パッドとを個々に接続するようにした回路装置の製造方
   法。
9. 【請求項９】 集積された半導体回路を具備して下面の
   外縁部に多数の信号パッドと複数の電源パッドとが配列
   された半導体チップを形成し、 金属層が上面に積層されている絶縁基材を用意し、 該絶縁基材の上面の前記金属層をパターニングすること
   で内側の端部が前記半導体チップの信号パッドに対応し
   た中央付近に位置して外側の端部が前記絶縁基材の略全
   域に二次元状に位置する放射状の多数の信号パターンを
   形成するとともに内側の端部が前記半導体チップの電源
   パッドに対応した中央付近に位置して外側の端部が中央
   近傍に位置する複数の電源パターンを形成し、 前記絶縁基材と前記信号パターンの外側の端部とを上下
   方向に貫通する多数の信号孔を形成するとともに前記絶
   縁基材の外縁部を上下方向に貫通する複数の電源孔を形
   成し、 多数の前記信号孔を個々に貫通して前記信号パターンの
   外側の端部に個々に導通するとともに前記絶縁基材の下
   面に球状に突出する多数の信号バンプを形成するととも
   に複数の前記電源孔を個々に貫通して前記絶縁基材の下
   面に球状に突出する複数の電源バンプを形成し、 前記信号パターンと前記電源パターンとを内側の端部が
   露出する状態で封入するように前記絶縁基材の上面に絶
   縁層を略一様に形成し、 該絶縁層の複数の前記電源パターンの外側の端部と複数
   の前記電源バンプの上部との位置に複数の貫通孔を個々
   に形成し、 複数の前記貫通孔から複数の前記電源パターンの外側の
   端部と複数の前記電源バンプの上部とに導通する一個の
   導電層を前記絶縁層の上面に略一様に形成し、 前記導電層および前記絶縁層から露出している多数の前
   記信号パターンと複数の前記電源パターンとの内側の端
   部に前記半導体チップの多数の信号パッドと複数の電源
   パッドとを個々に接続するようにした回路装置の製造方
   法。
10. 【請求項１０】 前記絶縁層をソルダーレジストの塗布
    により形成し、 前記導電層を導電ペーストの塗布により形成するように
    した請求項８または９記載の回路装置の製造方法。