JPH11163217A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11163217A
JPH11163217A JP10254178A JP25417898A JPH11163217A JP H11163217 A JPH11163217 A JP H11163217A JP 10254178 A JP10254178 A JP 10254178A JP 25417898 A JP25417898 A JP 25417898A JP H11163217 A JPH11163217 A JP H11163217A
Authority
JP
Japan
Prior art keywords
circuit board
bonding
semiconductor device
semiconductor chip
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10254178A
Other languages
English (en)
Inventor
Michio Horiuchi
道夫 堀内
Hideya Akata
英弥 赤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP10254178A priority Critical patent/JPH11163217A/ja
Publication of JPH11163217A publication Critical patent/JPH11163217A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 回路基板の製造コストを下げ、歩留りを上
げ、かつ電気的特性の優れた半導体装置として提供す
る。 【解決手段】 エリアアレイ状に電極端子が設けられた
半導体チップ１０が電極端子形成面を外向きにして回路
基板５の一方の面に搭載されるとともに、前記半導体チ
ップが搭載された領域を除く前記回路基板の一方の面に
エリアアレイ状にボンディングパッド２２が設けられ、
前記電極端子と前記ボンディングパッド２２とが、導体
ワイヤを電気的絶縁性を有する絶縁膜によって被覆した
ボンディングワイヤ２０を介して電気的に接続され、前
記回路基板の他方の面にエリアアレイ状に設けられた外
部接続端子１２と前記ボンディングパッド２２とが、前
記回路基板を厚さ方向に貫通して設けられた導通部１８
により電気的に接続される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は回路基板に半導体チ
ップを搭載して成る半導体装置に関する。
【０００２】
【従来の技術】半導体装置に搭載される半導体チップは
高機能化にともない電極端子数が増大していることか
ら、半導体チップの電極端子形成面にエリアアレイ状に
電極端子を形成し、フリップチップ接続によって回路基
板に半導体チップを搭載する方法が用いられるようにな
ってきた。フリップチップ接続では電極端子に形成した
バンプを回路基板のパッドに接合して、電極端子と回路
基板に設けられる外部接続端子とを電気的に接続する。
【０００３】図１２はエリアアレイ状に電極端子を形成
した半導体チップ１０を回路基板５に搭載して成る半導
体装置の従来例を示す。６が回路基板５の両面に各々形
成したビルドアップ層、７が外部端子であり、半導体チ
ップ１０はバンプ８を介してビルドアップ層６に設けた
配線パターン（不図示）に電気的に接続し、回路基板５
に設けたビアを介して外部接続端子７と電気的に接続す
る。ビルドアップ層６は半導体チップの電極端子と外部
接続端子とを電気的に接続する配線パターンを形成する
ため複数層に形成される。９は半導体チップ１０を封止
する封止樹脂である。
【０００４】
【発明が解決しようとする課題】上記半導体装置に形成
されたビルドアップ層６はエポキシやポリイミド等の電
気的絶縁材を基材として所定パターンで配線を形成する
とともに、層間で配線を電気的に接続しながら積み上げ
るようにして形成する。したがって、高密度配線には適
するものの、確実に多層形成することが困難で製造コス
トがかかること、信頼性が低く、製造歩留りが低いとい
う問題点があった。
【０００５】本発明は、上記のようなエリアアレイ状に
電極端子を形成した半導体チップを搭載した半導体装置
に関するもので、ビルドアップ層といった高密度配線に
よる配線の引き回しを不要とし、製造を容易にして、製
造コストを引き下げることができるとともに、信頼性が
高く電気的特性にも優れた半導体装置を提供することを
目的とするものである。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するため次の構成を備える。すなわち、エリアアレイ
状に電極端子が設けられた半導体チップが電極端子形成
面を外向きにして回路基板の一方の面に搭載されるとと
もに、前記半導体チップが搭載された領域を除く前記回
路基板の一方の面にエリアアレイ状にボンディングパッ
ドが設けられ、前記電極端子と前記ボンディングパッド
とが、導体ワイヤを電気的絶縁性を有する絶縁膜によっ
て被覆したボンディングワイヤを介して電気的に接続さ
れ、前記回路基板の他方の面にエリアアレイ状に設けら
れた外部接続端子と前記ボンディングパッドとが、前記
回路基板を厚さ方向に貫通して設けられた導通部により
電気的に接続されたことを特徴とする。また、前記回路
基板の一方の面側の前記導通部の露出面に前記ボンディ
ングワイヤが接続されていることを特徴とする。また、
前記ボンディングワイヤと前記電極端子とのボンディン
グ部および前記ボンディングワイヤと前記ボンディング
パッドとのボンディング部が、電気的絶縁性を有する樹
脂膜によって被覆されたことを特徴とする。また、前記
半導体チップおよび前記ボンディングワイヤを含む前記
回路基板の片面が導電性樹脂により封止されたことによ
り、半導体装置の熱放散性を向上させ、発熱量の大きな
半導体チップの搭載を可能とする。また、導電性樹脂と
ボンディングワイヤにより同軸構造を構成して半導体装
置の電気的特性を向上させることができる。また、前記
導通部の周囲に、電気的絶縁性を有する絶縁部を挟んで
導通部を包囲する形状にシールド導体部が設けられてい
ることにより、回路基板の導通部が同軸構造となり、半
導体装置の電気的特性を向上させることができる。ま
た、前記導通部が回路基板の他方の面側から外方に延在
して、外部接続用の外部ピンに形成されていることを特
徴とする。また、前記回路基板の半導体チップが搭載さ
れた領域に、前記半導体チップの熱を伝導するサーマル
ビアが設けられたことにより、半導体装置の熱放散性を
向上させることができる。
【０００７】
【発明の実施の形態】以下、本発明の好適な実施形態に
ついて添付図面と共に詳細に説明する。図１は本発明に
係る半導体装置の一実施形態の構成を示す断面図であ
る。本実施形態の半導体装置は回路基板５の一方の面に
フェイスアップで半導体チップ１０を搭載し、回路基板
５の他方の面に配置した外部接続端子１２と半導体チッ
プ１０とをボンディングワイヤ２０を介して電気的に接
続したものである。
【０００８】外部接続端子１２はエリアアレイ状に配列
され、回路基板５の半導体チップ１０の搭載面に、この
外部接続端子１２の配列と同一の配置でボンディングパ
ッド２２が配置される。ボンディングワイヤ２０は半導
体チップ１０の電極端子とボンディングパッド２２との
間を直接接続することを特徴とする。従来のワイヤボン
ディング方法では配線パターンの一端に設けたボンディ
ング部にワイヤボンディングするのに対して、本実施形
態では配線パターンを介することなく外部接続端子１２
に接続しているボンディングパッド２２に直接接続する
点が特徴である。
【０００９】図２に回路基板５、ボンディングワイヤ２
０とボンディングパッド２２との接続部分、外部接続端
子１２を拡大して示す。本実施形態の回路基板５は樹脂
板を基材としたもので、半導体チップ１０を搭載する面
にボンディングワイヤ２０がボンディングされるボンデ
ィングパッド２２を設け、外部接続端子１２を接合する
面にランド２４が設けられている。ボンディングパッド
２２およびランド２４は樹脂板の表面に形成した銅箔等
の導体層をエッチングすることによって所定配置で形成
される。
【００１０】ボンディングパッド２２とランド２４とは
ビア１８を介して電気的に接続される。本実施形態では
樹脂板にスルーホールを設け、スルーホールの内面に銅
めっき等の導体めっきを施してビア１８を形成した。ボ
ンディングパッド２２およびランド２４はスルーホール
部分には形成できないため、ビア１８と電気的に接続し
た配置でビア１８の周縁にボンディングパッド２２とラ
ンド２４を設けている。図３にボンディングパッド２２
の平面図を示す。円形に形成されたボンディングパッド
２２の周縁近傍にスルーホールが設けられてビア１８が
形成される。ボンディングワイヤ２０は平坦に形成され
たボンディングパッド２２の表面にボンディングされ
る。ソルダーレジスト等の保護膜２６は接続部分となる
ボンディングパッド２２とランド２４部分を除いて回路
基板５の表面を被覆している。ボンディングパッド２２
は約３００μｍ径、ランド２４は約５００μｍ径の円形
に露出する。
【００１１】回路基板５の一方の面と他方の面に形成す
るボンディングパッド２２とランド２４とは図２に示す
ようにビア１８を介して回路基板５の両面で１対１に配
置し、ボンディングパッド２２とランド２４との間には
ビア１８を除いて接続用の配線パターンは設けられてい
ない。したがって、前述したようにボンディングワイヤ
２２により半導体チップ１０とボンディングパッド２２
とを接続することにより、半導体チップ１０とボンディ
ングパッド２２、外部接続端子１２とは中間に引き回し
用の配線パターンを介在させることなく接続されること
になる。
【００１２】ところが、このように半導体チップ１０の
電極端子とボンディングパッド２２とをボンディングワ
イヤ２０で直接接続すると、半導体チップ１０の電極端
子とボンディングパッド２２がともに相当の密度でエリ
アアレイ状に配置されていることから、ボンディングワ
イヤ２０が互いに接触して電気的に短絡するおそれがあ
る。そのため、本発明では金ワイヤ、銅ワイヤあるいは
アルミニウムワイヤといった通常のワイヤボンディング
で使用するワイヤを、電気的な絶縁膜で被覆した被覆ワ
イヤを使用してワイヤボンディングする。
【００１３】図４に金ワイヤ２８を絶縁膜３０で被覆し
たボンディングワイヤ２０を拡大して示す。金ワイヤ２
８の径は３５μｍ程度であり、絶縁膜３０の厚さは５μ
ｍ程度である。絶縁膜３０としては、エポキシ系等の樹
脂被膜が使用できる。このように絶縁膜３０で被覆した
ボンディングワイヤ２０を使用すれば、ワイヤボンディ
ング時にボンディングワイヤ２０が接触してもボンディ
ングワイヤ２０同士の短絡を防止することができる。
【００１４】なお、導体ワイヤを絶縁膜３０で被覆した
被覆ワイヤを用いてボンディングする際には、絶縁膜３
０で被覆された導体ワイヤ（金ワイヤ２８）自体を被接
続部と接合させる必要がある。すなわち、被覆ワイヤを
使用してボンディングする際には、導体ワイヤ（金ワイ
ヤ２８）を絶縁膜３０から露出させて被接続部にボンデ
ィングする。絶縁膜３０を除去して導体ワイヤをボンデ
ィングする方法としては、たとえばエキシマレーザによ
り絶縁膜３０を除去してボンディングするといった方法
が可能である。
【００１５】このように絶縁膜３０で被覆した被覆ワイ
ヤを用いてボンディングした場合は、半導体チップ１０
の電極端子とボンディングワイヤ２０との接続部、ボン
ディングパッド２２とボンディングワイヤ２０との接続
部で導体ワイヤ（金ワイヤ２８）が露出する。したがっ
て、ワイヤボンディング後にこれらの露出部分を電気的
絶縁性を有する樹脂剤で薄くコーティングして被覆する
ようにする。図１で３２はボンディング部の露出部分を
被覆した樹脂膜である。実施形態では樹脂膜３２をコー
ティングする際に、ボンディング部とともに半導体チッ
プ１０の側面部分を合わせてコーティングし、半導体チ
ップ１０、回路基板５およびボンディングワイヤ２０を
含めた半導体装置全体を外部から封止した。樹脂膜３２
でコーティングした段階でも半導体装置製品として使用
可能である。
【００１６】図５はワイヤボンディングした後、ボンデ
ィングワイヤ２０とボンディングパッド２２とのボンデ
ィング部および半導体チップ１０の電極端子とボンディ
ングワイヤ２０とのボンディング部および半導体チップ
の側面等を樹脂膜３２によって封止し、回路基板５の下
面のランド２４に外部接続端子１２としてソルダーボー
ルを接合した状態である。１４は半導体チップ１０から
熱放散させるためのサーマルバンプである。サーマルバ
ンプ１４は回路基板５で半導体チップ１０を搭載した領
域内に設けたサーマルビア１６に接続し、半導体チップ
１０からの熱放散を促進させる。本実施形態の半導体装
置は、半導体装置製品としてこのまま実装基板へ実装し
て使用することができる。
【００１７】図１に示す実施形態は、樹脂膜３２によっ
てボンディングワイヤ２０のボンディング部を封止した
後、さらに、回路基板５の片面上で半導体チップ１０と
ボンディングワイヤ２０の全体を導電性樹脂３４によっ
て封止したものである。導電性樹脂３４を用いて封止し
ているのは、熱伝導性の良好な導電性樹脂３４を使用す
ることによって半導体チップ１０からの熱放散性を向上
させ、発熱量の大きな半導体チップ１０を容易に搭載可
能とし、導電性樹脂３４を接地電位とすることにより、
各々のボンディングワイヤ２０が同軸線路を構成しこれ
によってボンディングワイヤ２０を伝播する信号に対す
る電気的特性を向上させることができるようにするため
である。
【００１８】導電性樹脂３４を接地電位とし各々のボン
ディングワイヤ２０を同軸線路と同様に作用するよう構
成した場合は、導体ワイヤの被覆材である絶縁膜３０の
材質（誘電率）および厚さ等を調節することによって、
信号線路としてインピーダンスマッチングを図ることも
可能である。
【００１９】なお、導電性樹脂３４としては、たとえ
ば、低粘度化した銀フィラー入りエポキシペーストを使
用することができ、ポッティング法により容易に半導体
チップ１０を封止することができる。ボンディングワイ
ヤ２０は絶縁膜３０によって被覆されており、ボンディ
ングワイヤ２０と半導体チップ１０の電極端子とのボン
ディング部、ボンディングワイヤ２０とボンディングパ
ッド２２とのボンディング部はすべて電気的絶縁性を有
する樹脂膜３２によって被覆されているから、導電性樹
脂３４を用いて封止してもボンディングワイヤ２０同士
が短絡することはない。
【００２０】上述した実施形態で示した半導体装置はエ
リアアレイ状に配置した半導体チップ１０の電極端子
と、半導体チップ１０が搭載された領域を除いた回路基
板５の上面にエリアアレイ状に配列されたボンディング
パッド２２とをボンディングワイヤ２０で直接接続した
ことを特徴とするが、これにより、半導体チップ１０と
外部接続端子１２とを電気的に接続する配線長を効果的
に短縮することができる。たとえば、従来のビルドアッ
プ基板を用いた半導体装置で配線長が約５０ｍｍの例
で、その配線長を約２０ｍｍとすることができる。配線
長を短縮できるということは配線のインダクタンスを低
減させて電気的特性の向上に寄与する。
【００２１】また、本実施形態の半導体装置を回路基板
５の構成でみると、基板の一方の面にボンディングパッ
ド２２を設け他方の面にランド２４を設けた構成であっ
て、配線パターンを引き回すためのビルドアップ層を設
けたりすることがなく、回路基板５の構成がきわめて単
純化されており、したがって回路基板５の製造が容易で
低コストで生産でき、生産歩留りを向上させることがで
きる。
【００２２】図６は本発明に係る半導体装置で使用する
回路基板５の他の構成例として、セラミックを基材とし
た構成を示す。この回路基板５ではセラミック基板にビ
ア孔３６を設け、ビア孔３６に導体ぺースト３８を充填
して導通部であるビア１８としている。この実施形態で
はビア１８はタングステンぺースト等の導体ペースト３
８によって完全に充填されているから、ボンディングパ
ッド２２とランド２４とはビア１８と同一位置に形成す
ることができ、ビア１８の直上および直下位置に配置し
ている。
【００２３】この実施形態の場合もボンディングワイヤ
２０は半導体チップ１０から直接ボンディングパッド２
２に接続し、引き回し用の配線を使用することなく半導
体チップ１０と外部接続端子１２とを電気的に接続す
る。ボンディング部を樹脂膜３２によって被覆するこ
と、導電性樹脂３４を用いて樹脂封止すること等は上記
実施形態の場合と同様である。
【００２４】図７は回路基板５を金属の導体部４２と導
体部４２を電気的に絶縁して仕切る絶縁部４０とによっ
て構成した例である。４０は導体部を所定間隔の格子状
に仕切る絶縁部である。この絶縁部４０は導体部４２を
格子部分ごとに電気的に絶縁した独立部とする。回路基
板５は導体部４２と絶縁部４０によって一体の板状に形
成される。各々の導体部４２は上記各実施形態でのビア
１８に相当するものであり、ボンディングワイヤ２０を
導体部４２の一方の露出面にボンディングし、外部接続
端子１２を導体部４２の他方の露出面に接合することに
よりボンディングワイヤ２０のみによって半導体チップ
１０と外部接続端子１２とを電気的に接続する。
【００２５】本実施形態では導体部４２が導通部に相当
するものであり、導体部４２の一方の面が前述した実施
形態でのボンディングパッド２２に相当し、導体部４２
の他方の面がランド２４に相当する。このように、ボン
ディングパッド２２とランド２４とは前述したビア１８
によって電気的に導通される構成に限らず、回路基板５
を厚さ方向に電気的に接続する導通部によって電気的に
接続されていればよい。
【００２６】図７に示すように、導体部４２を格子状に
配列した回路基板５を使用する場合は導体部４２の配置
間隔をある程度小さな間隔に設定しておけば、異種の半
導体チップ１０を搭載するような場合に適当な格子位置
の導体部４２を選択することによって汎用的に使用する
ことが可能である。
【００２７】図８は半導体装置を構成する回路基板５と
して厚さ方向に貫通する導通部を設けた他の例を示す。
導通部である導体部４２の一方の露出面にボンディング
ワイヤ２０がボンディングされ、導体部４２の他方の面
に外部接続端子１２が接合された構成は図７に示す回路
基板５と同様である。本実施形態で特徴とする構成は、
導体部４２の周囲に同軸構成でシールド導体部４４を設
けた点にある。４６はこれらの導体部４２およびシール
ド導体部４４を相互に電気的に絶縁する絶縁部である。
図９は本実施形態の回路基板５で導体部４２およびシー
ルド導体部４４の平面配置を示す。導体部４２は円形に
形成され、各々の導体部４２ごと絶縁部４６を挟んで導
体部４２の外側を一周するようにシールド導体部４４が
設けられる。なお、シールド導体部４４は相互に電気的
に接続されている。
【００２８】このように導体部４２の周囲にシールド導
体部４４を形成して同軸構造とすることによって、回路
基板５の導通部による信号伝達等の電気的特性を効果的
に向上させることが可能となる。絶縁部４６の誘電率等
を調節することによってインピーダンスマッチングを図
ることもできる。また、シールド導体部４４を接地電位
とすることも有効である。図１に示す実施形態で導電性
樹脂３４を接地電位としてボンディングワイヤ２６が同
軸線路と同様に作用するよう構成したことを説明した
が、回路基板５においてもこのような同軸構造を採用す
ることによって、半導体装置全体の電気的特性を良好に
することができる。
【００２９】図１０は回路基板５にシールド導体部４４
を設ける他の実施形態を示す。この実施形態では、格子
状にシールド導体部４４を配置し、各々の格子の領域内
に楕円状の導体部４２を配置している。このように、導
体部４２を囲む配置として同軸構成とし、これによって
電気的特性を向上させることもできる。
【００３０】図１１は外部ピン４８を立設した回路基板
５を用いて半導体装置を構成する実施形態である。外部
ピン４８が回路基板５を厚さ方向に貫通して装着され、
外部ピン４８の上端面にボンディングワイヤ２０がボン
ディングされている。この場合は、外部ピン４８が回路
基板を厚さ方向に導通する導通部として構成され、導通
部の上端面が前述した実施形態でのボンディングパッド
２２に相当し、導通部が基板面の外方まで延出して外部
接続端子を構成している。
【００３１】
【発明の効果】本発明に係る半導体装置によれば、上述
したように、エリアアレイ状に配置された半導体チップ
と回路基板のボンディングパッドとを絶縁膜で被覆した
ボンディングワイヤを用いて接続したことにより、回路
基板の構成を簡素にすることができ、回路基板の製作を
容易にして歩留りを上げることができる。また、半導体
装置を構成するに必要な配線長を短縮でき、電気的特性
のすぐれた半導体装置として提供することができる。ま
た、半導体チップおよびボンディングワイヤを導電性樹
脂で封止することにより放熱性の優れた半導体装置とし
て提供でき、高速信号等に対する電気的特性の優れた半
導体装置として提供することができる。また、回路基板
の導通部の周囲にシールド導体部を設けた同軸構造と
し、半導体チップおよびボンディングワイヤを含む回路
基板の片面を導電性樹脂により封止したことにより、半
導体チップの電極端子と外部接続端子を電気的に接続す
る配線の全長にわたって同軸構造となり、半導体装置全
体としての電気的特性を向上させることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一実施形態を示す断
面図である。
【図２】回路基板の構成とボンディングワイヤのボンデ
ィング部を拡大して示す断面図である。
【図３】ボンディングパッドの平面図である。
【図４】ボンディングワイヤの拡大図である。
【図５】半導体装置の他の実施形態の構成を示す断面図
である。
【図６】回路基板の他の構成を示す断面図である。
【図７】回路基板の他の構成を示す断面図である。
【図８】回路基板の他の構成を示す断面図である。
【図９】回路基板の導体部とシールド導体部の配置を示
す平面図である。
【図１０】回路基板の導体部とシールド導体部の他の配
置を示す平面図である。
【図１１】回路基板の他の構成を示す断面図である。
【図１２】回路基板に半導体チップを搭載した半導体装
置の従来例の構成を示す断面図である。
【符号の説明】 ５ 回路基板 １０ 半導体チップ １２ 外部接続端子 １４ サーマルバンプ １６ サーマルビア １８ ビア ２０ ボンディングワイヤ ２２ ボンディングパッド ２４ ランド ２６ 保護膜 ２８ 金ワイヤ ３０ 絶縁膜 ３２ 樹脂膜 ３４ 導電性樹脂 ４０ 絶縁部 ４２ 導体部 ４４ シールド導体部 ４６ 絶縁部 ４８ 外部ピン

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 エリアアレイ状に電極端子が設けられた
    半導体チップが電極端子形成面を外向きにして回路基板
    の一方の面に搭載されるとともに、前記半導体チップが
    搭載された領域を除く前記回路基板の一方の面にエリア
    アレイ状にボンディングパッドが設けられ、 前記電極端子と前記ボンディングパッドとが、導体ワイ
    ヤを電気的絶縁性を有する絶縁膜によって被覆したボン
    ディングワイヤを介して電気的に接続され、 前記回路基板の他方の面にエリアアレイ状に設けられた
    外部接続端子と前記ボンディングパッドとが、前記回路
    基板を厚さ方向に貫通して設けられた導通部により電気
    的に接続されたことを特徴とする半導体装置。
  2. 【請求項２】 前記回路基板の一方の面側の前記導通部
    の露出面に前記ボンディングワイヤが接続されているこ
    とを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記ボンディングワイヤと前記電極端子
    とのボンディング部および前記ボンディングワイヤと前
    記ボンディングパッドとのボンディング部が、電気的絶
    縁性を有する樹脂膜によって被覆されたことを特徴とす
    る請求項１または２記載の半導体装置。
  4. 【請求項４】 前記半導体チップおよび前記ボンディン
    グワイヤを含む前記回路基板の片面が導電性樹脂により
    封止されたことを特徴とする請求項３記載の半導体装
    置。
  5. 【請求項５】 前記導通部の周囲に、電気的絶縁性を有
    する絶縁部を挟んで導通部を包囲する形状にシールド導
    体部が設けられていることを特徴とする請求項２、３ま
    たは４記載の半導体装置。
  6. 【請求項６】 前記導通部が回路基板の他方の面側から
    外方に延在して、外部接続用の外部ピンに形成されてい
    ることを特徴とする請求項２記載の半導体装置。
  7. 【請求項７】 前記回路基板の半導体チップが搭載され
    た領域に、前記半導体チップの熱を伝導するサーマルビ
    アが設けられたことを特徴とする請求項１、２、３、
    ４、５または６記載の半導体装置。
JP10254178A 1997-09-08 1998-09-08 半導体装置 Pending JPH11163217A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10254178A JPH11163217A (ja) 1997-09-08 1998-09-08 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP24229597 1997-09-08
JP9-242295 1997-09-08
JP10254178A JPH11163217A (ja) 1997-09-08 1998-09-08 半導体装置

Publications (1)

Publication Number Publication Date
JPH11163217A true JPH11163217A (ja) 1999-06-18

Family

ID=26535704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10254178A Pending JPH11163217A (ja) 1997-09-08 1998-09-08 半導体装置

Country Status (1)

Country Link
JP (1) JPH11163217A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118204A (ja) * 1999-11-17 2002-04-19 Sumitomo Bakelite Co Ltd 半導体装置、並びに半導体搭載用基板及びその製造方法
JP2003533048A (ja) * 2000-05-11 2003-11-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体装置および半導体装置の製造方法
JP2007088453A (ja) * 2005-09-23 2007-04-05 Freescale Semiconductor Inc スタックダイパッケージを製造する方法
JP2008010729A (ja) * 2006-06-30 2008-01-17 Hitachi Aic Inc 実装基板
KR100801197B1 (ko) 2005-09-14 2008-02-11 실리콘 인티그레이티드 시스템 주식회사 패키징 구조 및 패키징 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118204A (ja) * 1999-11-17 2002-04-19 Sumitomo Bakelite Co Ltd 半導体装置、並びに半導体搭載用基板及びその製造方法
JP2003533048A (ja) * 2000-05-11 2003-11-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体装置および半導体装置の製造方法
KR100801197B1 (ko) 2005-09-14 2008-02-11 실리콘 인티그레이티드 시스템 주식회사 패키징 구조 및 패키징 방법
JP2007088453A (ja) * 2005-09-23 2007-04-05 Freescale Semiconductor Inc スタックダイパッケージを製造する方法
JP2008010729A (ja) * 2006-06-30 2008-01-17 Hitachi Aic Inc 実装基板

Similar Documents

Publication Publication Date Title
KR100309957B1 (ko) 반도체장치
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
US6037665A (en) Mounting assembly of integrated circuit device and method for production thereof
JP2679681B2 (ja) 半導体装置、半導体装置用パッケージ及びその製造方法
US6184133B1 (en) Method of forming an assembly board with insulator filled through holes
US8729680B2 (en) Semiconductor device
JP2917868B2 (ja) 半導体装置およびその製造方法
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
JP3214470B2 (ja) マルチチップモジュール及びその製造方法
JP2001319992A (ja) 配線基板、半導体装置及びそれらの製造方法
US11784129B2 (en) Semiconductor package and method of fabricating the same
JP2008172267A (ja) 集積回路パッケージの製造方法および集積回路パッケージ
KR100675030B1 (ko) 집적 회로 패키지
JPH11163217A (ja) 半導体装置
JP3912445B2 (ja) 半導体装置
JP2803656B2 (ja) 半導体装置
JPH09326450A (ja) 半導体装置およびその製造方法
JP2001102517A (ja) 回路装置
KR20040037561A (ko) 반도체패키지
JPH10112472A (ja) 半導体装置及びその製造方法
JPH09266266A (ja) 半導体装置およびその製造方法並びに半導体装置のキャップ
JP2004153179A (ja) 半導体装置および電子装置
JP2765632B2 (ja) 半導体装置用パッケージ
JP3147165B2 (ja) 回路装置、その製造方法
JP3959697B2 (ja) 半導体装置及び半導体装置の製造方法並びに配線基板