JP3959697B2 - 半導体装置及び半導体装置の製造方法並びに配線基板 - Google Patents
半導体装置及び半導体装置の製造方法並びに配線基板 Download PDFInfo
- Publication number
- JP3959697B2 JP3959697B2 JP1650997A JP1650997A JP3959697B2 JP 3959697 B2 JP3959697 B2 JP 3959697B2 JP 1650997 A JP1650997 A JP 1650997A JP 1650997 A JP1650997 A JP 1650997A JP 3959697 B2 JP3959697 B2 JP 3959697B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- back surface
- wiring board
- die pad
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【目次】
以下の順序で本発明を説明する。
【０００２】
発明の属する技術分野
従来の技術（図９及び図１０）
発明が解決しようとする課題（図１１〜図１３）
課題を解決するための手段（図１〜図８）
発明の実施の形態
（１）実施例
（１−１）ＢＧＡパツケージの構成（図１）
（１−２）ＢＧＡパツケージの製造手順（図２（Ａ）〜図６（Ｂ））
（１−３）実施例の動作
（１−４）実施例の効果
（２）他の実施例（図７及び図８）
発明の効果
【０００３】
【発明の属する技術分野】
本発明は半導体装置及び半導体装置の製造方法並びに配線基板に関し、例えばボールグリツトアレイ（Ball Grid Array ）パツケージ（以下、これをＢＧＡパツケージと呼ぶ）及びその製造方法に適用して好適なものである。
【０００４】
【従来の技術】
従来、この種のＢＧＡパツケージにおいては、例えば図９及び図１０に示すように構成されている。
【０００５】
すなわち図９及び図１０に示すように、ＢＧＡパツケージ１においては、多層配線基板２の一面２Ａ上に、ベアチツプ３がその回路面３Ａと対向する裏面３Ｂを当該一面２Ａの中央部に形成された導電性金属箔でなるダイパツド４に銀ペースト等でなる導電性接着剤５を介して接合されて配置され、かつ当該ベアチツプ３が封止樹脂６によつて回路面３Ａを覆うように封止されている。
【０００６】
ここでまず多層配線基板２は、絶縁基板内部に複数の導電性金属箔からなるグランド層７と、複数の導電性金属箔からなる電源層８とがそれぞれ絶縁されて設けられ、一面２Ａのダイパツド４の周囲に所定パターンで導電性金属箔でなる複数のランド９及びそれぞれ対応するランド９と導通接続された配線ライン１０とが形成されていると共に、他面２Ｂにそれぞれ対応する配線ライン１０、グランド層７及び又は電源層８とビア１１を介して導通接続された複数の外部接続用のランド（以下、これを外部接続用ランドと呼ぶ）１２が格子状に形成されている。因みに多層配線基板２は、一面２Ａ上に各ランドを露出させ、かつ配線ライン１０上を覆うようにソルダレジストからなる絶縁層１３が設けられ、当該配線ライン１０を電気的に保護し得ると共に、他面２Ｂの各外部接続用ランド１２間にもそれぞれソルダレジストからなる絶縁層１４が設けられて各外部接続用ランド１２間を絶縁するようになされている。
【０００７】
一方ベアチツプ３の回路面３Ａには、最外周に沿つて複数のパツド１５が所定ピツチで設けられており、各パツド１５は、それぞれ多層配線基板２の一面２Ａの対応するランド９と金等の導電性金属でなるワイヤ１６を介して導通接続されている。
【０００８】
この場合ＢＧＡパツケージ１では、多層配線基板２の他面２Ｂの各外部接続用ランド１２上にそれぞれ球状に形成された導電性金属でなる電極（以下、これを球状電極と呼ぶ）１７が設けられており、これによりＢＧＡパツケージ１は、各球状電極１７がそれぞれマザーボード（図示せず）の対応する電極に接合されて当該マザーボードに実装されると共に、この状態においてベアチツプ３が各球状電極１７と、多層配線基板２とを介してマザーボードから信号を入力し、又はマザーボードに信号を出力し得るようになされている。
【０００９】
【発明が解決しようとする課題】
ところで、一般に多層配線基板２においては、ベアチツプ３が動作するとき、配線ライン１０の有する特性インピーダンス値が当該配線ライン１０とグランド層７又は電源層８との距離によつて決定される。このため例えば配線ライン１０の所定部分と、グランド層７又は電源層８とが比較的近づいて位置すると、当該配線ライン１０の所定部分の特性インピーダンス値がこの配線ライン１０の他の部分の特性インピーダンス値に比べて急激に低下して配線ライン１０によつて所定方向に伝搬される信号が当該所定部分において逆方向に伝搬される、いわゆる反射ノイズが発生することが知られている。
【００１０】
すなわち図１１（Ａ）及び（Ｂ）に示すように、例えば絶縁材１８中に形成された配線ライン１０の所定部分は、グランド層７（又は電源層８）から比較的遠い所定距離Ｘだけ離れて位置したときよりも、当該グランド層７（又は電源層８）に比較的近い所定距離Ｙを介して位置したときに特性インピーダンス値が急激に低下して反射ノイズが発生し（図１１（Ａ））、また当該配線ライン１０の所定部分がグランド層７と、電源層８とに挟まれて位置すると反射ノイズが発生する（図１１（Ｂ））場合がある。
【００１１】
ところで図１２に示すように、従来、ＢＧＡパツケージ１においては、多層配線基板２の一面２Ａにベアチツプ３の回路面３Ａの大きさよりも僅かに大きいダイパツド４が形成されていると共に、当該ダイパツド４の周囲に配線ライン１０が形成されている。
【００１２】
ところが、近年、ＢＧＡパツケージ１では、ベアチツプ３の回路の集積率が向上してパツド１５の数が増加することにより当該ベアチツプ３が大型化する傾向にある。このため多層配線基板２は、ベアチツプ３の大型化に伴つて一面２Ａに形成されるランド９の数が増加して各ランド９が狭ピツチに形成されると共に、当該ランド９に導通接続される配線ライン１０も狭ピツチに形成される傾向にある。従つて図１３に示すように、このようなＢＧＡパツケージ１では、多層配線基板２の一面２Ａにベアチツプ３の回路面３Ａの大きさよりも比較的小さいダイパツド４が形成されると共に、配線ライン１０の所定部分が当該ベアチツプ３の裏面３Ｂと対向するように形成される。
【００１３】
ところがＢＧＡパツケージ１では、多層配線基板２においてマザーボードのグランドと接地接続されるグランド層７が対応するビア１１及び配線ライン１０を介してダイパツド４に導通接続されており、ベアチツプ３の裏面３Ｂが導電性接着剤５を介してダイパツド４に接地接続されている。従つてＢＧＡパツケージ１では、ベアチツプ３の裏面３Ｂと対向する配線ライン１０の所定部分が当該裏面３Ｂと比較的近づいて位置してこの所定部分の有する特性インピーダンス値が大幅に減少し（配線ライン１０の他の部分に比べて半分程度となることがある）、当該配線ライン１０に反射ノイズが発生する場合がある。この場合ＢＧＡパツケージ１では、ベアチツプ３が誤動作して当該ＢＧＡパツケージ１の電気特性が大幅に低下する問題があつた。
【００１４】
本発明は以上の点を考慮してなされたもので、電気特性を容易に向上し得る半導体装置及び半導体装置の製造方法並びに配線基板を提案しようとするものである。
【００１５】
【課題を解決するための手段】
かかる課題を解決するため第１の発明においては、半導体装置において、ベアチツプの裏面と配線基板の一面との間に、ベアチツプの裏面よりも小さい接続面を当該裏面に導通接続することによりベアチツプの裏面を接地接続するダイパツドを設け、配線基板の一面にダイパツドの接続面を避けて、ベアチツプの裏面と対向する対向領域から当該対向領域を外れた位置まで連続して配線ラインを形成すると共に、当該配線基板の一面上にダイパツドの接続面を露出させ、かつ配線ラインを覆うように第１の絶縁層を設け、さらにベアチツプの裏面と対向領域の第１の絶縁層との間に第２の絶縁層を設けるようにした。
【００１６】
また第２の発明においては、半導体装置の製造方法において、ベアチツプを実装するときに裏面を対向させる配線基板の一面の対向領域に、ベアチツプの裏面よりも小さい接続面を有し、接地接続されたダイパツドを形成すると共に、配線基板の一面にダイパツドの接続面を避けて、対向領域から当該対向領域を外れた位置まで連続して配線ラインを形成する第１の工程と、配線基板の一面上にダイパツドの接続面を露出させ、かつ配線ラインを覆うように第１の絶縁層を形成すると共に、対向領域の第１の絶縁層上に第２の絶縁層を形成する第２の工程と、ベアチツプを第２の絶縁層に載上し裏面をダイパツドの接続面に導通接続して配線基板の一面上に実装する第３の工程とを設けるようにした。
【００１７】
さらに第３の発明においては、配線基板において、一面とベアチツプの裏面との間に、ベアチツプの裏面よりも小さい接続面を当該裏面に導通接続することによりベアチツプの裏面を接地接続するダイパツドを設け、配線基板の一面にダイパツドの接続面を避けて、ベアチツプの裏面と対向する対向領域から当該対向領域を外れた位置まで連続して配線ラインを形成すると共に、当該配線基板の一面上にダイパツドの接続面を露出させ、かつ配線ラインを覆うように第１の絶縁層を設け、さらにベアチツプの裏面と対向領域の第１の絶縁層との間に第２の絶縁層を設けるようにした。
【００１８】
従つて第１の発明では、半導体装置において、ベアチツプの裏面と配線基板の一面との間に、ベアチツプの裏面よりも小さい接続面を当該裏面に導通接続することによりベアチツプの裏面を接地接続するダイパツドを設け、配線基板の一面にダイパツドの接続面を避けて、ベアチツプの裏面と対向する対向領域から当該対向領域を外れた位置まで連続して配線ラインを形成すると共に、当該配線基板の一面上にダイパツドの接続面を露出させ、かつ配線ラインを覆うように第１の絶縁層を設け、さらにベアチツプの裏面と対向領域の第１の絶縁層との間に第２の絶縁層を設けるようにしたことにより、ベアチツプが動作したとき、ベアチツプの裏面の対向領域に位置する配線ラインの第１の部位がベアチツプの裏面に近づくことに起因して特性インピーダンス値が急激に低下することを防止し、反射ノイズの発生を防止することができる。
【００１９】
また第２の発明では、半導体装置の製造方法において、ベアチツプを実装するときに裏面を対向させる配線基板の一面の対向領域に、ベアチツプの裏面よりも小さい接続面を有し、接地接続されたダイパツドを形成すると共に、配線基板の一面にダイパツドの接続面を避けて、対向領域から当該対向領域を外れた位置まで連続して配線ラインを形成し、次いで配線基板の一面上にダイパツドの接続面を露出させ、かつ配線ラインを覆うように第１の絶縁層を形成すると共に、対向領域の第１の絶縁層上に第２の絶縁層を形成し、続いてベアチツプを、第２の絶縁層に載上し裏面をダイパツドの接続面に導通接続して配線基板の一面上に実装するようにしたことにより、配線ラインにおける反射ノイズの発生を防止し得る半導体装置を従来の半導体装置を製造する製造手順とほぼ同じ製造手順で容易に製造することができる。
【００２０】
さらに第３の発明では、配線基板において、一面とベアチツプの裏面との間に、ベアチツプの裏面よりも小さい接続面を当該裏面に導通接続することによりベアチツプの裏面を接地接続するダイパツドを設け、配線基板の一面にダイパツドの接続面を避けて、ベアチツプの裏面と対向する対向領域から当該対向領域を外れた位置まで連続して配線ラインを形成すると共に、当該配線基板の一面上にダイパツドの接続面を露出させ、かつ配線ラインを覆うように第１の絶縁層を設け、さらにベアチツプの裏面と対向領域の第１の絶縁層との間に第２の絶縁層を設けるようにしたことにより、当該配線基板において、ベアチツプが動作したとき、ベアチツプの裏面の対向領域に位置する配線ラインの第１の部位がベアチツプの裏面に近づくことに起因して特性インピーダンス値が急激に低下することを防止し、反射ノイズの発生を防止することができる。
【００２１】
【発明の実施の形態】
以下図面について、本発明の一実施例を詳述する。
【００２２】
（１）実施例
（１−１）ＢＧＡパツケージの構成
図１において、２０は全体として本発明が適用されたＢＧＡパツケージを示し、多層配線基板２１の一面２１Ａ上に、ベアチツプ２２が回路面２２Ａと対向する裏面２２Ｂを当該多層配線基板２１の一面２１Ａ中央部に形成された導電性金属箔でなるダイパツド２３に銀ペースト等でなる導電性接着剤２４を介して接合させて配置され、かつ当該ベアチツプ２２が封止樹脂２５によつて回路面２２Ａを覆われて封止されている。
【００２３】
ここでまず多層配線基板２１は、絶縁基板内部に複数の導電性金属箔からなるグランド層２６と、複数の導電性金属箔からなる電源層２７とがそれぞれ絶縁されて設けられた４層構造でなり、一面２１Ａのダイパツド２３の周囲に所定パターンで導電性金属箔でなる複数のランド２８と、それぞれ対応するランド２８及びダイパツド２と導通接続された配線ライン２９とが形成され、他面２１Ｂに、それぞれ対応する配線ライン２９、グランド層２６及び又は電源層２７とビア３０を介して導通接続された複数の外部接続用ランド３１が格子状に形成されている。
【００２４】
因みにダイパツド２３は、対応する配線ライン２９と、ビア３０とを順次介してグランド層２６に導通接続されており、かくしてベアチツプ２２の裏面２２Ｂは導電性接着剤２４を介してダイパツド２３に接地接続される。また多層配線基板２１の一面２１Ａ上には、各ランド２８と、ダイパツド２３とを露出させ、かつ配線ライン２９を覆うようにソルダレジストからなる第１の絶縁層３２が設けられ、これにより配線ライン２９を水分による劣化等から保護し得るようになされている。
【００２５】
この場合多層配線基板２１では、ダイパツド２３がベアチツプ２２の回路面２２Ａの大きさよりも小さくなるように一面２１Ａに形成されており、当該一面２１Ａに配線ライン２９がその所定部位（以下、これを第１の部位と呼ぶ）を当該ベアチツプ２２の裏面２２Ｂに対向させて形成されている。
【００２６】
このため多層配線基板２１では、一面２１Ａに被膜形成された第１の絶縁層３２上のベアチツプ２２の裏面２２Ｂと対向する対向領域（以下、これを単に対向領域と呼ぶ）に、所定の厚みを有し、かつダイパツド２３を露出させるようにソルダレジストからなる第２の絶縁層３３が設けられており、配線ライン２９の第１の部位と、ベアチツプ２２の裏面２２Ｂとを所定距離だけ離すようになされている。
【００２７】
因みに第２の絶縁層３３の厚みは、ベアチツプ２２が動作したときに、多層配線基板２１の一面２１Ａに形成された配線ライン２９の対向領域に位置する第１の部位と、当該配線ライン２９の対向領域から外れて位置する部位（以下、これを第２の部位と呼ぶ）とがそれぞれ有する特性インピーダンス値がほぼ同等となるように、例えば第１の絶縁層３２の厚みのほぼ４倍の 200〔μｍ〕程度に選定されている。これによりこのＢＧＡパツケージ２０では、ベアチツプ２２が動作したときに、配線ライン２９の第２の部位における反射ノイズの発生を防止し得るようになされている。
【００２８】
一方ベアチツプ２２は、回路面２２Ａの最外周に沿つて所定ピツチに複数設けられたパツド３４がそれぞれ多層配線基板２１の一面２１Ａの対応するランド２９と金等の導電性金属でなるワイヤ３５を介して導通接続され、これにより多層配線基板２１の一面２１Ａ上に実装されている。
【００２９】
ここで多層配線基板２１の他面２１Ｂには、各外部接続用ランド３１間にソルダレジスト３６が塗布され、これにより各外部接続用ランド３１間を絶縁すると共に、各外部接続用ランド３１上にそれぞれはんだ等の導電性金属でなる球状電極３７が設けられている。これによりＢＧＡパツケージ２０は、各球状電極３７がそれぞれマザーボード（図示せず）の対応する電極に接合されて当該マザーボードに実装されると共に、この状態においてベアチツプ２２が各球状電極３７と、多層配線基板２１とを介してマザーボードから信号を入力し、又は信号を出力し得るようになされている。
【００３０】
（１−２）ＢＧＡパツケージの製造手順
ここで実際上ＢＧＡパツケージ２０は、図２（Ａ）〜図６（Ｂ）に示す以下の手順により製造することができる。
【００３１】
すなわちまず図２（Ａ）に示すように、例えば 200〔μｍ〕程度の厚さを有する所定の絶縁基板４０の両面に、それぞれ例えば35〔μｍ〕程度の膜厚を有する所定の導電性金属箔４１及び４２が張り合わせられてなる両面基板４３を用意する。
【００３２】
この後図２（Ｂ）に示すように、両面基板４３の一面４３Ａの導電性金属箔４１及び他面４３Ｂの導電性金属箔４２をそれぞれエツチング法等の手法によつてパターニングすることにより、当該両面基板４３の一面４３Ａに複数（又は単数）の導電性金属箔４１からなるグランド層２６を形成すると共に、両面基板４３の他面４３Ｂに複数（又は単数）の導電性金属箔４２からなる電源層２７を形成する。なおグランド層２６及び電源層２７は、それぞれ複数の導電性金属箔４１及び４２からなる場合、各導電性金属箔４１及び４２同士の短絡を防止するように所定間隔を介して形成される。
【００３３】
次いで図２（Ｃ）に示すように、両面基板４３のグランド層２６上に例えば 100〔μｍ〕程度の厚さを有し、かつ例えば 4.0程度の比誘電率を有する第１のプリプレグ（ボンデイングシート）４５と、例えば12〔μｍ〕程度の厚みを有する所定の導電性金属箔４６とを順次積層配置して熱圧着すると共に、電源層２７上にも同様に例えば 100〔μｍ〕程度の厚さを有し、かつ例えば 4.0程度の比誘電率を有する第２のプリプレグ（ボンデイングシート）４７と、例えば12〔μｍ〕程度の厚みを有する所定の導電性金属箔４８とを順次積層配置して熱圧着する。かくして多層配線基板２１の基となる４層板４９を形成する。
【００３４】
続いて図３（Ａ）に示すように、ドリル等を用いて４層板４９の一面の複数の所定位置にそれぞれ当該一面から他面に亘つてビアホールを穿設し、この後複数のビアホールの内周面及び開口部分以外をレジストで覆い、この状態においてメツキ法等の手法により各ビアホールの内周面及び開口部分に導電性金属を被膜形成して複数のビア３０を形成する。これにより各ビア３０をそれぞれ対応するグランド層２６又は電源層２７に導通接続する。因みに各ビアホールの内周面及び開口部分以外に塗布されたレジストは、メツキ終了後の洗浄により剥離される。
【００３５】
次いで図３（Ｂ）に示すように、４層板４９の第１のプリプレグ４５上の導電性金属箔４６をエツチング法等の手法によつてパターニングすることにより、当該第１のプリプレグ４５上の中央部に当該導電性金属箔４６からなるダイパツド２３を形成すると共に、当該ダイパツド２３の周囲に所定パターンで導電性金属箔４６からなる複数のランド２８と、それぞれ対応するランド２８及びそれぞれ対応するビア３０と導通接続された例えば 120〔μｍ〕程度のライン幅を有する配線ライン２９とを形成する。これに加えて４層板４９の第２のプリプレグ４７上の導電性金属箔４８をエツチング法等の手法によつてパターニングすることにより、当該第２のプリプレグ４７上に対応するビア３０と導通接続された当該導電性金属箔４８からなる複数の外部接続用ランド３１を格子状に形成する。
【００３６】
続いて図３（Ｃ）に示すように、第１のプリプレグ４５上に、ダイパツド２３及び各ランド２８を露出させ、かつ配線ライン２９を覆うように、例えば 4.0程度の比誘電率を有するソルダレジストを例えば50〔μｍ〕程度の厚みを有するように塗布して第１の絶縁層３２を形成し、これにより４層構造でなる多層配線基板２１を作製することができる。
【００３７】
次いで図４（Ａ）に示すように、多層配線基板２１の一面２１Ａ（第１のプリプレグ４５上）に形成された第１の絶縁層３２上の対向領域に、ダイパツド２３を露出させ、かつ第１の絶縁層３２のほぼ４倍でなる 200〔μｍ〕程度の厚みを有するように例えば 4.0程度の比誘電率を有するソルダレジストを塗布して第２の絶縁層３３を形成する。
【００３８】
続いて図４（Ｂ）に示すように、ダイパツド２３上に銀ペースト等でなる導電性接着剤２４を当該ダイパツド２３の周囲の第２の絶縁層３３とほぼ同じ高さとなるように塗布する。
【００３９】
この後図４（Ｃ）に示すように、ダイパツド２３の上面と、ベアチツプ２２の裏面２２Ｂとを対向させた状態で、当該ベアチツプ２２を第２の絶縁層３３上に載上し、この後当該導電性接着剤２４を例えば 175〔℃〕程度の温度で90分程度の間加熱して硬化させることにより、当該ダイパツド２３と、ベアチツプ２２の裏面２２Ｂとを当該導電性接着剤２４を介して接合する。
【００４０】
次いで図５（Ａ）に示すように、ワイヤボンデイング法の手法によりベアチツプ２２の回路面２２Ａの各パツド３４と、それぞれ多層配線基板２１の一面２１Ａの対応するランド２８とを金等の導電性金属でなるワイヤ３５を介して接続する。これにより多層配線基板２１の一面２１上に、ベアチツプ２２をその裏面２２Ｂと当該一面２１Ａとを対向させて実装することができる。
【００４１】
続いて図５（Ｂ）に示すように、多層配線基板２１の一面２１Ａにベアチツプ２２の回路面２２Ａ及び各ワイヤ３５を覆うように 4.0程度の比誘電率を有する絶縁性の封止樹脂２５を塗布し、この後当該封止樹脂２５を所定温度で加熱して硬化させることにより、当該封止樹脂２５により多層配線基板２１の一面２１Ａにベアチツプ２２を封止する。
【００４２】
次いで図６（Ａ）に示すように、多層配線基板２１の他面２１Ｂ（第２のプリプレグ４７上）の各外部接続用ランド３１間にソルダレジスト３６を塗布すると共に、各外部接続用ランド３１上にそれぞれソルダペースト５１を塗布する。
【００４３】
続いて図６（Ｂ）に示すように、各外部接続用ランド３１上にそれぞれ塗布したソルダペースト５１を例えば 200〔℃〕程度で加熱することにより、各ソルダペースト５１がそれぞれ溶融して球状にまとまり、これにより各外部接続用ランド３１上にそれぞれ球状電極３７を形成する。かくして上述した製造手順によりＢＧＡパツケージ２０を製造することができる。
【００４４】
（１−３）実施例の動作
以上の構成において、ＢＧＡパツケージ２０においては、両面基板４３の一面４３Ａに複数（又は単数）のグランド層２６を形成すると共に、当該両面基板４３の他面４３Ｂに複数（又は単数）の電源層２７を形成し（図２（Ａ）及び（Ｂ））、この後両面基板４３のグランド層２６上に第１のプリプレグ４５と、導電性金属箔４６とを順次積層形成すると共に、電源層２７上に第２のプリプレグ４７と、導電性金属箔４８とを順次積層形成して４層板４９を形成する（図２（Ｃ））。
【００４５】
次いで４層板４９にそれぞれ対応するグランド層２６又は電源層２７に導通接続させた複数のビア３０を形成し、当該４層板４９の第１のプリプレグ４５上にダイパツド２３と、複数のランド２８と、それぞれ対応するランド２８及びそれぞれ対応するビア３０と導通接続された配線ライン２９とを形成すると共に、第２のプリプレグ４７上に対応するビア３０と導通接続した複数の外部接続用ランド３１を格子状に形成し（図３（Ａ）及び（Ｂ））、この後第１のプリプレグ４５上に、ダイパツド２３及び各ランド２８を露出させ、かつ配線ライン２９を覆うように第１の絶縁層３２を形成して多層配線基板２１を作製する（図３（Ｃ））。
【００４６】
次いで第１の絶縁層３２上の対向領域に、ダイパツド２３を露出させ、かつ第１の絶縁層３２のほぼ４倍の厚みを有する第２の絶縁層３３を形成し（図４（Ａ））、この後ダイパツド２３上に導電性接着剤２４を塗布するようにして当該ダイパツド２３と、ベアチツプ２２の裏面２２Ｂとを導電性接着剤２４を介して接合する（図４（Ｂ）及び（Ｃ））。
【００４７】
次いでベアチツプ２２の回路面２２Ａの各パツド３４と、それぞれ多層配線基板２１の一面２１Ａの対応するランド２８とをワイヤ３５を介して導通接続して多層配線基板２１の一面２１上にベアチツプ２２を実装し（図５（Ａ））、封止樹脂２５により多層配線基板２１の一面２１Ａにベアチツプ２２を封止する（図５（Ｂ））。続いて多層配線基板２１の他面２１Ｂに各外部接続用ランド３１間にソルダレジスト３６を塗布すると共に、各外部接続用ランド３１上にそれぞれソルダペースト５１を塗布して各外部接続用ランド３１上にそれぞれ球状電極３７を形成する（図６（Ａ）及び（Ｂ））。かくしてＢＧＡパツケージ２０を製造することができる。
【００４８】
従つてこのようなＢＧＡパツケージ２０の製造方法では、多層配線基板２１の一面２１Ａに形成した第１の絶縁層３２上の対向領域に、ダイパツド２３を露出させて第２の絶縁層３３を第１の絶縁層３２のほぼ４倍の厚みを有するように形成し、当該第２の絶縁層３３上にベアチツプ２２をその裏面２２Ｂとダイパツド２３とを対向させて載上した状態で、当該ダイパツド２３と、ベアチツプ２２とを導電性接着剤２４を介して接合するようにしたことにより、ベアチツプ２２の裏面２２Ｂの対向領域に位置する配線ライン２９の第１の部位とを当該裏面２２Ｂから所定距離だけ離して位置させて、製造されたＢＧＡパツケージ２０のベアチツプ２２が動作したときに、配線ライン２９の第１の部位と、第２の部位とがそれぞれ有する特性インピーダンス値をほぼ同等にすることができ、かくして当該配線ライン２９における反射ノイズの発生を防止することができる。
【００４９】
またこのように第１の絶縁層３２上の対向領域に第２の絶縁層３３を形成するだけで、製造されたＢＧＡパツケージ２０のベアチツプ２２が動作するときに、配線ライン２９の第１の部位と、第２の部位とがそれぞれ有する特性インピーダンス値をほぼ同等にすることができることにより、配線ライン２９における反射ノイズの発生を防止し得るＢＧＡパツケージ２０を従来のＢＧＡパツケージを製造する製造手順とほぼ同じ製造手順で容易に製造することができる。
【００５０】
さらにこのような製造手順によつて製造されたＢＧＡパツケージ２０では、ベアチツプ２２の裏面２２Ｂと、対向領域に位置する配線ライン２９の第１の部位とが所定距離だけ離れることにより、ベアチツプ２２が動作したときに、配線ライン２９の第１の部位が有する特性インピーダンス値が例えば52〔Ω〕程度となると共に、第２の部位が有する特性インピーダンス値が当該第１の部位とほぼ同等の例えば53〔Ω〕程度となり、かくして配線ライン２９の第２の部位における特性インピーダンス値の急激な低下を防止して反射ノイズの発生を防止することができる。
【００５１】
（１−４）実施例の効果
以上の構成によれば、ベアチツプ２２が動作したときに、配線ライン２９の第１の部位と、第２の部位とがそれぞれ有する特性インピーダンス値がほぼ同等となるように厚みが選定された第２の絶縁層３３を、多層配線基板２１の一面２１Ａに設けられた第１の絶縁層３２上の対向領域にダイパツド２３を露出させるように設けるようにしたことにより、ベアチツプ２２が動作したときの配線ライン２９の第１の部位の特性インピーダンス値の急激な低下を防止して反射ノイズの発生を防止することができ、かくして電気特性を容易に向上し得る半導体装置を実現することができる。
【００５２】
また製造されたＢＧＡパツケージ２０のベアチツプ２２が動作したときに、配線ライン２９の第１の部位と、第２の部位とがそれぞれ有する特性インピーダンス値がほぼ同等となるように厚みが選定された第２の絶縁層３３を、多層配線基板２１の一面２１Ａに形成された第１の絶縁層３２上の対向領域にダイパツド２３を露出させるように形成し、次いでダイパツド２３とベアチツプ２２の裏面２２Ｂとを導電性接着材２４を介して接合して当該ベアチツプ２２の各パツドとそれぞれ多層配線基板２１の一面２１Ａの対応するランド２８とをワイヤ３５を介して導通接続し、これにより多層配線基板２１の一面２１Ａ上にベアチツプ２２を実装するようにしたことにより、配線ライン２９における反射ノイズの発生を防止し得るＢＧＡパツケージ２０を従来のＢＧＡパツケージを製造する製造手順とほぼ同じ製造手順で容易に製造することができ、かくして電気特性を容易に向上し得る半導体装置を容易に製造し得る半導体装置の製造方法を実現することができる。
【００５３】
さらに多層配線基板２１の一面２１Ａ上に実装されたベアチツプ２２が動作したときに、一面２１Ａの配線ライン２９の第１の部位と、第２の部位とがそれぞれ有する特性インピーダンス値がほぼ同等となるように厚みが選定された第２の絶縁層３３を、当該一面２１Ａに設けられた第１の絶縁層３２上の対向領域にダイパツド２３を露出させるように設けるようにしたことにより、ベアチツプ２２が動作したときの配線ライン２９の第１の部位の特性インピーダンス値の急激な低下を防止して反射ノイズの発生を防止することができ、かくして電気特性を容易に向上し得る配線基板を実現することができる。
【００５４】
（２）他の実施例
なお上述の実施例においては、本発明を４層構造の多層配線基板２１が設けられたＢＧＡパツケージ２０に適用するようにした場合について述べたが、本発明はこれに限らず、２層以上の多層構造でなる多層配線基板が設けられたＢＧＡパツケージに適用するようにしても良い。この場合も上述した実施例と同様の効果を得ることができる。
【００５５】
また上述の実施例においては、多層配線基板２１の一面２１Ａに形成された第１の絶縁層３２上の対向領域にダイパツド２３を露出させるように第２の絶縁層３３を形成するようにした場合について述べたが、本発明はこれに限らず、例えば図７及び図８に示すように、ベアチツプ２２が動作したときに、配線ライン２９の第１の部位と、第２の部位とがそれぞれ有する特性インピーダンス値がほぼ同等となるように厚みが選定された第２の絶縁層６０を、多層配線基板２１の一面２１Ａに形成された配線ライン２９の第１の部位上にのみ形成するようにしても良い。
【００５６】
またベアチツプ２２が動作したときに、配線ライン２９の第１の部位と、第２の部位とがそれぞれ有する特性インピーダンス値がほぼ同等となるように厚みが選定された第１の絶縁層３２又は第２の絶縁層３３のみを多層配線基板２１の一面２１Ａ上にダイパツド２３及び各ランド２８を露出させると共に、配線ライン２９を覆い、かつベアチツプ２２の各パツド３４と、それぞれ多層配線基板２１の一面２１Ａの対応するランド２８とをワイヤ３５を介して導通接続し得るように形成するようにしても良い。
【００５７】
さらにベアチツプ２２が動作したときに、配線ライン２９の第１の部位と、第２の部位とがそれぞれ有する特性インピーダンス値がほぼ同等となるように厚みが選定された第２の絶縁層３３を、ベアチツプ２２の各パツド３４と、それぞれ多層配線基板２１の一面２１Ａの対応するランド２８とをワイヤ３５を介して導通接続し得るように第１の絶縁層３２上に形成するようにしても良い。
【００５８】
さらに第１の絶縁層３２の対向領域だけの厚みを、ベアチツプ２２が動作したときに、配線ライン２９の第１の部位と、第２の部位とがそれぞれ有する特性インピーダンス値がほぼ同等となるように選定し、このような対向領域だけ厚みの増した第１の絶縁層３２を多層配線基板２１の一面２１Ａ上にダイパツド２３及び各ランド２８を露出させ、かつ配線ライン２９を覆うように形成するようにしても良い。
【００５９】
さらに多層配線基板２１の一面２１Ａ上に、第１の絶縁層３２を対向領域及び各ランド２８を露出させ、かつ配線ライン２９を覆うように形成し、当該一面２１Ａ上の対向領域に、ベアチツプ２２が動作したときに、配線ライン２９の第１の部位と、第２の部位とがそれぞれ有する特性インピーダンス値がほぼ同等となるように厚みが選定された第２の絶縁層３３のみを形成するようにしても良い。
さらに上述の実施例においては、第１の絶縁層３２の厚みを50〔μｍ〕程度に選定し、第２の絶縁層３３の厚みを 200〔μｍ〕程度に選定するようにした場合について述べたが、本発明はこれに限らず、ベアチツプ２２が動作したときに、配線ライン２９の第１の部位と、第２の部位とがそれぞれ有する特性インピーダンス値をほぼ同等にすることができれば、第１の絶縁層３２と、第２の絶縁層３３との厚みをそれぞれ種々の厚みに選定するようにしても良い。
【００６０】
さらに上述の実施例においては、ベアチツプ２２の裏面２２Ｂ及び配線基板２１の一面２１Ａ間に設けられ、ベアチツプ２２が動作したときに、当該ベアチツプ２２の裏面２２Ｂの対向領域に位置する配線ライン２９の第１の部位と、当該配線ライン２９の対向領域から外れて位置する第２の部位とがそれぞれ有する特性インピーダンス値がほぼ同等となるように厚みが選定された絶縁材からなる絶縁層として、ソルダレジストからなる第１の絶縁層３２及び第３の絶縁層３３を適用するようにした場合について述べたが、本発明はこれに限らず、エポキシ系樹脂等のようにこの他種々の絶縁材からなる第１の絶縁層及び第２の絶縁層を適用するようにしても良い。
【００６１】
さらに上述の実施例においては、ＢＧＡパツケージ２０の製造手順において、両面基板４３のグランド層２６上に100〔μｍ〕程度の厚さを有する第１のプリプレグ４５を積層形成すると共に、電源層２７上に100〔μｍ〕程度の厚さを有する第２のプリプレグ４７を積層配置する（図４（Ｃ））ようにした場合について述べたが、本発明はこれに限らず、両面基板４３のグランド層２６上及び電源層２７上にそれぞれ100〔μｍ〕程度以上又は100〔μｍ〕程度以下の厚さを有するプリプレグを積層形成するようにしても良い。
【００６２】
さらに上述の実施例においては、本発明をＢＧＡパツケージ２０及びその製造方法に適用するようにした場合について述べたが、本発明はこれに限らず、例えばチツプサイズパツケージや、ピングリツドアレイ（Pin Grid Array）等のような単層又は多層の配線基板の一面上に、裏面が接地接続されたベアチツプがその裏面を当該一面に対向させて実装されるこの他種々の半導体装置及びその製造方法に適用するようにしても良い。また一面上に、裏面が接地接続されたベアチツプがその裏面を当該一面に対向させて実装される単層又は多層の配線基板に適用するようにしても良い。
【００６３】
【発明の効果】
上述のように本発明によれば、ベアチツプの裏面と配線基板の一面との間に、ベアチツプの裏面よりも小さい接続面を当該裏面に導通接続することによりベアチツプの裏面を接地接続するダイパツドを設け、配線基板の一面にダイパツドの接続面を避けて、ベアチツプの裏面と対向する対向領域から当該対向領域を外れた位置まで連続して配線ラインを形成すると共に、当該配線基板の一面上にダイパツドの接続面を露出させ、かつ配線ラインを覆うように第１の絶縁層を設け、さらにベアチツプの裏面と対向領域の第１の絶縁層との間に第２の絶縁層を設けるようにしたことにより、ベアチツプが動作したとき、ベアチツプの裏面の対向領域に位置する配線ラインの第１の部位がベアチツプの裏面に近づくことに起因して特性インピーダンス値が急激に低下することを防止し、反射ノイズの発生を防止することができ、かくして電気特性を容易に向上し得る半導体装置を実現することができる。
【００６４】
またベアチツプを実装するときに裏面を対向させる配線基板の一面の対向領域に、ベアチツプの裏面よりも小さい接続面を有し、接地接続されたダイパツドを形成すると共に、配線基板の一面にダイパツドの接続面を避けて、対向領域から当該対向領域を外れた位置まで連続して配線ラインを形成し、次いで配線基板の一面上にダイパツドの接続面を露出させ、かつ配線ラインを覆うように第１の絶縁層を形成すると共に、対向領域の第１の絶縁層上に第２の絶縁層を形成し、続いてベアチツプを第２の絶縁層に載上し裏面をダイパツドの接続面に導通接続して配線基板の一面上に実装するようにしたことにより、配線ラインにおける反射ノイズの発生を防止し得る半導体装置を従来の半導体装置を製造する製造手順とほぼ同じ製造手順で容易に製造することができ、かくして電気特性を容易に向上し得る半導体装置を容易に製造し得る半導体装置の製造方法を実現することができる。
【００６５】
さらに一面とベアチツプの裏面との間に、そのベアチツプの裏面よりも小さい接続面を当該裏面に導通接続することによりベアチツプの裏面を接地接続するダイパツドを設け、配線基板の一面にダイパツドの接続面を避けて、ベアチツプの裏面と対向する対向領域から当該対向領域を外れた位置まで連続して配線ラインを形成すると共に、当該配線基板の一面上にダイパツドの接続面を露出させ、かつ配線ラインを覆うように第１の絶縁層を設け、さらにベアチツプの裏面と対向領域の第１の絶縁層との間に第２の絶縁層を設けるようにしたことにより、ベアチツプが動作したとき、ベアチツプの裏面の対向領域に位置する配線ラインの第１の部位がベアチツプの裏面に近づくことに起因して特性インピーダンス値が急激に低下することを防止し、反射ノイズの発生を防止することができ、かくして電気特性を容易に向上し得る配線基板を実現することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例を示す略線的断面図である。
【図２】ＢＧＡパツケージの製造手順を示す略線的断面図である。
【図３】ＢＧＡパツケージの製造手順を示す略線的断面図である。
【図４】ＢＧＡパツケージの製造手順を示す略線的断面図である。
【図５】ＢＧＡパツケージの製造手順を示す略線的断面図である。
【図６】ＢＧＡパツケージの製造手順を示す略線的断面図である。
【図７】他の実施例による第２の絶縁層の説明に供する略線的上面図てある。
【図８】他の実施例による第２の絶縁層の説明に供する略線的断面図である。
【図９】従来のＢＧＡパツケージの構成を示す略線的斜視図である。
【図１０】従来のＢＧＡパツケージの構成を示す略線的断面図である。
【図１１】配線ラインにおける反射ノイズの発生の説明に供する略線的断面図である。
【図１２】従来の多層配線基板の一面に形成された配線ラインの説明に供する略線的上面図である。
【図１３】ベアチツプの回路の集積率が向上した場合にＢＧＡパツケージの多層配線基板の一面に形成される配線ラインの説明に供する略線的上面図である。
【符号の説明】
２０……ＢＧＡパツケージ、２１……多層配線基板、２１Ａ……一面、２２……ベアチツプ、２２Ａ……回路面、２２Ｂ……裏面、２９……配線ライン、３２……第１の絶縁層、３３……第２の絶縁層。
【目次】
以下の順序で本発明を説明する。
【０００２】
発明の属する技術分野
従来の技術（図９及び図１０）
発明が解決しようとする課題（図１１〜図１３）
課題を解決するための手段（図１〜図８）
発明の実施の形態
（１）実施例
（１−１）ＢＧＡパツケージの構成（図１）
（１−２）ＢＧＡパツケージの製造手順（図２（Ａ）〜図６（Ｂ））
（１−３）実施例の動作
（１−４）実施例の効果
（２）他の実施例（図７及び図８）
発明の効果
【０００３】
【発明の属する技術分野】
本発明は半導体装置及び半導体装置の製造方法並びに配線基板に関し、例えばボールグリツトアレイ（Ball Grid Array ）パツケージ（以下、これをＢＧＡパツケージと呼ぶ）及びその製造方法に適用して好適なものである。
【０００４】
【従来の技術】
従来、この種のＢＧＡパツケージにおいては、例えば図９及び図１０に示すように構成されている。
【０００５】
すなわち図９及び図１０に示すように、ＢＧＡパツケージ１においては、多層配線基板２の一面２Ａ上に、ベアチツプ３がその回路面３Ａと対向する裏面３Ｂを当該一面２Ａの中央部に形成された導電性金属箔でなるダイパツド４に銀ペースト等でなる導電性接着剤５を介して接合されて配置され、かつ当該ベアチツプ３が封止樹脂６によつて回路面３Ａを覆うように封止されている。
【０００６】
ここでまず多層配線基板２は、絶縁基板内部に複数の導電性金属箔からなるグランド層７と、複数の導電性金属箔からなる電源層８とがそれぞれ絶縁されて設けられ、一面２Ａのダイパツド４の周囲に所定パターンで導電性金属箔でなる複数のランド９及びそれぞれ対応するランド９と導通接続された配線ライン１０とが形成されていると共に、他面２Ｂにそれぞれ対応する配線ライン１０、グランド層７及び又は電源層８とビア１１を介して導通接続された複数の外部接続用のランド（以下、これを外部接続用ランドと呼ぶ）１２が格子状に形成されている。因みに多層配線基板２は、一面２Ａ上に各ランドを露出させ、かつ配線ライン１０上を覆うようにソルダレジストからなる絶縁層１３が設けられ、当該配線ライン１０を電気的に保護し得ると共に、他面２Ｂの各外部接続用ランド１２間にもそれぞれソルダレジストからなる絶縁層１４が設けられて各外部接続用ランド１２間を絶縁するようになされている。
【０００７】
一方ベアチツプ３の回路面３Ａには、最外周に沿つて複数のパツド１５が所定ピツチで設けられており、各パツド１５は、それぞれ多層配線基板２の一面２Ａの対応するランド９と金等の導電性金属でなるワイヤ１６を介して導通接続されている。
【０００８】
この場合ＢＧＡパツケージ１では、多層配線基板２の他面２Ｂの各外部接続用ランド１２上にそれぞれ球状に形成された導電性金属でなる電極（以下、これを球状電極と呼ぶ）１７が設けられており、これによりＢＧＡパツケージ１は、各球状電極１７がそれぞれマザーボード（図示せず）の対応する電極に接合されて当該マザーボードに実装されると共に、この状態においてベアチツプ３が各球状電極１７と、多層配線基板２とを介してマザーボードから信号を入力し、又はマザーボードに信号を出力し得るようになされている。
【０００９】
【発明が解決しようとする課題】
ところで、一般に多層配線基板２においては、ベアチツプ３が動作するとき、配線ライン１０の有する特性インピーダンス値が当該配線ライン１０とグランド層７又は電源層８との距離によつて決定される。このため例えば配線ライン１０の所定部分と、グランド層７又は電源層８とが比較的近づいて位置すると、当該配線ライン１０の所定部分の特性インピーダンス値がこの配線ライン１０の他の部分の特性インピーダンス値に比べて急激に低下して配線ライン１０によつて所定方向に伝搬される信号が当該所定部分において逆方向に伝搬される、いわゆる反射ノイズが発生することが知られている。
【００１０】
すなわち図１１（Ａ）及び（Ｂ）に示すように、例えば絶縁材１８中に形成された配線ライン１０の所定部分は、グランド層７（又は電源層８）から比較的遠い所定距離Ｘだけ離れて位置したときよりも、当該グランド層７（又は電源層８）に比較的近い所定距離Ｙを介して位置したときに特性インピーダンス値が急激に低下して反射ノイズが発生し（図１１（Ａ））、また当該配線ライン１０の所定部分がグランド層７と、電源層８とに挟まれて位置すると反射ノイズが発生する（図１１（Ｂ））場合がある。
【００１１】
ところで図１２に示すように、従来、ＢＧＡパツケージ１においては、多層配線基板２の一面２Ａにベアチツプ３の回路面３Ａの大きさよりも僅かに大きいダイパツド４が形成されていると共に、当該ダイパツド４の周囲に配線ライン１０が形成されている。
【００１２】
ところが、近年、ＢＧＡパツケージ１では、ベアチツプ３の回路の集積率が向上してパツド１５の数が増加することにより当該ベアチツプ３が大型化する傾向にある。このため多層配線基板２は、ベアチツプ３の大型化に伴つて一面２Ａに形成されるランド９の数が増加して各ランド９が狭ピツチに形成されると共に、当該ランド９に導通接続される配線ライン１０も狭ピツチに形成される傾向にある。従つて図１３に示すように、このようなＢＧＡパツケージ１では、多層配線基板２の一面２Ａにベアチツプ３の回路面３Ａの大きさよりも比較的小さいダイパツド４が形成されると共に、配線ライン１０の所定部分が当該ベアチツプ３の裏面３Ｂと対向するように形成される。
【００１３】
ところがＢＧＡパツケージ１では、多層配線基板２においてマザーボードのグランドと接地接続されるグランド層７が対応するビア１１及び配線ライン１０を介してダイパツド４に導通接続されており、ベアチツプ３の裏面３Ｂが導電性接着剤５を介してダイパツド４に接地接続されている。従つてＢＧＡパツケージ１では、ベアチツプ３の裏面３Ｂと対向する配線ライン１０の所定部分が当該裏面３Ｂと比較的近づいて位置してこの所定部分の有する特性インピーダンス値が大幅に減少し（配線ライン１０の他の部分に比べて半分程度となることがある）、当該配線ライン１０に反射ノイズが発生する場合がある。この場合ＢＧＡパツケージ１では、ベアチツプ３が誤動作して当該ＢＧＡパツケージ１の電気特性が大幅に低下する問題があつた。
【００１４】
本発明は以上の点を考慮してなされたもので、電気特性を容易に向上し得る半導体装置及び半導体装置の製造方法並びに配線基板を提案しようとするものである。
【００１５】
【課題を解決するための手段】
かかる課題を解決するため第１の発明においては、半導体装置において、ベアチツプの裏面と配線基板の一面との間に、ベアチツプの裏面よりも小さい接続面を当該裏面に導通接続することによりベアチツプの裏面を接地接続するダイパツドを設け、配線基板の一面にダイパツドの接続面を避けて、ベアチツプの裏面と対向する対向領域から当該対向領域を外れた位置まで連続して配線ラインを形成すると共に、当該配線基板の一面上にダイパツドの接続面を露出させ、かつ配線ラインを覆うように第１の絶縁層を設け、さらにベアチツプの裏面と対向領域の第１の絶縁層との間に第２の絶縁層を設けるようにした。
【００１６】
また第２の発明においては、半導体装置の製造方法において、ベアチツプを実装するときに裏面を対向させる配線基板の一面の対向領域に、ベアチツプの裏面よりも小さい接続面を有し、接地接続されたダイパツドを形成すると共に、配線基板の一面にダイパツドの接続面を避けて、対向領域から当該対向領域を外れた位置まで連続して配線ラインを形成する第１の工程と、配線基板の一面上にダイパツドの接続面を露出させ、かつ配線ラインを覆うように第１の絶縁層を形成すると共に、対向領域の第１の絶縁層上に第２の絶縁層を形成する第２の工程と、ベアチツプを第２の絶縁層に載上し裏面をダイパツドの接続面に導通接続して配線基板の一面上に実装する第３の工程とを設けるようにした。
【００１７】
さらに第３の発明においては、配線基板において、一面とベアチツプの裏面との間に、ベアチツプの裏面よりも小さい接続面を当該裏面に導通接続することによりベアチツプの裏面を接地接続するダイパツドを設け、配線基板の一面にダイパツドの接続面を避けて、ベアチツプの裏面と対向する対向領域から当該対向領域を外れた位置まで連続して配線ラインを形成すると共に、当該配線基板の一面上にダイパツドの接続面を露出させ、かつ配線ラインを覆うように第１の絶縁層を設け、さらにベアチツプの裏面と対向領域の第１の絶縁層との間に第２の絶縁層を設けるようにした。
【００１８】
従つて第１の発明では、半導体装置において、ベアチツプの裏面と配線基板の一面との間に、ベアチツプの裏面よりも小さい接続面を当該裏面に導通接続することによりベアチツプの裏面を接地接続するダイパツドを設け、配線基板の一面にダイパツドの接続面を避けて、ベアチツプの裏面と対向する対向領域から当該対向領域を外れた位置まで連続して配線ラインを形成すると共に、当該配線基板の一面上にダイパツドの接続面を露出させ、かつ配線ラインを覆うように第１の絶縁層を設け、さらにベアチツプの裏面と対向領域の第１の絶縁層との間に第２の絶縁層を設けるようにしたことにより、ベアチツプが動作したとき、ベアチツプの裏面の対向領域に位置する配線ラインの第１の部位がベアチツプの裏面に近づくことに起因して特性インピーダンス値が急激に低下することを防止し、反射ノイズの発生を防止することができる。
【００１９】
また第２の発明では、半導体装置の製造方法において、ベアチツプを実装するときに裏面を対向させる配線基板の一面の対向領域に、ベアチツプの裏面よりも小さい接続面を有し、接地接続されたダイパツドを形成すると共に、配線基板の一面にダイパツドの接続面を避けて、対向領域から当該対向領域を外れた位置まで連続して配線ラインを形成し、次いで配線基板の一面上にダイパツドの接続面を露出させ、かつ配線ラインを覆うように第１の絶縁層を形成すると共に、対向領域の第１の絶縁層上に第２の絶縁層を形成し、続いてベアチツプを、第２の絶縁層に載上し裏面をダイパツドの接続面に導通接続して配線基板の一面上に実装するようにしたことにより、配線ラインにおける反射ノイズの発生を防止し得る半導体装置を従来の半導体装置を製造する製造手順とほぼ同じ製造手順で容易に製造することができる。
【００２０】
さらに第３の発明では、配線基板において、一面とベアチツプの裏面との間に、ベアチツプの裏面よりも小さい接続面を当該裏面に導通接続することによりベアチツプの裏面を接地接続するダイパツドを設け、配線基板の一面にダイパツドの接続面を避けて、ベアチツプの裏面と対向する対向領域から当該対向領域を外れた位置まで連続して配線ラインを形成すると共に、当該配線基板の一面上にダイパツドの接続面を露出させ、かつ配線ラインを覆うように第１の絶縁層を設け、さらにベアチツプの裏面と対向領域の第１の絶縁層との間に第２の絶縁層を設けるようにしたことにより、当該配線基板において、ベアチツプが動作したとき、ベアチツプの裏面の対向領域に位置する配線ラインの第１の部位がベアチツプの裏面に近づくことに起因して特性インピーダンス値が急激に低下することを防止し、反射ノイズの発生を防止することができる。
【００２１】
【発明の実施の形態】
以下図面について、本発明の一実施例を詳述する。
【００２２】
（１）実施例
（１−１）ＢＧＡパツケージの構成
図１において、２０は全体として本発明が適用されたＢＧＡパツケージを示し、多層配線基板２１の一面２１Ａ上に、ベアチツプ２２が回路面２２Ａと対向する裏面２２Ｂを当該多層配線基板２１の一面２１Ａ中央部に形成された導電性金属箔でなるダイパツド２３に銀ペースト等でなる導電性接着剤２４を介して接合させて配置され、かつ当該ベアチツプ２２が封止樹脂２５によつて回路面２２Ａを覆われて封止されている。
【００２３】
ここでまず多層配線基板２１は、絶縁基板内部に複数の導電性金属箔からなるグランド層２６と、複数の導電性金属箔からなる電源層２７とがそれぞれ絶縁されて設けられた４層構造でなり、一面２１Ａのダイパツド２３の周囲に所定パターンで導電性金属箔でなる複数のランド２８と、それぞれ対応するランド２８及びダイパツド２と導通接続された配線ライン２９とが形成され、他面２１Ｂに、それぞれ対応する配線ライン２９、グランド層２６及び又は電源層２７とビア３０を介して導通接続された複数の外部接続用ランド３１が格子状に形成されている。
【００２４】
因みにダイパツド２３は、対応する配線ライン２９と、ビア３０とを順次介してグランド層２６に導通接続されており、かくしてベアチツプ２２の裏面２２Ｂは導電性接着剤２４を介してダイパツド２３に接地接続される。また多層配線基板２１の一面２１Ａ上には、各ランド２８と、ダイパツド２３とを露出させ、かつ配線ライン２９を覆うようにソルダレジストからなる第１の絶縁層３２が設けられ、これにより配線ライン２９を水分による劣化等から保護し得るようになされている。
【００２５】
この場合多層配線基板２１では、ダイパツド２３がベアチツプ２２の回路面２２Ａの大きさよりも小さくなるように一面２１Ａに形成されており、当該一面２１Ａに配線ライン２９がその所定部位（以下、これを第１の部位と呼ぶ）を当該ベアチツプ２２の裏面２２Ｂに対向させて形成されている。
【００２６】
このため多層配線基板２１では、一面２１Ａに被膜形成された第１の絶縁層３２上のベアチツプ２２の裏面２２Ｂと対向する対向領域（以下、これを単に対向領域と呼ぶ）に、所定の厚みを有し、かつダイパツド２３を露出させるようにソルダレジストからなる第２の絶縁層３３が設けられており、配線ライン２９の第１の部位と、ベアチツプ２２の裏面２２Ｂとを所定距離だけ離すようになされている。
【００２７】
因みに第２の絶縁層３３の厚みは、ベアチツプ２２が動作したときに、多層配線基板２１の一面２１Ａに形成された配線ライン２９の対向領域に位置する第１の部位と、当該配線ライン２９の対向領域から外れて位置する部位（以下、これを第２の部位と呼ぶ）とがそれぞれ有する特性インピーダンス値がほぼ同等となるように、例えば第１の絶縁層３２の厚みのほぼ４倍の 200〔μｍ〕程度に選定されている。これによりこのＢＧＡパツケージ２０では、ベアチツプ２２が動作したときに、配線ライン２９の第２の部位における反射ノイズの発生を防止し得るようになされている。
【００２８】
一方ベアチツプ２２は、回路面２２Ａの最外周に沿つて所定ピツチに複数設けられたパツド３４がそれぞれ多層配線基板２１の一面２１Ａの対応するランド２９と金等の導電性金属でなるワイヤ３５を介して導通接続され、これにより多層配線基板２１の一面２１Ａ上に実装されている。
【００２９】
ここで多層配線基板２１の他面２１Ｂには、各外部接続用ランド３１間にソルダレジスト３６が塗布され、これにより各外部接続用ランド３１間を絶縁すると共に、各外部接続用ランド３１上にそれぞれはんだ等の導電性金属でなる球状電極３７が設けられている。これによりＢＧＡパツケージ２０は、各球状電極３７がそれぞれマザーボード（図示せず）の対応する電極に接合されて当該マザーボードに実装されると共に、この状態においてベアチツプ２２が各球状電極３７と、多層配線基板２１とを介してマザーボードから信号を入力し、又は信号を出力し得るようになされている。
【００３０】
（１−２）ＢＧＡパツケージの製造手順
ここで実際上ＢＧＡパツケージ２０は、図２（Ａ）〜図６（Ｂ）に示す以下の手順により製造することができる。
【００３１】
すなわちまず図２（Ａ）に示すように、例えば 200〔μｍ〕程度の厚さを有する所定の絶縁基板４０の両面に、それぞれ例えば35〔μｍ〕程度の膜厚を有する所定の導電性金属箔４１及び４２が張り合わせられてなる両面基板４３を用意する。
【００３２】
この後図２（Ｂ）に示すように、両面基板４３の一面４３Ａの導電性金属箔４１及び他面４３Ｂの導電性金属箔４２をそれぞれエツチング法等の手法によつてパターニングすることにより、当該両面基板４３の一面４３Ａに複数（又は単数）の導電性金属箔４１からなるグランド層２６を形成すると共に、両面基板４３の他面４３Ｂに複数（又は単数）の導電性金属箔４２からなる電源層２７を形成する。なおグランド層２６及び電源層２７は、それぞれ複数の導電性金属箔４１及び４２からなる場合、各導電性金属箔４１及び４２同士の短絡を防止するように所定間隔を介して形成される。
【００３３】
次いで図２（Ｃ）に示すように、両面基板４３のグランド層２６上に例えば 100〔μｍ〕程度の厚さを有し、かつ例えば 4.0程度の比誘電率を有する第１のプリプレグ（ボンデイングシート）４５と、例えば12〔μｍ〕程度の厚みを有する所定の導電性金属箔４６とを順次積層配置して熱圧着すると共に、電源層２７上にも同様に例えば 100〔μｍ〕程度の厚さを有し、かつ例えば 4.0程度の比誘電率を有する第２のプリプレグ（ボンデイングシート）４７と、例えば12〔μｍ〕程度の厚みを有する所定の導電性金属箔４８とを順次積層配置して熱圧着する。かくして多層配線基板２１の基となる４層板４９を形成する。
【００３４】
続いて図３（Ａ）に示すように、ドリル等を用いて４層板４９の一面の複数の所定位置にそれぞれ当該一面から他面に亘つてビアホールを穿設し、この後複数のビアホールの内周面及び開口部分以外をレジストで覆い、この状態においてメツキ法等の手法により各ビアホールの内周面及び開口部分に導電性金属を被膜形成して複数のビア３０を形成する。これにより各ビア３０をそれぞれ対応するグランド層２６又は電源層２７に導通接続する。因みに各ビアホールの内周面及び開口部分以外に塗布されたレジストは、メツキ終了後の洗浄により剥離される。
【００３５】
次いで図３（Ｂ）に示すように、４層板４９の第１のプリプレグ４５上の導電性金属箔４６をエツチング法等の手法によつてパターニングすることにより、当該第１のプリプレグ４５上の中央部に当該導電性金属箔４６からなるダイパツド２３を形成すると共に、当該ダイパツド２３の周囲に所定パターンで導電性金属箔４６からなる複数のランド２８と、それぞれ対応するランド２８及びそれぞれ対応するビア３０と導通接続された例えば 120〔μｍ〕程度のライン幅を有する配線ライン２９とを形成する。これに加えて４層板４９の第２のプリプレグ４７上の導電性金属箔４８をエツチング法等の手法によつてパターニングすることにより、当該第２のプリプレグ４７上に対応するビア３０と導通接続された当該導電性金属箔４８からなる複数の外部接続用ランド３１を格子状に形成する。
【００３６】
続いて図３（Ｃ）に示すように、第１のプリプレグ４５上に、ダイパツド２３及び各ランド２８を露出させ、かつ配線ライン２９を覆うように、例えば 4.0程度の比誘電率を有するソルダレジストを例えば50〔μｍ〕程度の厚みを有するように塗布して第１の絶縁層３２を形成し、これにより４層構造でなる多層配線基板２１を作製することができる。
【００３７】
次いで図４（Ａ）に示すように、多層配線基板２１の一面２１Ａ（第１のプリプレグ４５上）に形成された第１の絶縁層３２上の対向領域に、ダイパツド２３を露出させ、かつ第１の絶縁層３２のほぼ４倍でなる 200〔μｍ〕程度の厚みを有するように例えば 4.0程度の比誘電率を有するソルダレジストを塗布して第２の絶縁層３３を形成する。
【００３８】
続いて図４（Ｂ）に示すように、ダイパツド２３上に銀ペースト等でなる導電性接着剤２４を当該ダイパツド２３の周囲の第２の絶縁層３３とほぼ同じ高さとなるように塗布する。
【００３９】
この後図４（Ｃ）に示すように、ダイパツド２３の上面と、ベアチツプ２２の裏面２２Ｂとを対向させた状態で、当該ベアチツプ２２を第２の絶縁層３３上に載上し、この後当該導電性接着剤２４を例えば 175〔℃〕程度の温度で90分程度の間加熱して硬化させることにより、当該ダイパツド２３と、ベアチツプ２２の裏面２２Ｂとを当該導電性接着剤２４を介して接合する。
【００４０】
次いで図５（Ａ）に示すように、ワイヤボンデイング法の手法によりベアチツプ２２の回路面２２Ａの各パツド３４と、それぞれ多層配線基板２１の一面２１Ａの対応するランド２８とを金等の導電性金属でなるワイヤ３５を介して接続する。これにより多層配線基板２１の一面２１上に、ベアチツプ２２をその裏面２２Ｂと当該一面２１Ａとを対向させて実装することができる。
【００４１】
続いて図５（Ｂ）に示すように、多層配線基板２１の一面２１Ａにベアチツプ２２の回路面２２Ａ及び各ワイヤ３５を覆うように 4.0程度の比誘電率を有する絶縁性の封止樹脂２５を塗布し、この後当該封止樹脂２５を所定温度で加熱して硬化させることにより、当該封止樹脂２５により多層配線基板２１の一面２１Ａにベアチツプ２２を封止する。
【００４２】
次いで図６（Ａ）に示すように、多層配線基板２１の他面２１Ｂ（第２のプリプレグ４７上）の各外部接続用ランド３１間にソルダレジスト３６を塗布すると共に、各外部接続用ランド３１上にそれぞれソルダペースト５１を塗布する。
【００４３】
続いて図６（Ｂ）に示すように、各外部接続用ランド３１上にそれぞれ塗布したソルダペースト５１を例えば 200〔℃〕程度で加熱することにより、各ソルダペースト５１がそれぞれ溶融して球状にまとまり、これにより各外部接続用ランド３１上にそれぞれ球状電極３７を形成する。かくして上述した製造手順によりＢＧＡパツケージ２０を製造することができる。
【００４４】
（１−３）実施例の動作
以上の構成において、ＢＧＡパツケージ２０においては、両面基板４３の一面４３Ａに複数（又は単数）のグランド層２６を形成すると共に、当該両面基板４３の他面４３Ｂに複数（又は単数）の電源層２７を形成し（図２（Ａ）及び（Ｂ））、この後両面基板４３のグランド層２６上に第１のプリプレグ４５と、導電性金属箔４６とを順次積層形成すると共に、電源層２７上に第２のプリプレグ４７と、導電性金属箔４８とを順次積層形成して４層板４９を形成する（図２（Ｃ））。
【００４５】
次いで４層板４９にそれぞれ対応するグランド層２６又は電源層２７に導通接続させた複数のビア３０を形成し、当該４層板４９の第１のプリプレグ４５上にダイパツド２３と、複数のランド２８と、それぞれ対応するランド２８及びそれぞれ対応するビア３０と導通接続された配線ライン２９とを形成すると共に、第２のプリプレグ４７上に対応するビア３０と導通接続した複数の外部接続用ランド３１を格子状に形成し（図３（Ａ）及び（Ｂ））、この後第１のプリプレグ４５上に、ダイパツド２３及び各ランド２８を露出させ、かつ配線ライン２９を覆うように第１の絶縁層３２を形成して多層配線基板２１を作製する（図３（Ｃ））。
【００４６】
次いで第１の絶縁層３２上の対向領域に、ダイパツド２３を露出させ、かつ第１の絶縁層３２のほぼ４倍の厚みを有する第２の絶縁層３３を形成し（図４（Ａ））、この後ダイパツド２３上に導電性接着剤２４を塗布するようにして当該ダイパツド２３と、ベアチツプ２２の裏面２２Ｂとを導電性接着剤２４を介して接合する（図４（Ｂ）及び（Ｃ））。
【００４７】
次いでベアチツプ２２の回路面２２Ａの各パツド３４と、それぞれ多層配線基板２１の一面２１Ａの対応するランド２８とをワイヤ３５を介して導通接続して多層配線基板２１の一面２１上にベアチツプ２２を実装し（図５（Ａ））、封止樹脂２５により多層配線基板２１の一面２１Ａにベアチツプ２２を封止する（図５（Ｂ））。続いて多層配線基板２１の他面２１Ｂに各外部接続用ランド３１間にソルダレジスト３６を塗布すると共に、各外部接続用ランド３１上にそれぞれソルダペースト５１を塗布して各外部接続用ランド３１上にそれぞれ球状電極３７を形成する（図６（Ａ）及び（Ｂ））。かくしてＢＧＡパツケージ２０を製造することができる。
【００４８】
従つてこのようなＢＧＡパツケージ２０の製造方法では、多層配線基板２１の一面２１Ａに形成した第１の絶縁層３２上の対向領域に、ダイパツド２３を露出させて第２の絶縁層３３を第１の絶縁層３２のほぼ４倍の厚みを有するように形成し、当該第２の絶縁層３３上にベアチツプ２２をその裏面２２Ｂとダイパツド２３とを対向させて載上した状態で、当該ダイパツド２３と、ベアチツプ２２とを導電性接着剤２４を介して接合するようにしたことにより、ベアチツプ２２の裏面２２Ｂの対向領域に位置する配線ライン２９の第１の部位とを当該裏面２２Ｂから所定距離だけ離して位置させて、製造されたＢＧＡパツケージ２０のベアチツプ２２が動作したときに、配線ライン２９の第１の部位と、第２の部位とがそれぞれ有する特性インピーダンス値をほぼ同等にすることができ、かくして当該配線ライン２９における反射ノイズの発生を防止することができる。
【００４９】
またこのように第１の絶縁層３２上の対向領域に第２の絶縁層３３を形成するだけで、製造されたＢＧＡパツケージ２０のベアチツプ２２が動作するときに、配線ライン２９の第１の部位と、第２の部位とがそれぞれ有する特性インピーダンス値をほぼ同等にすることができることにより、配線ライン２９における反射ノイズの発生を防止し得るＢＧＡパツケージ２０を従来のＢＧＡパツケージを製造する製造手順とほぼ同じ製造手順で容易に製造することができる。
【００５０】
さらにこのような製造手順によつて製造されたＢＧＡパツケージ２０では、ベアチツプ２２の裏面２２Ｂと、対向領域に位置する配線ライン２９の第１の部位とが所定距離だけ離れることにより、ベアチツプ２２が動作したときに、配線ライン２９の第１の部位が有する特性インピーダンス値が例えば52〔Ω〕程度となると共に、第２の部位が有する特性インピーダンス値が当該第１の部位とほぼ同等の例えば53〔Ω〕程度となり、かくして配線ライン２９の第２の部位における特性インピーダンス値の急激な低下を防止して反射ノイズの発生を防止することができる。
【００５１】
（１−４）実施例の効果
以上の構成によれば、ベアチツプ２２が動作したときに、配線ライン２９の第１の部位と、第２の部位とがそれぞれ有する特性インピーダンス値がほぼ同等となるように厚みが選定された第２の絶縁層３３を、多層配線基板２１の一面２１Ａに設けられた第１の絶縁層３２上の対向領域にダイパツド２３を露出させるように設けるようにしたことにより、ベアチツプ２２が動作したときの配線ライン２９の第１の部位の特性インピーダンス値の急激な低下を防止して反射ノイズの発生を防止することができ、かくして電気特性を容易に向上し得る半導体装置を実現することができる。
【００５２】
また製造されたＢＧＡパツケージ２０のベアチツプ２２が動作したときに、配線ライン２９の第１の部位と、第２の部位とがそれぞれ有する特性インピーダンス値がほぼ同等となるように厚みが選定された第２の絶縁層３３を、多層配線基板２１の一面２１Ａに形成された第１の絶縁層３２上の対向領域にダイパツド２３を露出させるように形成し、次いでダイパツド２３とベアチツプ２２の裏面２２Ｂとを導電性接着材２４を介して接合して当該ベアチツプ２２の各パツドとそれぞれ多層配線基板２１の一面２１Ａの対応するランド２８とをワイヤ３５を介して導通接続し、これにより多層配線基板２１の一面２１Ａ上にベアチツプ２２を実装するようにしたことにより、配線ライン２９における反射ノイズの発生を防止し得るＢＧＡパツケージ２０を従来のＢＧＡパツケージを製造する製造手順とほぼ同じ製造手順で容易に製造することができ、かくして電気特性を容易に向上し得る半導体装置を容易に製造し得る半導体装置の製造方法を実現することができる。
【００５３】
さらに多層配線基板２１の一面２１Ａ上に実装されたベアチツプ２２が動作したときに、一面２１Ａの配線ライン２９の第１の部位と、第２の部位とがそれぞれ有する特性インピーダンス値がほぼ同等となるように厚みが選定された第２の絶縁層３３を、当該一面２１Ａに設けられた第１の絶縁層３２上の対向領域にダイパツド２３を露出させるように設けるようにしたことにより、ベアチツプ２２が動作したときの配線ライン２９の第１の部位の特性インピーダンス値の急激な低下を防止して反射ノイズの発生を防止することができ、かくして電気特性を容易に向上し得る配線基板を実現することができる。
【００５４】
（２）他の実施例
なお上述の実施例においては、本発明を４層構造の多層配線基板２１が設けられたＢＧＡパツケージ２０に適用するようにした場合について述べたが、本発明はこれに限らず、２層以上の多層構造でなる多層配線基板が設けられたＢＧＡパツケージに適用するようにしても良い。この場合も上述した実施例と同様の効果を得ることができる。
【００５５】
また上述の実施例においては、多層配線基板２１の一面２１Ａに形成された第１の絶縁層３２上の対向領域にダイパツド２３を露出させるように第２の絶縁層３３を形成するようにした場合について述べたが、本発明はこれに限らず、例えば図７及び図８に示すように、ベアチツプ２２が動作したときに、配線ライン２９の第１の部位と、第２の部位とがそれぞれ有する特性インピーダンス値がほぼ同等となるように厚みが選定された第２の絶縁層６０を、多層配線基板２１の一面２１Ａに形成された配線ライン２９の第１の部位上にのみ形成するようにしても良い。
【００５６】
またベアチツプ２２が動作したときに、配線ライン２９の第１の部位と、第２の部位とがそれぞれ有する特性インピーダンス値がほぼ同等となるように厚みが選定された第１の絶縁層３２又は第２の絶縁層３３のみを多層配線基板２１の一面２１Ａ上にダイパツド２３及び各ランド２８を露出させると共に、配線ライン２９を覆い、かつベアチツプ２２の各パツド３４と、それぞれ多層配線基板２１の一面２１Ａの対応するランド２８とをワイヤ３５を介して導通接続し得るように形成するようにしても良い。
【００５７】
さらにベアチツプ２２が動作したときに、配線ライン２９の第１の部位と、第２の部位とがそれぞれ有する特性インピーダンス値がほぼ同等となるように厚みが選定された第２の絶縁層３３を、ベアチツプ２２の各パツド３４と、それぞれ多層配線基板２１の一面２１Ａの対応するランド２８とをワイヤ３５を介して導通接続し得るように第１の絶縁層３２上に形成するようにしても良い。
【００５８】
さらに第１の絶縁層３２の対向領域だけの厚みを、ベアチツプ２２が動作したときに、配線ライン２９の第１の部位と、第２の部位とがそれぞれ有する特性インピーダンス値がほぼ同等となるように選定し、このような対向領域だけ厚みの増した第１の絶縁層３２を多層配線基板２１の一面２１Ａ上にダイパツド２３及び各ランド２８を露出させ、かつ配線ライン２９を覆うように形成するようにしても良い。
【００５９】
さらに多層配線基板２１の一面２１Ａ上に、第１の絶縁層３２を対向領域及び各ランド２８を露出させ、かつ配線ライン２９を覆うように形成し、当該一面２１Ａ上の対向領域に、ベアチツプ２２が動作したときに、配線ライン２９の第１の部位と、第２の部位とがそれぞれ有する特性インピーダンス値がほぼ同等となるように厚みが選定された第２の絶縁層３３のみを形成するようにしても良い。
さらに上述の実施例においては、第１の絶縁層３２の厚みを50〔μｍ〕程度に選定し、第２の絶縁層３３の厚みを 200〔μｍ〕程度に選定するようにした場合について述べたが、本発明はこれに限らず、ベアチツプ２２が動作したときに、配線ライン２９の第１の部位と、第２の部位とがそれぞれ有する特性インピーダンス値をほぼ同等にすることができれば、第１の絶縁層３２と、第２の絶縁層３３との厚みをそれぞれ種々の厚みに選定するようにしても良い。
【００６０】
さらに上述の実施例においては、ベアチツプ２２の裏面２２Ｂ及び配線基板２１の一面２１Ａ間に設けられ、ベアチツプ２２が動作したときに、当該ベアチツプ２２の裏面２２Ｂの対向領域に位置する配線ライン２９の第１の部位と、当該配線ライン２９の対向領域から外れて位置する第２の部位とがそれぞれ有する特性インピーダンス値がほぼ同等となるように厚みが選定された絶縁材からなる絶縁層として、ソルダレジストからなる第１の絶縁層３２及び第３の絶縁層３３を適用するようにした場合について述べたが、本発明はこれに限らず、エポキシ系樹脂等のようにこの他種々の絶縁材からなる第１の絶縁層及び第２の絶縁層を適用するようにしても良い。
【００６１】
さらに上述の実施例においては、ＢＧＡパツケージ２０の製造手順において、両面基板４３のグランド層２６上に100〔μｍ〕程度の厚さを有する第１のプリプレグ４５を積層形成すると共に、電源層２７上に100〔μｍ〕程度の厚さを有する第２のプリプレグ４７を積層配置する（図４（Ｃ））ようにした場合について述べたが、本発明はこれに限らず、両面基板４３のグランド層２６上及び電源層２７上にそれぞれ100〔μｍ〕程度以上又は100〔μｍ〕程度以下の厚さを有するプリプレグを積層形成するようにしても良い。
【００６２】
さらに上述の実施例においては、本発明をＢＧＡパツケージ２０及びその製造方法に適用するようにした場合について述べたが、本発明はこれに限らず、例えばチツプサイズパツケージや、ピングリツドアレイ（Pin Grid Array）等のような単層又は多層の配線基板の一面上に、裏面が接地接続されたベアチツプがその裏面を当該一面に対向させて実装されるこの他種々の半導体装置及びその製造方法に適用するようにしても良い。また一面上に、裏面が接地接続されたベアチツプがその裏面を当該一面に対向させて実装される単層又は多層の配線基板に適用するようにしても良い。
【００６３】
【発明の効果】
上述のように本発明によれば、ベアチツプの裏面と配線基板の一面との間に、ベアチツプの裏面よりも小さい接続面を当該裏面に導通接続することによりベアチツプの裏面を接地接続するダイパツドを設け、配線基板の一面にダイパツドの接続面を避けて、ベアチツプの裏面と対向する対向領域から当該対向領域を外れた位置まで連続して配線ラインを形成すると共に、当該配線基板の一面上にダイパツドの接続面を露出させ、かつ配線ラインを覆うように第１の絶縁層を設け、さらにベアチツプの裏面と対向領域の第１の絶縁層との間に第２の絶縁層を設けるようにしたことにより、ベアチツプが動作したとき、ベアチツプの裏面の対向領域に位置する配線ラインの第１の部位がベアチツプの裏面に近づくことに起因して特性インピーダンス値が急激に低下することを防止し、反射ノイズの発生を防止することができ、かくして電気特性を容易に向上し得る半導体装置を実現することができる。
【００６４】
またベアチツプを実装するときに裏面を対向させる配線基板の一面の対向領域に、ベアチツプの裏面よりも小さい接続面を有し、接地接続されたダイパツドを形成すると共に、配線基板の一面にダイパツドの接続面を避けて、対向領域から当該対向領域を外れた位置まで連続して配線ラインを形成し、次いで配線基板の一面上にダイパツドの接続面を露出させ、かつ配線ラインを覆うように第１の絶縁層を形成すると共に、対向領域の第１の絶縁層上に第２の絶縁層を形成し、続いてベアチツプを第２の絶縁層に載上し裏面をダイパツドの接続面に導通接続して配線基板の一面上に実装するようにしたことにより、配線ラインにおける反射ノイズの発生を防止し得る半導体装置を従来の半導体装置を製造する製造手順とほぼ同じ製造手順で容易に製造することができ、かくして電気特性を容易に向上し得る半導体装置を容易に製造し得る半導体装置の製造方法を実現することができる。
【００６５】
さらに一面とベアチツプの裏面との間に、そのベアチツプの裏面よりも小さい接続面を当該裏面に導通接続することによりベアチツプの裏面を接地接続するダイパツドを設け、配線基板の一面にダイパツドの接続面を避けて、ベアチツプの裏面と対向する対向領域から当該対向領域を外れた位置まで連続して配線ラインを形成すると共に、当該配線基板の一面上にダイパツドの接続面を露出させ、かつ配線ラインを覆うように第１の絶縁層を設け、さらにベアチツプの裏面と対向領域の第１の絶縁層との間に第２の絶縁層を設けるようにしたことにより、ベアチツプが動作したとき、ベアチツプの裏面の対向領域に位置する配線ラインの第１の部位がベアチツプの裏面に近づくことに起因して特性インピーダンス値が急激に低下することを防止し、反射ノイズの発生を防止することができ、かくして電気特性を容易に向上し得る配線基板を実現することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例を示す略線的断面図である。
【図２】ＢＧＡパツケージの製造手順を示す略線的断面図である。
【図３】ＢＧＡパツケージの製造手順を示す略線的断面図である。
【図４】ＢＧＡパツケージの製造手順を示す略線的断面図である。
【図５】ＢＧＡパツケージの製造手順を示す略線的断面図である。
【図６】ＢＧＡパツケージの製造手順を示す略線的断面図である。
【図７】他の実施例による第２の絶縁層の説明に供する略線的上面図てある。
【図８】他の実施例による第２の絶縁層の説明に供する略線的断面図である。
【図９】従来のＢＧＡパツケージの構成を示す略線的斜視図である。
【図１０】従来のＢＧＡパツケージの構成を示す略線的断面図である。
【図１１】配線ラインにおける反射ノイズの発生の説明に供する略線的断面図である。
【図１２】従来の多層配線基板の一面に形成された配線ラインの説明に供する略線的上面図である。
【図１３】ベアチツプの回路の集積率が向上した場合にＢＧＡパツケージの多層配線基板の一面に形成される配線ラインの説明に供する略線的上面図である。
【符号の説明】
２０……ＢＧＡパツケージ、２１……多層配線基板、２１Ａ……一面、２２……ベアチツプ、２２Ａ……回路面、２２Ｂ……裏面、２９……配線ライン、３２……第１の絶縁層、３３……第２の絶縁層。
Claims (9)
- 配線基板の一面上に、ベアチツプの回路面と対向する裏面を上記配線基板の上記一面と対向させ、かつ当該裏面が接地接続されて上記ベアチツプが実装される半導体装置において、
上記ベアチツプの上記裏面と上記配線基板の上記一面との間に設けられ、上記ベアチツプの上記裏面よりも小さい接続面を当該裏面に導通接続することにより上記ベアチツプの上記裏面を上記接地接続するダイパツドと、
上記配線基板の上記一面に、上記ダイパツドの上記接続面を避けて、上記ベアチツプの上記裏面と対向する対向領域から当該対向領域を外れた位置まで連続して形成された配線ラインと、
上記配線基板の上記一面上に、上記ダイパツドの上記接続面を露出させ、かつ上記配線ラインを覆うように設けられる第１の絶縁層と、
上記ベアチツプの上記裏面と上記対向領域の上記第１の絶縁層との間に設けられる第２の絶縁層と
を具えることを特徴とする半導体装置。 - 上記第２の絶縁層は、
上記ベアチツプが動作したときに、上記配線ラインの上記対向領域に位置する第１の部位と、当該対向領域から外れて位置する第２の部位とがそれぞれ有する特性インピーダンス値がほぼ同等となるように厚みが選定された
ことを特徴とする請求項１に記載の半導体装置。 - 上記第２の絶縁層は、
上記第１の絶縁層のほぼ４倍の厚みを有するソルダレジストでなる
ことを特徴とする請求項１に記載の半導体装置。 - 配線基板の一面上に、ベアチツプの回路面と対向する裏面を上記配線基板の上記一面と対向させ、かつ当該裏面が接地接続されて上記ベアチツプが実装される半導体装置を製造する半導体装置の製造方法において、
上記ベアチツプを実装するときに上記裏面を対向させる上記配線基板の上記一面の対向領域に、上記ベアチツプの上記裏面よりも小さい接続面を有し、接地接続されたダイパツドを形成すると共に、上記配線基板の上記一面に、上記ダイパツドの上記接続面を避けて、上記対向領域から当該対向領域を外れた位置まで連続して配線ラインを形成する第１の工程と、
上記配線基板の上記一面上に、上記ダイパツドの上記接続面を露出させ、かつ上記配線ラインを覆うように第１の絶縁層を形成すると共に、上記対向領域の上記第１の絶縁層上に第２の絶縁層を形成する第２の工程と、
上記ベアチツプを、上記第２の絶縁層に載上し上記裏面を上記ダイパツドの上記接続面に導通接続して上記配線基板の上記一面上に実装する第３の工程と
を具えることを特徴とする半導体装置の製造方法。 - 上記第２の工程は、
上記対向領域の上記第１の絶縁層上に、上記ベアチツプが動作したとき上記配線ラインの上記対向領域に位置する第１の部位と、当該対向領域から外れて位置する第２の部位とがそれぞれ有する特性インピーダンス値がほぼ同等となるように厚みが選定された上記第２の絶縁層を形成する
ことを特徴とする請求項４に記載の半導体装置の製造方法。 - 上記第２の工程は、
上記対向領域の上記第１の絶縁層上に、当該第１の絶縁層のほぼ４倍の厚みを有するソルダレジストでなる上記第２の絶縁層を形成する
ことを特徴とする請求項４に記載の半導体装置の製造方法。 - 一面上に、ベアチツプの回路面と対向する裏面を上記一面と対向させ、かつ当該裏面が接地接続されて上記ベアチツプが実装される配線基板において、
上記一面と上記ベアチツプの上記裏面との間に設けられ、上記ベアチツプの上記裏面よりも小さい接続面を当該裏面に導通接続することにより上記ベアチツプの上記裏面を上記接地接続するダイパツドと、
上記一面に、上記ダイパツドの上記接続面を避けて、上記ベアチツプの上記裏面と対向する対向領域から当該対向領域を外れた位置まで連続して形成された配線ラインと、
上記一面上に、上記ダイパツドの上記接続面を露出させ、かつ上記配線ラインを覆うように設けられる第１の絶縁層と、
上記ベアチツプの上記裏面と上記対向領域の上記第１の絶縁層との間に設けられる第２の絶縁層と
を具えることを特徴とする配線基板。 - 上記第２の絶縁層は、
上記ベアチツプが動作したときに、上記配線ラインの上記対向領域に位置する第１の部位と、当該対向領域から外れて位置する第２の部位とがそれぞれ有する特性インピーダンス値がほぼ同等となるように厚みが選定された
ことを特徴とする請求項７に記載の配線基板。 - 上記第２の絶縁層は、
上記第１の絶縁層のほぼ４倍の厚みを有するソルダレジストでなる
ことを特徴とする請求項７に記載の配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1650997A JP3959697B2 (ja) | 1997-01-30 | 1997-01-30 | 半導体装置及び半導体装置の製造方法並びに配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1650997A JP3959697B2 (ja) | 1997-01-30 | 1997-01-30 | 半導体装置及び半導体装置の製造方法並びに配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10214912A JPH10214912A (ja) | 1998-08-11 |
| JP3959697B2 true JP3959697B2 (ja) | 2007-08-15 |
Family
ID=11918249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1650997A Expired - Fee Related JP3959697B2 (ja) | 1997-01-30 | 1997-01-30 | 半導体装置及び半導体装置の製造方法並びに配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3959697B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184414A (ja) * | 2006-01-06 | 2007-07-19 | Matsushita Electric Ind Co Ltd | 半導体素子実装用基板、半導体装置及び電子機器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62203395A (ja) * | 1986-03-03 | 1987-09-08 | セイコーエプソン株式会社 | 半導体装置 |
| JPH04171847A (ja) * | 1990-11-05 | 1992-06-19 | Hitachi Ltd | 混成集積回路装置 |
| JPH04303939A (ja) * | 1991-03-30 | 1992-10-27 | Dainippon Printing Co Ltd | リードフレームおよびこのリードフレームを用いた半導体装置 |
| JP3325351B2 (ja) * | 1993-08-18 | 2002-09-17 | 株式会社東芝 | 半導体装置 |
| JP3357435B2 (ja) * | 1993-11-24 | 2002-12-16 | 株式会社日立製作所 | 半導体集積回路装置 |
| JPH07226452A (ja) * | 1994-02-10 | 1995-08-22 | Toshiba Corp | 薄膜多層配線基板 |
| TW368745B (en) * | 1994-08-15 | 1999-09-01 | Citizen Watch Co Ltd | Semiconductor device with IC chip highly secured |
-
1997
- 1997-01-30 JP JP1650997A patent/JP3959697B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10214912A (ja) | 1998-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JP3670917B2 (ja) | 半導体装置及びその製造方法 | |
| JP4606849B2 (ja) | デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法 | |
| JP4361826B2 (ja) | 半導体装置 | |
| JP3502776B2 (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
| JP3895303B2 (ja) | メッキリード線を使用しないパッケージ基板の製造方法 | |
| JPH0697225A (ja) | 半導体装置 | |
| JPH045844A (ja) | Ｉｃ搭載用多層回路基板及びその製造法 | |
| JPH1056099A (ja) | 多層回路基板およびその製造方法 | |
| JP2000323645A (ja) | 半導体装置及びその製造方法 | |
| JP4070470B2 (ja) | 半導体装置用多層回路基板及びその製造方法並びに半導体装置 | |
| US6379996B1 (en) | Package for semiconductor chip having thin recess portion and thick plane portion | |
| JP3907845B2 (ja) | 半導体装置 | |
| JP2000151112A (ja) | 配線基板及びその製造方法 | |
| JP2001203300A (ja) | 配線用基板と半導体装置および配線用基板の製造方法 | |
| JP2751913B2 (ja) | 半導体装置用パッケージ | |
| JP2001015629A (ja) | 半導体装置及びその製造方法 | |
| JP3959697B2 (ja) | 半導体装置及び半導体装置の製造方法並びに配線基板 | |
| JPH08330356A (ja) | 導体層付異方性導電シートおよびこれを用いた配線基板 | |
| JP3024596B2 (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 | |
| JPH11163217A (ja) | 半導体装置 | |
| JPH10214917A (ja) | 半導体装置及び半導体装置の製造方法並びに配線基板 | |
| JP3337911B2 (ja) | 半導体装置及びその製造方法 | |
| TW571413B (en) | Method of manufacturing BGA substrate with high performance of heat dissipating structure | |
| JP3469168B2 (ja) | 配線基板及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050502 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060331 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070320 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070420 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070503 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |