JPH07226452A - 薄膜多層配線基板 - Google Patents
薄膜多層配線基板Info
- Publication number
- JPH07226452A JPH07226452A JP6015655A JP1565594A JPH07226452A JP H07226452 A JPH07226452 A JP H07226452A JP 6015655 A JP6015655 A JP 6015655A JP 1565594 A JP1565594 A JP 1565594A JP H07226452 A JPH07226452 A JP H07226452A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- impedance control
- wiring
- layers
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 安価に特性インピーダンスを制御することが
可能で、表面配線層に膨れや剥がれが無い薄膜多層基板
の構成を提供しようとするものである。 【構成】 ポリイミド樹脂を絶縁層とし複数の配線層が
積層された薄膜多層配線基板において、表面配線層に空
隔部を有するインピーダンス制御層および半導体素子を
接続する為のパッドを有することを特徴としている。加
えて前記空隔部を有するインピーダンス制御層のパター
ンが網目形状、ストライプ形状、アイランド形状または
これらを組み合わせた形状であることを特徴とし、さら
に前記空隔部を有するインピーダンス制御層は接地配線
または電源配線またはこれらの組み合わせであることを
特徴としている。
可能で、表面配線層に膨れや剥がれが無い薄膜多層基板
の構成を提供しようとするものである。 【構成】 ポリイミド樹脂を絶縁層とし複数の配線層が
積層された薄膜多層配線基板において、表面配線層に空
隔部を有するインピーダンス制御層および半導体素子を
接続する為のパッドを有することを特徴としている。加
えて前記空隔部を有するインピーダンス制御層のパター
ンが網目形状、ストライプ形状、アイランド形状または
これらを組み合わせた形状であることを特徴とし、さら
に前記空隔部を有するインピーダンス制御層は接地配線
または電源配線またはこれらの組み合わせであることを
特徴としている。
Description
【０００１】
【産業上の利用分野】この発明はポリイミド樹脂を絶縁
層とする薄膜多層配線基板に関し、特に信号線路の特性
インピーダンスを制御し、表面層に膨れ等が無い薄膜多
層配線基板に関する。
層とする薄膜多層配線基板に関し、特に信号線路の特性
インピーダンスを制御し、表面層に膨れ等が無い薄膜多
層配線基板に関する。
【０００２】
【従来の技術】近年コンピュータや通信機器の信号処理
の高速大容量化の要求に対し、配線密度が高く信号配線
の特性インピーダンスが適切にコントロールされた多層
配線基板が求められている。このような要求に対し集積
回路レベルの配線密度が可能な薄膜多層配線基板が注目
されており、とりわけ薄膜配線層間の絶縁膜としてポリ
イミド樹脂等の誘電率が低く膜厚を比較的厚く形成でき
る樹脂を用いた配線基板は、配線線路の特性インピーダ
ンスも高く設定する事が可能で高速化に適しているため
盛んに検討が進められている。
の高速大容量化の要求に対し、配線密度が高く信号配線
の特性インピーダンスが適切にコントロールされた多層
配線基板が求められている。このような要求に対し集積
回路レベルの配線密度が可能な薄膜多層配線基板が注目
されており、とりわけ薄膜配線層間の絶縁膜としてポリ
イミド樹脂等の誘電率が低く膜厚を比較的厚く形成でき
る樹脂を用いた配線基板は、配線線路の特性インピーダ
ンスも高く設定する事が可能で高速化に適しているため
盛んに検討が進められている。
【０００３】従来この配線線路の特性インピーダンスを
制御するために専用の配線層を用いて行っていた。図６
はこの様な薄膜多層配線を示したもので、（ａ）は半導
体素子が搭載された状態を示す断面図、（ｂ）は半導体
素子を取り除いた平面図でこの図のＡ−Ａ線での断面図
が（ａ）に相当する。セラミックやシリコン基板からな
るベース基板３１の上にインピーダンス制御層としての
接地層３２が形成されている。ポリイミド樹脂等の絶縁
層３３を介して第１信号層３４、第２信号層３５および
インピーダンス制御層としての電源層３６が形成されて
いる。表面層配線３７には半導体素子を搭載するための
ダイパッド３８と半導体素子４０の表面電極とボンディ
ングワイヤ４１で電気的に接続するためのボンディング
パッド３９が形成されている。
制御するために専用の配線層を用いて行っていた。図６
はこの様な薄膜多層配線を示したもので、（ａ）は半導
体素子が搭載された状態を示す断面図、（ｂ）は半導体
素子を取り除いた平面図でこの図のＡ−Ａ線での断面図
が（ａ）に相当する。セラミックやシリコン基板からな
るベース基板３１の上にインピーダンス制御層としての
接地層３２が形成されている。ポリイミド樹脂等の絶縁
層３３を介して第１信号層３４、第２信号層３５および
インピーダンス制御層としての電源層３６が形成されて
いる。表面層配線３７には半導体素子を搭載するための
ダイパッド３８と半導体素子４０の表面電極とボンディ
ングワイヤ４１で電気的に接続するためのボンディング
パッド３９が形成されている。
【０００４】この場合第１信号層３４、第２信号層３５
はインピーダンス制御層としての接地層３１と電源層３
６に挟まれた形になっており、インピーダンス制御層と
配線層間の距離と絶縁層３３の誘電率と配線巾等のパタ
ーン形状で決まる特性インピーダンスを有することにな
る。
はインピーダンス制御層としての接地層３１と電源層３
６に挟まれた形になっており、インピーダンス制御層と
配線層間の距離と絶縁層３３の誘電率と配線巾等のパタ
ーン形状で決まる特性インピーダンスを有することにな
る。
【０００５】
【発明が解決しようとする課題】上記のように、従来の
薄膜多層配線基板では信号線路の特性インピーダンスを
制御するために、専用のインピーダンス制御層を設けて
いた。このため工程数が増え工程期間が長くなるほか、
開発費も増加するという欠点を有していた。
薄膜多層配線基板では信号線路の特性インピーダンスを
制御するために、専用のインピーダンス制御層を設けて
いた。このため工程数が増え工程期間が長くなるほか、
開発費も増加するという欠点を有していた。
【０００６】本発明はこの様な事情に鑑みてなされたも
ので、安価に特性インピーダンスを制御することが可能
で、信頼性も高い薄膜多層基板の構成を提供しようとす
るものである。
ので、安価に特性インピーダンスを制御することが可能
で、信頼性も高い薄膜多層基板の構成を提供しようとす
るものである。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明では、ポリイミド樹脂を絶縁層とし複数の配線
層が積層された薄膜多層配線基板において、表面配線層
に空隔部を有するインピーダンス制御層および半導体素
子を接続する為のパッドを有することを特徴としてい
る。加えて前記空隔部を有するインピーダンス制御層の
パターンが網目形状、ストライプ形状、アイランド形状
またはこれらを組み合わせた形状であることを特徴と
し、さらに前記空隔部を有するインピーダンス制御層は
接地配線または電源配線またはこれらの組み合わせであ
ることを特徴としている。
に本発明では、ポリイミド樹脂を絶縁層とし複数の配線
層が積層された薄膜多層配線基板において、表面配線層
に空隔部を有するインピーダンス制御層および半導体素
子を接続する為のパッドを有することを特徴としてい
る。加えて前記空隔部を有するインピーダンス制御層の
パターンが網目形状、ストライプ形状、アイランド形状
またはこれらを組み合わせた形状であることを特徴と
し、さらに前記空隔部を有するインピーダンス制御層は
接地配線または電源配線またはこれらの組み合わせであ
ることを特徴としている。
【０００８】一般に信号線路の特性インピーダンスは、
信号配線と直流的あるいは交流的な接地配線との間の距
離およびその間の絶縁体の誘電率およびパターン形状に
よってきまる。本発明ではこの接地配線（換言すれば直
流的な接地層または電源層、あるいは両者からなるイン
ピーダンス制御層）を、半導体素子の接続用パッドしか
存在せずスペースが広く空いている表面配線層に着目
し、ここに配置するようにした。インピーダンス制御層
は表面配線層のほぼ全面に分布しているので、特性イン
ピーダンスを均一化する事ができる。さらにこのインピ
ーダンス制御層の形状を要求仕様に応じ変化させてい
る。
信号配線と直流的あるいは交流的な接地配線との間の距
離およびその間の絶縁体の誘電率およびパターン形状に
よってきまる。本発明ではこの接地配線（換言すれば直
流的な接地層または電源層、あるいは両者からなるイン
ピーダンス制御層）を、半導体素子の接続用パッドしか
存在せずスペースが広く空いている表面配線層に着目
し、ここに配置するようにした。インピーダンス制御層
は表面配線層のほぼ全面に分布しているので、特性イン
ピーダンスを均一化する事ができる。さらにこのインピ
ーダンス制御層の形状を要求仕様に応じ変化させてい
る。
【０００９】
【作用】本発明では搭載する部品の接続用パッドを形成
することが主目的であった表面配線層をインピーダンス
制御層に兼用することにより、従来技術では独立に設け
られていたインピーダンス制御層を削減することができ
るので、設計工数、製造工数ともに短縮することが可能
である。
することが主目的であった表面配線層をインピーダンス
制御層に兼用することにより、従来技術では独立に設け
られていたインピーダンス制御層を削減することができ
るので、設計工数、製造工数ともに短縮することが可能
である。
【００１０】特性インピーダンスとして望ましい値は使
用する半導体素子の種類によって異なるが、一般的には
50〜100 Ωとされている。特性インピーダンスが低い場
合には配線の負荷が増大し高速動作を妨げる。そのため
負荷駆動能力の高いバッファを使用しなければならなく
なり、スイッチングノイズが増大し消費電力も増加す
る。従って高速動作が必要な多層配線基板では線路のイ
ンピーダンスコントロールが必須となる。本発明では少
なくとも一つのインピーダンス制御層を表面配線層に設
け、信号層の特性インピーダンスをコントロールするこ
とによりインピーダンス制御層を削減している。搭載部
品の接続パッド部分はインピーダンス制御できないこと
になるが、信号層の設計の考慮により影響を最小限に納
めることは可能であり、総合的にはコスト低減の効果の
方が大になる。
用する半導体素子の種類によって異なるが、一般的には
50〜100 Ωとされている。特性インピーダンスが低い場
合には配線の負荷が増大し高速動作を妨げる。そのため
負荷駆動能力の高いバッファを使用しなければならなく
なり、スイッチングノイズが増大し消費電力も増加す
る。従って高速動作が必要な多層配線基板では線路のイ
ンピーダンスコントロールが必須となる。本発明では少
なくとも一つのインピーダンス制御層を表面配線層に設
け、信号層の特性インピーダンスをコントロールするこ
とによりインピーダンス制御層を削減している。搭載部
品の接続パッド部分はインピーダンス制御できないこと
になるが、信号層の設計の考慮により影響を最小限に納
めることは可能であり、総合的にはコスト低減の効果の
方が大になる。
【００１１】また本発明のインピーダンス制御層は空隔
部を有しているので、ポリイミド樹脂の硬化時に発生す
るガスはこの空隔部より逃がすことができ、表面配線層
（金属層）の膨れや剥がれを防止することができる。
部を有しているので、ポリイミド樹脂の硬化時に発生す
るガスはこの空隔部より逃がすことができ、表面配線層
（金属層）の膨れや剥がれを防止することができる。
【００１２】
【実施例】次に本発明の実施例を図面を参照して説明す
る。図１（ａ）は本発明の第１実施例の断面図であり、
半導体素子が搭載された状態を示している。図１（ｂ）
はその平面図であるが、パッドの形状を示すために半導
体素子は取り除いてある。同図でＡ−Ａ線での断面図が
図１（ａ）に相当する。図１（ａ）においてセラミック
やシリコン基板からなるベース基板１の上にインピーダ
ンス制御層となる接地層２が形成されている。ポリイミ
ド樹脂の絶縁層３ａを介して第１信号層４、さらに絶縁
層３ｂを介して第２信号層５、さらに絶縁層３ｃを介し
て表面配線層６が形成されている。表面配線層６には半
導体素子１０を搭載するためのダイパッド７と半導体素
子１０の表面電極とボンディングワイヤ１１で電気的に
接続するためのボンディングパッド８が形成され、残り
の領域はインピーダンス制御層としての電源層９で覆わ
れている。この電源層９は図１（ｂ）に平面的に示す様
に網目状の形状をなしている。
る。図１（ａ）は本発明の第１実施例の断面図であり、
半導体素子が搭載された状態を示している。図１（ｂ）
はその平面図であるが、パッドの形状を示すために半導
体素子は取り除いてある。同図でＡ−Ａ線での断面図が
図１（ａ）に相当する。図１（ａ）においてセラミック
やシリコン基板からなるベース基板１の上にインピーダ
ンス制御層となる接地層２が形成されている。ポリイミ
ド樹脂の絶縁層３ａを介して第１信号層４、さらに絶縁
層３ｂを介して第２信号層５、さらに絶縁層３ｃを介し
て表面配線層６が形成されている。表面配線層６には半
導体素子１０を搭載するためのダイパッド７と半導体素
子１０の表面電極とボンディングワイヤ１１で電気的に
接続するためのボンディングパッド８が形成され、残り
の領域はインピーダンス制御層としての電源層９で覆わ
れている。この電源層９は図１（ｂ）に平面的に示す様
に網目状の形状をなしている。
【００１３】即ち表面配線層は基本的にはインピーダン
スを制御する電源層で覆われており、その中で半導体素
子１０の接続に必要なダイパッド６とボンディングパッ
ド７とが、周囲をくりぬかれ絶縁された状態で形設され
ている。電源層９を網目状に形成しているので、絶縁層
３ａ〜３ｃにポリイミド樹脂を使用した場合、その硬化
時に発生するガスが抜け易く表面配線層の膨れや剥がれ
等を防止できる。
スを制御する電源層で覆われており、その中で半導体素
子１０の接続に必要なダイパッド６とボンディングパッ
ド７とが、周囲をくりぬかれ絶縁された状態で形設され
ている。電源層９を網目状に形成しているので、絶縁層
３ａ〜３ｃにポリイミド樹脂を使用した場合、その硬化
時に発生するガスが抜け易く表面配線層の膨れや剥がれ
等を防止できる。
【００１４】具体的には次のようにして本実施例の薄膜
多層配線基板を製作した。即ちアルミナよりなるベース
基板１の表面を平滑化して、その上に蒸着でTi／Cu／Ti
を基材全面に形成し、フォトレジストをスピンコート、
露光、現像し、所定の必要パターン以外の部分をエッチ
ング除去することにより接地層２を形成した。続いてポ
リイミド樹脂をスピンナにより塗布し絶縁層３ａを接地
層２上に厚さ20μｍに形成した。同様な工程を繰り返し
て第１信号層４、絶縁層３ｂ、第２信号層５、絶縁層３
ｃを順次形成し、表面配線層はワイヤボンディングに適
合させるようにTi/Cu/Ni/Au で形成した。インピーダン
ス制御層である接地層２および電源層８のパターン形状
は、開口率50％、ピッチ 100μｍの網目形状とし、配線
の線巾は30μｍとした。この結果第１信号層および第２
信号層の特性インピーダンスをほぼ50Ωとすることがで
きた。
多層配線基板を製作した。即ちアルミナよりなるベース
基板１の表面を平滑化して、その上に蒸着でTi／Cu／Ti
を基材全面に形成し、フォトレジストをスピンコート、
露光、現像し、所定の必要パターン以外の部分をエッチ
ング除去することにより接地層２を形成した。続いてポ
リイミド樹脂をスピンナにより塗布し絶縁層３ａを接地
層２上に厚さ20μｍに形成した。同様な工程を繰り返し
て第１信号層４、絶縁層３ｂ、第２信号層５、絶縁層３
ｃを順次形成し、表面配線層はワイヤボンディングに適
合させるようにTi/Cu/Ni/Au で形成した。インピーダン
ス制御層である接地層２および電源層８のパターン形状
は、開口率50％、ピッチ 100μｍの網目形状とし、配線
の線巾は30μｍとした。この結果第１信号層および第２
信号層の特性インピーダンスをほぼ50Ωとすることがで
きた。
【００１５】本実施例ではインピーダンス制御層のパタ
ーンを網目形状としたが、図２の平面図に示すストライ
プ形状、図３の平面図に示すアイランド形状、あるいは
これらの組み合わせパターンであってもよい。
ーンを網目形状としたが、図２の平面図に示すストライ
プ形状、図３の平面図に示すアイランド形状、あるいは
これらの組み合わせパターンであってもよい。
【００１６】ストライプ形状とした場合は、後述するよ
うに一つのインピーダンス制御層に接地配線と電源配線
を同居させる場合等に有効である。アイランド形状は比
較的まとまった領域に分けてインピーダンス制御したい
場合に有効である。アイランド間の接続は図３の様に表
面層で接続するか、ヴィアホールを介して信号層で接続
することもできる。またストライプ形状とアイランド形
状は接地配線または電源配線を二種類以上に分割したい
場合に有効である。
うに一つのインピーダンス制御層に接地配線と電源配線
を同居させる場合等に有効である。アイランド形状は比
較的まとまった領域に分けてインピーダンス制御したい
場合に有効である。アイランド間の接続は図３の様に表
面層で接続するか、ヴィアホールを介して信号層で接続
することもできる。またストライプ形状とアイランド形
状は接地配線または電源配線を二種類以上に分割したい
場合に有効である。
【００１７】比較例としてインピーダンス制御層として
シート形状を用いた場合の平面図を図４に示す。マイク
ロ波等の周波数が非常に高く波長の短い領域では、電気
的不連続が少なく非常に好ましい実施態様であるが、前
述のようにポリイミド樹脂を使用した場合には、ポリイ
ミド樹脂硬化時に発生するガスによりシート部分に膨れ
や剥がれが生じ易い。本発明は電気的不連続性について
ある程度妥協し得る150MHz程度までの用途には、価格対
性能比において好適である。
シート形状を用いた場合の平面図を図４に示す。マイク
ロ波等の周波数が非常に高く波長の短い領域では、電気
的不連続が少なく非常に好ましい実施態様であるが、前
述のようにポリイミド樹脂を使用した場合には、ポリイ
ミド樹脂硬化時に発生するガスによりシート部分に膨れ
や剥がれが生じ易い。本発明は電気的不連続性について
ある程度妥協し得る150MHz程度までの用途には、価格対
性能比において好適である。
【００１８】また上記の実施例では半導体素子の接続を
ワイヤボンディング法で説明したが、パッドはワイヤボ
ンディング用に限らずＴＡＢ（Tape Automated Bondin
g）用でもよいことはいうまでもない。また表面配線層
に搭載される部品は半導体素子に限られず、コンデンサ
の様な受動部品も含まれる。またインピーダンス制御層
は接地層を最上層に、電源層を最下層としてもよい。
ワイヤボンディング法で説明したが、パッドはワイヤボ
ンディング用に限らずＴＡＢ（Tape Automated Bondin
g）用でもよいことはいうまでもない。また表面配線層
に搭載される部品は半導体素子に限られず、コンデンサ
の様な受動部品も含まれる。またインピーダンス制御層
は接地層を最上層に、電源層を最下層としてもよい。
【００１９】次に本発明の第２の実施例を図５を参照し
て説明する。図５は本実施例の薄膜多層基板に半導体素
子を搭載した状態を模式的に示す断面図である。図にお
いて２１はセラミック等のベース基板で、平滑化された
その表面に第１信号層２２が形成されており、ポリイミ
ド樹脂の絶縁層２３ａを介して第２信号層２４、更に絶
縁層２３ｂを介して表面配線層２５が形成されている。
表面配線層２５は半導体素子を搭載するためのダイパッ
ド２６とボンディングパッド２７とインピーダンス制御
層としての接地層２８とから構成されている。この場合
電源配線は独立層としては存在せず第１信号層２２もし
くは第２信号層２４の中に共存している。 従ってイン
ピーダンス制御層は片側だけになるので制御精度は第１
の実施例に比較して劣るが、第１信号層２２と第２信号
層配線層２４の配線巾を変える等でインピーダンスをほ
ぼ同一にすることも可能である。本実施例の長所は配線
層を更に１層削減できるので低コストになり、コスト的
な要求が優先される用途には特に有効な構成である。こ
の実施例では電源配線を信号層に同居させたが、電源配
線と接地配線を図２の様なストライプ形状にして、例え
ば櫛歯状に組み合わせて表面配線層に同居させることも
可能である。
て説明する。図５は本実施例の薄膜多層基板に半導体素
子を搭載した状態を模式的に示す断面図である。図にお
いて２１はセラミック等のベース基板で、平滑化された
その表面に第１信号層２２が形成されており、ポリイミ
ド樹脂の絶縁層２３ａを介して第２信号層２４、更に絶
縁層２３ｂを介して表面配線層２５が形成されている。
表面配線層２５は半導体素子を搭載するためのダイパッ
ド２６とボンディングパッド２７とインピーダンス制御
層としての接地層２８とから構成されている。この場合
電源配線は独立層としては存在せず第１信号層２２もし
くは第２信号層２４の中に共存している。 従ってイン
ピーダンス制御層は片側だけになるので制御精度は第１
の実施例に比較して劣るが、第１信号層２２と第２信号
層配線層２４の配線巾を変える等でインピーダンスをほ
ぼ同一にすることも可能である。本実施例の長所は配線
層を更に１層削減できるので低コストになり、コスト的
な要求が優先される用途には特に有効な構成である。こ
の実施例では電源配線を信号層に同居させたが、電源配
線と接地配線を図２の様なストライプ形状にして、例え
ば櫛歯状に組み合わせて表面配線層に同居させることも
可能である。
【００２０】またベース基板自体が電源層や接地層を内
蔵する厚膜系の同時焼成セラミック多層基板である場合
は、この電源層よりヴィアホールを介して電源の供給を
受けるようにしてもよい。またこのインピーダンス制御
層のパターン形状は、上記のストライプ形状の他網目形
状、アイランド形状であってもよいことはいうまでもな
い。
蔵する厚膜系の同時焼成セラミック多層基板である場合
は、この電源層よりヴィアホールを介して電源の供給を
受けるようにしてもよい。またこのインピーダンス制御
層のパターン形状は、上記のストライプ形状の他網目形
状、アイランド形状であってもよいことはいうまでもな
い。
【００２１】
【発明の効果】以上説明した様にインピーダンス制御す
るためには従来技術では最低４層乃至５層必要だった層
構成が、本発明によれば３層乃至４層で済むことにな
る。従って薄膜多層基板の製造工程が４／５乃至３／４
に短縮することが可能になり、仮に各層の開発に必要な
経費が同一であるとすれば、開発費もら約４／５乃至３
／４で済むようになる。これによりインピーダンスが制
御された薄膜多層基板を安価に得ることができる。
るためには従来技術では最低４層乃至５層必要だった層
構成が、本発明によれば３層乃至４層で済むことにな
る。従って薄膜多層基板の製造工程が４／５乃至３／４
に短縮することが可能になり、仮に各層の開発に必要な
経費が同一であるとすれば、開発費もら約４／５乃至３
／４で済むようになる。これによりインピーダンスが制
御された薄膜多層基板を安価に得ることができる。
【００２２】さらにインピーダンス制御層のパターンを
網目形状、ストライプ形状、アイランド形状等空隔部を
有するパターンにしたので、ポリイミド樹脂硬化時に発
生するガスを逃がすことができ、表面配線層の膨れや剥
がれを防止することができる。
網目形状、ストライプ形状、アイランド形状等空隔部を
有するパターンにしたので、ポリイミド樹脂硬化時に発
生するガスを逃がすことができ、表面配線層の膨れや剥
がれを防止することができる。
【図１】（ａ）は本発明の第１の実施例に係わる薄膜多
層基板に半導体素子を搭載した状態を模式的に表した断
面図。（ｂ）は同じく平面図で半導体素子を取り除いた
状態を示す。
層基板に半導体素子を搭載した状態を模式的に表した断
面図。（ｂ）は同じく平面図で半導体素子を取り除いた
状態を示す。
【図２】本発明の第１実施例に係わり表面配線層の異な
る実施形態を示す平面図。
る実施形態を示す平面図。
【図３】本発明の第１実施例に係わり表面配線層の更に
異なる実施形態を示す平面図。
異なる実施形態を示す平面図。
【図４】比較例としてシート形状のインピーダンス制御
層を表面配線層に用いた場合の平面図。
層を表面配線層に用いた場合の平面図。
【図５】本発明の第２の実施例に係わる薄膜多層基板に
半導体素子を搭載した状態を模式的に表した断面図。
半導体素子を搭載した状態を模式的に表した断面図。
【図６】（ａ）は従来技術に係わる薄膜多層基板に半導
体素子を搭載した状態を模式的に表した断面図。（ｂ）
は同じく平面図で半導体素子を取り除いた状態を示す。
体素子を搭載した状態を模式的に表した断面図。（ｂ）
は同じく平面図で半導体素子を取り除いた状態を示す。
１ … ベース基板 ２ … 接地層 ３ … 絶縁層 ４ … 第１信号層 ５ … 第２信号層 ６ … 表面配線層 ７ … ダイパッド ８ … ボンディングパッド ９ … 電源層 １０ … 半導体素子 １１ … ボンディングワイヤ
Claims (3)
- 【請求項１】 ポリイミド樹脂を絶縁層とし複数の配線
層が積層された薄膜多層配線基板において、最上層に空
隔部を有するインピーダンス制御層および半導体素子を
接続する為のパッドを有することを特徴とする薄膜多層
配線基板。 - 【請求項２】 前記空隔部を有するインピーダンス制御
層のパターンが網目形状、ストライプ形状、アイランド
形状またはこれらを組み合わせた形状であることを特徴
とする請求項１記載の薄膜多層配線基板。 - 【請求項３】 前記空隔部を有するインピーダンス制御
層が接地配線または電源配線またはこれらの組み合わせ
であることを特徴とする請求項１記載の薄膜多層配線基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6015655A JPH07226452A (ja) | 1994-02-10 | 1994-02-10 | 薄膜多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6015655A JPH07226452A (ja) | 1994-02-10 | 1994-02-10 | 薄膜多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07226452A true JPH07226452A (ja) | 1995-08-22 |
Family
ID=11894748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6015655A Pending JPH07226452A (ja) | 1994-02-10 | 1994-02-10 | 薄膜多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07226452A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10214912A (ja) * | 1997-01-30 | 1998-08-11 | Sony Corp | 半導体装置及び半導体装置の製造方法並びに配線基板 |
| EP0880179A2 (en) * | 1997-05-20 | 1998-11-25 | Fujitsu Limited | Venting hole designs for multilayer conductor-dielectric structures |
| JP2004111544A (ja) * | 2002-09-17 | 2004-04-08 | Ngk Spark Plug Co Ltd | 多層配線基板 |
| JP2009206379A (ja) * | 2008-02-29 | 2009-09-10 | Nitto Denko Corp | 配線回路基板 |
-
1994
- 1994-02-10 JP JP6015655A patent/JPH07226452A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10214912A (ja) * | 1997-01-30 | 1998-08-11 | Sony Corp | 半導体装置及び半導体装置の製造方法並びに配線基板 |
| EP0880179A2 (en) * | 1997-05-20 | 1998-11-25 | Fujitsu Limited | Venting hole designs for multilayer conductor-dielectric structures |
| EP0880179A3 (en) * | 1997-05-20 | 1999-06-02 | Fujitsu Limited | Venting hole designs for multilayer conductor-dielectric structures |
| US6106923A (en) * | 1997-05-20 | 2000-08-22 | Fujitsu Limited | Venting hole designs for multilayer conductor-dielectric structures |
| JP2004111544A (ja) * | 2002-09-17 | 2004-04-08 | Ngk Spark Plug Co Ltd | 多層配線基板 |
| JP2009206379A (ja) * | 2008-02-29 | 2009-09-10 | Nitto Denko Corp | 配線回路基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3732927B2 (ja) | 多層配線基板 | |
| US5488542A (en) | MCM manufactured by using thin film multilevel interconnection technique | |
| US4439813A (en) | Thin film discrete decoupling capacitor | |
| US5185502A (en) | High power, high density interconnect apparatus for integrated circuits | |
| EP0145862B1 (en) | Metallization of a ceramic substrate | |
| JPH03246993A (ja) | 実装基板 | |
| US4419818A (en) | Method for manufacturing substrate with selectively trimmable resistors between signal leads and ground structure | |
| JP2664408B2 (ja) | 混成集積回路の製造方法 | |
| US5127986A (en) | High power, high density interconnect method and apparatus for integrated circuits | |
| JPH11112142A (ja) | 多層配線基板 | |
| JPH11163539A (ja) | 多層配線基板 | |
| JPH07226452A (ja) | 薄膜多層配線基板 | |
| GB2189084A (en) | Integrated circuit packaging | |
| JP3238685B2 (ja) | 集積マイクロ波アセンブリの製造方法 | |
| JPS6116415A (ja) | 配線体 | |
| JPH08250824A (ja) | 共線終端伝送線構造およびその製造方法 | |
| JPS6359535B2 (ja) | ||
| JPH07307434A (ja) | 実装基板 | |
| JP2002084108A (ja) | 伝送線路チップとその製造方法及びマルチチップモジュール | |
| JP3227828B2 (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
| JP3880921B2 (ja) | 金属ベース配線基板及びその基板を使った高周波装置 | |
| JPS6370442A (ja) | 多層配線基板 | |
| JP3337368B2 (ja) | 中継基板 | |
| JP2531467B2 (ja) | テ―プキャリアパッケ―ジ | |
| JPH0278253A (ja) | 多層プラスチックチップキャリア |