JPS6359535B2 - - Google Patents

Info

Publication number
JPS6359535B2
JPS6359535B2 JP55090129A JP9012980A JPS6359535B2 JP S6359535 B2 JPS6359535 B2 JP S6359535B2 JP 55090129 A JP55090129 A JP 55090129A JP 9012980 A JP9012980 A JP 9012980A JP S6359535 B2 JPS6359535 B2 JP S6359535B2
Authority
JP
Japan
Prior art keywords
insulating layer
component
wiring
recess
metal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55090129A
Other languages
English (en)
Other versions
JPS5715447A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP9012980A priority Critical patent/JPS5715447A/ja
Priority to US06/277,807 priority patent/US4544989A/en
Priority to DE3125518A priority patent/DE3125518C2/de
Priority to FR8112887A priority patent/FR2485866B1/fr
Publication of JPS5715447A publication Critical patent/JPS5715447A/ja
Publication of JPS6359535B2 publication Critical patent/JPS6359535B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明は、IC，LSI等の電子部品を、厚膜、薄
膜導体及び絶縁層から成る金属板をベースとした
配線基板上に１個又は複数個搭載してなる部品搭
載基板に関するものである。
従来、放熱性の向上を企図して使用されている
金属板をベースとした部品搭載基板においては、
金属板上の絶縁層にデバイスを取り付け、ワイヤ
ーボンド等によりその絶縁層上の配線と通電回路
を形成しているのが一般的である。第１図にこの
１例を示す。第１図の構造は金属板１１上に絶縁
層１２を層設し、この絶縁層１２上に配線パター
ン１３とデバイス１４を配設し、デバイス１４と
配線パターン１３をワイヤーで接続したものであ
る。この構造に於いては、金属板を用いていると
いえども絶縁物上にデバイス１４を取り付ける
為、絶縁物の熱抵抗が大きく放熱性の低下をきた
すとともに部品搭載基板全体の厚さは主に金属板
１１の厚さとデバイス１４の厚さの和によつて決
定され、薄膜等の材料厚を薄くしても飛躍的に部
品搭載基板全体の薄型化を図ることは困難であ
る。
本発明は上記問題点に鑑み、放熱性を向上させ
るとともに薄型化を可能とし、しかも金属板と接
続用リードのシヨート防止を達成した新規有用な
部品搭載基板を提供することを目的とするもので
ある。
以下、本発明を実施例に従つて図面を参照しな
がら詳細に説明する。
第２図は本発明の１実施例を示す部品搭載基板
の構成図である。第３図は第２図に示す部品搭載
基板の製造工程図である。以下、製造工程手順に
従つて本実施例を説明する。
第３図ａに示す如く、洗浄されたAl，Cu等か
ら成る金属ベース板３３上に、予めパンチング、
エツチング等によりデバイスホール部３４を刳り
貫いた高絶縁性接着シート３５（たとえば接着力
を有するポリアミドイミド、接着剤を塗布したポ
リイミドフイルム等）を配し第３図ｂに示す如
く、接着シート３５上面（即ち後述する下部配線
形成面）を保護するために保護シート３６を載置
し、弾性耐熱ゴム３７を使用して、上下両側から
矢印の方向に加圧保温する。尚、高絶縁性接着シ
ート３５の代わりに、液状若しくはペースト状の
絶縁性接着剤を印刷、ロールコータ等の手法で塗
布しても良い。この場合デバイスホール部３４の
接着剤はとりのぞいておく。以上の工程を経て第
３図ｃに示す如く、金属ベース板３３上の一主面
にデバイスホール部３４を有する接着シート３５
が固着される。接着シート３５は絶縁層として機
能し、そのフラツトネスは下部配線形成に有効で
ある。
その後この接着シート３５をマスクとしてデバ
イスホール部３４の金属板３３をエツチングしデ
バイスホール３４を形成する。この状態を第３図
ｄに示す。この状態は高絶縁性接着シート３５を
マスクにしてデバイスホール３４のエツチングを
行うと同時に、エツチング時に生じるデバイスホ
ール内のエーバーエツチにより、上記絶縁物３５
が、残ることを利用し第３図d′の如く金属基板
（デバイスホールエツジ）と接続用リード４０
（ワイヤーボンドも含む）のシヨート防止が可能
となる。
次に、接着シート３５上にイオン工学的手法
（蒸着法、スパツタリング法から成る下部配線３
８を形成する。この下部配線３８の配線パターン
形成法としては次の(1)，(2)，(3)に示す方法が実施
に供される。
(1) 下部配線材料を全面デポジシヨン後、レジス
ト塗布し、フオトエツチングを行なつて下部配
線３８をパターン形成する方法。
(2) 最初にレジスト塗布し、フオトエツチングに
より下部配線３８のパターンを形成した後、上
方より下部配線材料をデポジシヨンし、レジス
トを剥離するいわゆるリフト・オフ法。
(3) 下部配線材料を全面デポジシヨン後配線の必
要な部分のみをレジスト印刷で被い、エツチン
グを行つて下部配線３８をパターン形成する方
法。
(1)，(2)または(3)の方法によつて形成された下部
配線３８の状態を第３図ｅに示す。
尚、イオン工学的手法によらず、金属箔を接着
シート３５に付着させ、上記(1)又は(3)の方法にて
下部配線３８を形成することも可能である。
次に本実施例では第３図ｆで示す如く、デバイ
スと基板の接続法としてテープキヤリヤデバイス
による半田付を採用しているため、接続部分に印
刷による半田を形成する。
本実施例ではデバイスホール３８にフオーミン
グを行つていないフオーミングレステープキヤリ
ヤデバイス３９をデバイス表面が基板上に現われ
ない状態に埋設し配線にフオーミングレスアウタ
ーリードボンデイングを行ない通電回路を構成す
る。この場合の接続法としては、熱圧着方式、
Au−Sn共晶方式等を採用しても良いが、これら
の場合にはリード材料と配線材料の組み合せを変
えれば良い。また、良好な放熱性を得たいならば
導電ペースト等でデバイスのダイボンドを行なつ
ても良い。デバイストしては、ワイヤーボンド、
ビームリードチツプ等を用いても良くデバイス数
は１個以上多数個であつても、まつたく同様であ
る。
以上の内容は、単層配線だけについて述べてい
るが上下に多層化された配線を含む多層配線構造
のものについても本発明は実施可能である。
以上詳説した如く本発明は、高絶縁性接着シー
トをマスクとして金属板上のデバイスホールのエ
ツチングを行なうと共に、そのエツチング時に生
じるデバイスホール内のオーバエツチにより絶縁
物（高絶縁性接着シート）が残り、高絶縁性接着
シートのマスクとしてのホールパターンがデバイ
スホールより小さくなることを利用して金属基板
と接続用リードのシヨートを防止することを利点
とする部品搭載用基板である。
また、本発明は、従来の形成方法と比較して放
熱性の向上、薄型化を可能にし、しかも工程の簡
略化が図れ、コスト面でも優れている。
【図面の簡単な説明】
第１図は従来の部品搭載用基板の構成図であ
る。第２図は本発明の基調となる部品搭載用基板
の構成図である。第３図ａ，ｂ，ｃ，ｄ，ｅ，ｆ
は第２図に示す部品搭載用基板の製造工程図であ
る。 ３３：銭属板、３４：デバイスホール、３５：
高絶縁性接着シート、３８：下部配線、３９：デ
バイス、４０：接続用リード。

Claims (1)

  1. 【特許請求の範囲】 １ 放熱機能を有する金属基板と、 該金属基板の一主面上に形成された部品埋設用
    の凹部と、 前記金属基板の主面上に形成され、前記凹部の
    端部に延出された絶縁層と、 該絶縁層上に選択的に形成された配線層と、 前記凹部内に固着され、前記配線層との間で電
    気的に接続された部品と、を備えてなることを特
    徴とする部品搭載基板。 ２ 金属基板の一主面上に部品搭載部を刳り貫い
    た絶縁層を配し、該絶縁層をマスクとして前記金
    属基板に部品搭載用の凹部を形成する工程と、前
    記絶縁層上に配線層をパターン形成する工程と、
    前記凹部に部品を埋設し、前記配線層と電気的に
    接続する工程と、を具備して成る部品搭載基板の
    製造方法。
JP9012980A 1980-06-30 1980-06-30 Production of substrate for carrying components Granted JPS5715447A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9012980A JPS5715447A (en) 1980-06-30 1980-06-30 Production of substrate for carrying components
US06/277,807 US4544989A (en) 1980-06-30 1981-06-26 Thin assembly for wiring substrate
DE3125518A DE3125518C2 (de) 1980-06-30 1981-06-29 Verfahren zur Herstellung einer dünnen Verdrahtungsanordnung
FR8112887A FR2485866B1 (fr) 1980-06-30 1981-06-30 Substrat de cablage mince

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9012980A JPS5715447A (en) 1980-06-30 1980-06-30 Production of substrate for carrying components

Publications (2)

Publication Number Publication Date
JPS5715447A JPS5715447A (en) 1982-01-26
JPS6359535B2 true JPS6359535B2 (ja) 1988-11-21

Family

ID=13989893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9012980A Granted JPS5715447A (en) 1980-06-30 1980-06-30 Production of substrate for carrying components

Country Status (1)

Country Link
JP (1) JPS5715447A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3032071U (ja) * 1996-06-05 1996-12-13 スケーター株式会社 多目的な化粧用品収納テーブル

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61287129A (ja) * 1985-06-13 1986-12-17 Matsushita Electric Works Ltd 電子素子用チツプキヤリア
JPS61287128A (ja) * 1985-06-13 1986-12-17 Matsushita Electric Works Ltd 電子素子用チツプキヤリア
JPS6215882A (ja) * 1985-07-12 1987-01-24 松下電工株式会社 電子素子用チツプキヤリア
JPS63311746A (ja) * 1987-06-15 1988-12-20 Mitsubishi Gas Chem Co Inc Ｉｃチップ搭載用多層板の製造法
JP2597264B2 (ja) * 1992-02-10 1997-04-02 鐘紡株式会社 かつら及びかつらの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5028272A (ja) * 1973-07-11 1975-03-22

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5028272A (ja) * 1973-07-11 1975-03-22

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3032071U (ja) * 1996-06-05 1996-12-13 スケーター株式会社 多目的な化粧用品収納テーブル

Also Published As

Publication number Publication date
JPS5715447A (en) 1982-01-26

Similar Documents

Publication Publication Date Title
US5661089A (en) Method for making a semiconductor chip package with enhanced thermal conductivity
JP2003522401A (ja) 積層型集積回路パッケージ
JP2001060648A (ja) リードフレーム及びその製造方法並びに半導体装置
JPH02272737A (ja) 半導体の突起電極構造及び突起電極形成方法
JP3502800B2 (ja) 半導体装置の製造方法
JPH07201864A (ja) 突起電極形成方法
JPS6359535B2 (ja)
JPH11126795A (ja) 実装基板およびその製造方法ならびに電子部品の実装方法
GB2334375A (en) Mounting electronic devices on substrates
JPH06177315A (ja) 多層リードフレーム
JPH05327152A (ja) 配線基板及びその製造方法
JP2636602B2 (ja) 半導体装置
JP2799465B2 (ja) 磁性合金層被覆回路基板
JP2000114412A (ja) 回路基板の製造方法
JPH08222828A (ja) プリント配線板及びその製造方法
JP3337911B2 (ja) 半導体装置及びその製造方法
JP3214507B2 (ja) 電子部品、電子回路素子搭載用基板及びその製造方法
JP2649438B2 (ja) 回路部品搭載用端子を備えた回路基板及びその製造法
JP2863358B2 (ja) セラミック多層基板
JP2787230B2 (ja) 電子部品塔載用基板
JP3177934B2 (ja) マルチチップ半導体装置
JP2532400Y2 (ja) ハイブリットｉｃ
JP3959697B2 (ja) 半導体装置及び半導体装置の製造方法並びに配線基板
JP3565872B2 (ja) 薄膜多層配線基板
JPH0636592Y2 (ja) 混成集積回路装置