JP2001060648A - リードフレーム及びその製造方法並びに半導体装置 - Google Patents

リードフレーム及びその製造方法並びに半導体装置

Info

Publication number
JP2001060648A
JP2001060648A JP23512699A JP23512699A JP2001060648A JP 2001060648 A JP2001060648 A JP 2001060648A JP 23512699 A JP23512699 A JP 23512699A JP 23512699 A JP23512699 A JP 23512699A JP 2001060648 A JP2001060648 A JP 2001060648A
Authority
JP
Japan
Prior art keywords
layer
lead
insulating layer
lead frame
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23512699A
Other languages
English (en)
Other versions
JP4400802B2 (ja
Inventor
Satoshi Shibazaki
聡 柴崎
Kazuo Umeda
和夫 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP23512699A priority Critical patent/JP4400802B2/ja
Publication of JP2001060648A publication Critical patent/JP2001060648A/ja
Application granted granted Critical
Publication of JP4400802B2 publication Critical patent/JP4400802B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • ing And Chemical Polishing (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 製造工程の簡略化を可能としたリードフレー
ムを提供する。 【解決手段】 導電性基板１と、その導電性基板上にメ
ッキにより少なくとも二次元的に形成されたリード３，
３’を有し、該リード形成面側に絶縁層４が形成され、
該絶縁層４には各リード３，３’に対応してそれを露出
させる開口部が形成され、各開口部にリードの外部端子
５が形成されており、導電性基板１を選択的にエッチン
グすることにより前記絶縁層４に支持された独立したリ
ード３，３’と、半導体素子を支持するダイパッド６を
有するリードフレームにおいて、メッキの際の給電層と
して機能した導電性基板１が補強板としての役割を有す
るように構成する。補強板であるスティフナーを別工程
にて貼り付ける必要がなく、配線層形成及びグランド層
形成の工程にてスティフナーとグランド層を形成するこ
とができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リードフレーム、
特に絶縁層をベースにしてリードが形成されたリードフ
レームと、該リードフレームを三層以上の多層構造の金
属積層板をベースとして製造する方法と、そのリードフ
レームを用いて半導体素子が実装された半導体装置に関
するものである。
【０００２】
【従来の技術】近年、電子機器の高性能化及び小型化の
傾向から、それに用いられる半導体装置は、ＬＳＩのＡ
ＳＩＣに代表されるようにますます高集積化、高機能化
が進んでいる。高集積化、高機能化された半導体装置に
おいては、信号の高速処理のためにパッケージ内のイン
ダクタンスが無視できない状況となるので、そのインダ
クタンスの低減のために電源及びグランドの接続端子数
を多くし、実質的なインダクタンスを下げることで対応
してきた。このため、半導体の高集積化、高機能化は外
部端子（ｐｉｎ）の総数の増加を促すことになり、ます
ますの多ピン化が求められ、これに対応して先端のファ
インなＬ／Ｆ等やＢＧＡ、ＣＳＰに代表されるようなパ
ッケージが普及してきた。
【０００３】上記の如き技術分野でリードフレームの製
造方法として、特開平９−２４６４４５号公報に記載の
ものが知られている。具体的には、厚い層と薄い層とを
エッチングストップ層を介して積層した金属積層板を準
備し、その薄い層側に複数のリードを形成した後、金属
積層板のリード形成面側に該リードを覆う厚さの絶縁層
を少なくともリードを露出させる開口を有するように選
択的に形成し、さらに厚い層における複数のリードが形
成されたリード形成領域に当たる部分をエッチングスト
ップ層に対して浸食性の弱いエッチング液によって選択
的にエッチングし、リードをマスクとして少なくともエ
ッチングストップ層をエッチングし、各リード間を互い
に電気的に分離独立させることでフィルム回路を形成す
る。そして、フィルム回路の主部の裏面に矩形リング状
の補強板をクッション性を有した接着剤を介して接着す
るものである。その後、各リードの端部にバンプを形成
する。このバンプは半導体素子側に形成する場合もある
し、全く形成しない場合もある。続いて、補強板付きフ
ィルム回路に対し、半導体素子の組付け及びヒートシン
クの組付けを行って半導体装置を完成する。
【０００４】
【発明が解決しようとする課題】従来の技術で述べた製
造方法は、得られたリードフレームにおいて絶縁層とリ
ードとの半導体素子側の表面が面一になるので凹凸のな
い面を半導体素子の表面と接着させることができて十分
な接着力が得られるという利点や、リードの絶縁層から
はみ出した部分の先端を半導体素子側の端子とすること
によってその端子をボンディングするに当たってカット
する必要がなく作業時間を短縮できるという利点など、
多くの優れた面を有しているが、一方では次のような問
題点を抱えている。
【０００５】すなわち、特開平９−２４６４４５号公報
に開示された製造方法では、アルミニウム等からなる矩
形リング状の補強板（スティフナー）を回路部材とは別
工程にて作製し、この補強板を回路部材であるフィルム
回路に対してクッション性のある接着剤で貼り付ける工
程を行っているが、この貼り合わせ工程が難しく、コス
ト高の要因になっていた。
【０００６】また、配線層が二次元的に形成されている
ため、この配線層にグランドラインを付加することは配
線ピッチをさらに微細にする必要があり、外部端子の増
加を伴うことになると言った問題点もあった。
【０００７】本発明は、上記のような問題点に鑑みてな
されたものであり、その目的とするところは、製造工程
の簡略化を可能としたリードフレームを提供し、併せて
その製造方法並びにそれを使用した半導体装置を提供す
ることにある。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め、本発明のリードフレームは、導電性基板と、その導
電性基板上にメッキにより少なくとも二次元的に形成さ
れたリードを有し、該リード形成面側に絶縁層が形成さ
れ、該絶縁層には各リードに対応してそれを露出させる
開口部が形成され、各開口部にリードの外部端子が形成
されており、導電性基板を選択的にエッチングすること
により前記絶縁層に支持された独立したリードと、半導
体素子を支持するダイパッドを有するリードフレームに
おいて、メッキの際の給電層として機能した導電性基板
が補強板としての役割を有することを特徴とする。
【０００９】また、本発明のリードフレームの製造方法
は、厚い導電層と薄い導電層と絶縁層からなる三層の金
属積層板に、薄い導電層自身により或いは該導電層上に
形成した別の金属層により複数のリードを形成する工程
と、金属積層板の厚い導電層の一部が露出するように絶
縁層に開口部を形成する工程と、絶縁層の開口部に導電
層を形成して厚い導電層とリードの一部を電気的に接続
する工程と、金属積層板のリード形成面側にリードを覆
う厚さの絶縁層を少なくともリードを露出させる開口を
有するように選択的に形成する工程と、厚い導電層に対
して侵食性の弱いエッチング液にて選択的にエッチング
する工程と、を少なくとも有する。
【００１０】そして、本発明の半導体装置は、上記構成
のリードフレームと、そのリードフレームの絶縁層及び
リードの形成された面に接着層を介して表面に接着さ
れ、各電極がリードフレームの各リードの半導体素子側
端子と接続された半導体素子とからなることを特徴とす
る。
【００１１】
【発明の実施の形態】図１は本発明に係るリードフレー
ムの一例を示す断面図である。
【００１２】図１において１は導電性基板で、その導電
性基板１上には絶縁層２を介して二次元的に形成された
リード３，３’がメッキにより形成されている。４はリ
ード形成面側に形成された絶縁層で、その絶縁層４には
各リード３，３’に対応してそれを露出させる開口部が
形成され、各開口部にはリード３，３’の外部端子５が
形成されている。そして、導電性基板１を選択的にエッ
チングすることにより、リード３，３’は絶縁層４に支
持された独立した状態になっており、また半導体素子を
支持するダイパッド６を有した構造になっている。導電
性基板１は、このリードフレームの製造工程においてメ
ッキの際の給電層として機能するとともに、補強板とし
ての役割を有している。
【００１３】導電性基板１は選択的エッチング時にリー
ド３と電気的に完全に切り離されないので、このリード
３と半導体素子側のグランド端子とを接続することによ
り導電性基板１とリード３はグランド層としての役割を
果たす。また、導電性基板１は選択的エッチング時にリ
ード３’と電気的に完全に切り離されるので、半導体素
子側の信号端子をリード２に接続することができる。
【００１４】図２（Ａ）〜（Ｄ）はそれぞれ図１におけ
るＡ位置、Ｂ位置、Ｃ位置、Ｄ位置での断面図である。
【００１５】図２（Ａ）では、補強板の役割を有する導
電性基板１と選択的エッチング時に開口した部分から露
出した半導体素子側のリード端子とダイパッド６が示さ
れている。図２（Ｂ）では、導電性基板１に接続するた
めに絶縁層２に開口したリード端子と、半導体素子側の
リード端子とダイパッド６が示されている。図２（Ｃ）
では、絶縁層４上に形成されたリード３，３’の配線と
ダイパッド６が示されている。また図２（Ｄ）では、絶
縁層４の開口部に形成された外部端子６が示されてい
る。
【００１６】図３は本発明に係るリードフレームの製造
手順の一例を示す工程図である。
【００１７】まず、図３（Ａ）に示すように三層構造の
金属積層板１０を用意する。この積層板はグランド層及
びスティフナーのための例えば１５０μｍの厚銅層１１
と、例えば２５μｍの絶縁層１２と、配線層のための例
えば厚さ３０μｍの薄銅層１３を積層したものである。
【００１８】次に、図３（Ｂ）に示すように、金属積層
板１０における薄銅層１３により配線リード部１４を形
成する。具体的には、薄銅層１３の上にレジストを塗布
し、マスクを介しての露光とそれに続く現像によりリー
ドを形成すべきパターンに製版した後、パターニングさ
れたレジストをマスクとして薄銅層１３をエッチングす
ることにより形成する。
【００１９】なお、このような配線リード部１４は、上
記の他にアディティブ法により形成することも可能であ
る。すなわち、薄銅層１３上にレジストを塗布して製版
を施し、メッキにより配線層を形成した後、例えばフラ
ッシュエッチングにより、薄銅層１３とメッキにより形
成した配線層の一部を取り除くことにより配線リード部
を形成することができる。
【００２０】次に、配線リード部１４と厚銅層１１を接
続する。このためにまず上記工程で形成したリード１４
の上からレジストを塗布して製版を施し、絶縁層１２を
エッチングした後、マスクに使用したレジストを剥離す
ることで、図３（Ｃ）に示すように絶縁層１２に開口を
形成する。次いで、その絶縁層１２の開口した部分に、
例えば２μｍ厚のＮｉメッキ、１μｍ厚のＡｕメッキ、
１０μｍ厚のＮｉメッキを形成する。１０μｍ厚のＮｉ
メッキは後述の選択エッチング時のエッチングストッパ
ー層として用いるためである。また、２μｍ厚のＮｉメ
ッキは１μｍ厚のＡｕメッキ層のＣｕメッキ層への拡散
を防止するために行う。
【００２１】続いて、上記Ｎｉ／Ａｕ／Ｎｉメッキ層の
上にＣｕメッキを開口部が充填される高さまで形成す
る。これにより、図３（Ｄ）に示すように、グランド層
としての厚銅層１１と配線部としてのリード１５の一部
が、開口部に形成された導電層１６により電気的に接続
され、リードフレーム中央部にダイパッド１６が形成さ
れる。
【００２２】次に、図３（Ｅ）に示すように、形成され
たダイパッド１６とリード１５を覆うように絶縁層１７
をラミネートした後、レジストを塗布して製版を施し、
絶縁層１６をエッチングして、図３（Ｆ）に示すよう
に、リード１５を露出させる開口を形成する。そして、
図３（Ｇ）に示すように、上記絶縁層１７をマスクとし
てリード１５の表面に外部端子１８を形成する。この外
部端子１８は、ニッケルメッキ、Ａｕメッキ及び半田メ
ッキにより形成される。
【００２３】続いて、金属積層板の裏側に位置する厚銅
層１１をグランド層とパッケージ補強となるスティフナ
ーとして用いるために、図３（Ｈ）に示すように選択的
にエッチングする。具体的には、グランド層及びスティ
フナーを形成すべきパターンに対してレジストを塗布し
て製版を施し、そのパターニングされたレジストをマス
クとして厚銅層１１をエッチングすることにより形成す
る。
【００２４】このエッチングは、例えば有機アルカリ系
のエッチング液を用いて行う。なぜならば、このエッチ
ング液は銅を侵すがＮｉを侵さず、Ｎｉメッキ層がエッ
チングストッパーとしての役割を果たすことができるか
らである。
【００２５】この選択エッチングにて表面に露出したＮ
ｉメッキ層は選択エッチングにより除去することが可能
である。例えばＨ2 ＳＯ4 ／Ｈ2 Ｏ2 系のエッチング液
を用いて行う。なぜならば、このエッチング液はＮｉを
侵すがＡｕを侵さず、Ａｕメッキ層がエッチングストッ
パーとしての役割を果たすことができる。
【００２６】上記の工程により形成されたリードフレー
ムには、メッキにて形成されたワイヤーボンドエリアに
直接ワイヤーボンドにて半導体素子とリードフレームを
電気的に接続することができる。図４はリードフレーム
に半導体素子２０をワイヤーボンド接続した半導体装置
の断面図である。
【００２７】また、リード形成時のＮｉ／Ａｕ／Ｎｉメ
ッキの一層目のＮｉを例えば２０μｍ厚のメッキにて形
成すると、選択エッチング時にこのＮｉが除去され、絶
縁層との段差が２０μｍ形成される。この段差を有する
ことにより、半導体素子をフリップチップ接続すること
が可能である。図５はリードフレームに半導体素子２０
をフリップチップ接続した半導体装置の断面図である。
【００２８】なお、本発明の実施の形態として、フィル
ムキャリア（ＴＡＢ）等でも、同様にして実施可能であ
ることは言うまでもない。
【００２９】
【発明の効果】以上説明したように、本発明のリードフ
レームは、補強板であるスティフナーを別工程にて貼り
付ける必要がなく、配線層形成及びグランド層形成の工
程にてスティフナーとグランド層を形成することがで
き、製造工程の簡略化を図ることができる。
【００３０】また、スティフナー及びグランド層を同一
層としてもつことにより、信号線の直上にグランド層が
得られ、クロストークのノイズの低減や静電シールド等
の電気特性上有効な効果を得ることができ、さらに絶縁
層上にリードの配線部を有することにより、電気的信頼
性を向上することができる。
【図面の簡単な説明】
【図１】本発明に係るリードフレームの一例を示す断面
図である。
【図２】図２（Ａ）〜（Ｄ）はそれぞれ図１におけるＡ
位置、Ｂ位置、Ｃ位置、Ｄ位置での断面図である。
【図３】本発明に係るリードフレームの製造手順の一例
を示す工程図である。
【図４】リードフレームに半導体素子をワイヤーボンド
接続により接続した半導体装置の断面図である。
【図５】リードフレームに半導体素子をフリップチップ
接続により接続した半導体装置の断面図である。
【符号の説明】
１ 導電性基板 ２ 絶縁層 ３，３’ リード ４ 絶縁層 ５ 外部端子 ６ ダイパッド １０ 金属積層板 １１ 厚銅層 １２ 絶縁層 １３ 薄銅層 １４ 配線リード部 １５ リード １６ ダイパッド １７ 絶縁層 １８ 外部端子 ２０ 半導体素子
フロントページの続き Ｆターム(参考） 4K024 AA03 AA11 AA22 AB02 AB03 AB08 BA09 BB13 BC02 DB09 DB10 FA05 GA16 4K057 WA19 WA20 WB03 WB04 WB17 WE03 WE21 WN01 WN02 5F067 AA01 AB04 CB06 CC03 CD03 DA01 DA05 DA07 DA16 DC02 DC12 DC14 DC19 DC20 DF20 EA04

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 導電性基板と、その導電性基板上にメッ
    キにより少なくとも二次元的に形成されたリードを有
    し、該リード形成面側に絶縁層が形成され、該絶縁層に
    は各リードに対応してそれを露出させる開口部が形成さ
    れ、各開口部にリードの外部端子が形成されており、導
    電性基板を選択的にエッチングすることにより前記絶縁
    層に支持された独立したリードと、半導体素子を支持す
    るダイパッドを有するリードフレームにおいて、メッキ
    の際の給電層として機能した導電性基板が補強板として
    の役割を有することを特徴とするリードフレーム。
  2. 【請求項２】 請求項１に記載のリードフレームにおい
    て、導電性基板とリードが導電層により電気的に接続さ
    れているリードフレーム。
  3. 【請求項３】 厚い導電層と薄い導電層と絶縁層からな
    る三層の金属積層板に、薄い導電層自身により或いは該
    導電層上に形成した別の金属層により複数のリードを形
    成する工程と、金属積層板の厚い導電層の一部が露出す
    るように絶縁層に開口部を形成する工程と、絶縁層の開
    口部に導電層を形成して厚い導電層とリードの一部を電
    気的に接続する工程と、金属積層板のリード形成面側に
    リードを覆う厚さの絶縁層を少なくともリードを露出さ
    せる開口を有するように選択的に形成する工程と、厚い
    導電層に対して選択的にエッチングする工程と、を少な
    くとも有するリードフレームの製造方法。
  4. 【請求項４】 請求項１又は２に記載のリードフレーム
    と、そのリードフレームの絶縁層及びリードの形成され
    た面に接着層を介して表面に接着され、各電極がリード
    フレームの各リードの半導体素子側端子と接続された半
    導体素子とからなることを特徴とする半導体装置。
JP23512699A 1999-08-23 1999-08-23 リードフレーム及びその製造方法並びに半導体装置 Expired - Fee Related JP4400802B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23512699A JP4400802B2 (ja) 1999-08-23 1999-08-23 リードフレーム及びその製造方法並びに半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23512699A JP4400802B2 (ja) 1999-08-23 1999-08-23 リードフレーム及びその製造方法並びに半導体装置

Publications (2)

Publication Number Publication Date
JP2001060648A true JP2001060648A (ja) 2001-03-06
JP4400802B2 JP4400802B2 (ja) 2010-01-20

Family

ID=16981448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23512699A Expired - Fee Related JP4400802B2 (ja) 1999-08-23 1999-08-23 リードフレーム及びその製造方法並びに半導体装置

Country Status (1)

Country Link
JP (1) JP4400802B2 (ja)

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046055A (ja) * 2001-07-31 2003-02-14 Sanyo Electric Co Ltd 板状体、リードフレームおよび半導体装置の製造方法
JP2003046029A (ja) * 2001-08-01 2003-02-14 Sony Corp 電子部品実装基板及びその製造方法
JP2009130054A (ja) * 2007-11-21 2009-06-11 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7872343B1 (en) 2007-08-07 2011-01-18 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7932595B1 (en) 2002-11-08 2011-04-26 Amkor Technology, Inc. Electronic component package comprising fan-out traces
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7977163B1 (en) 2005-12-08 2011-07-12 Amkor Technology, Inc. Embedded electronic component package fabrication method
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8154111B2 (en) 1999-12-16 2012-04-10 Amkor Technology, Inc. Near chip size semiconductor package
US8188584B1 (en) 2002-11-08 2012-05-29 Amkor Technology, Inc. Direct-write wafer level chip scale package
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8853836B1 (en) 1998-06-24 2014-10-07 Amkor Technology, Inc. Integrated circuit package and method of making the same
US8866278B1 (en) 2011-10-10 2014-10-21 Amkor Technology, Inc. Semiconductor device with increased I/O configuration
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9362210B2 (en) 2000-04-27 2016-06-07 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US9631481B1 (en) 2011-01-27 2017-04-25 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
WO2017199472A1 (ja) * 2016-05-20 2017-11-23 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
WO2017199471A1 (ja) * 2016-05-20 2017-11-23 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
CN111490025A (zh) * 2019-01-29 2020-08-04 矽品精密工业股份有限公司 电子封装件及其封装基板与制法
US10811341B2 (en) 2009-01-05 2020-10-20 Amkor Technology Singapore Holding Pte Ltd. Semiconductor device with through-mold via

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106971994A (zh) * 2017-03-01 2017-07-21 江苏长电科技股份有限公司 一种单层板封装结构及其工艺方法

Cited By (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853836B1 (en) 1998-06-24 2014-10-07 Amkor Technology, Inc. Integrated circuit package and method of making the same
US8963301B1 (en) 1998-06-24 2015-02-24 Amkor Technology, Inc. Integrated circuit package and method of making the same
US9224676B1 (en) 1998-06-24 2015-12-29 Amkor Technology, Inc. Integrated circuit package and method of making the same
US8154111B2 (en) 1999-12-16 2012-04-10 Amkor Technology, Inc. Near chip size semiconductor package
US9362210B2 (en) 2000-04-27 2016-06-07 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP2003046055A (ja) * 2001-07-31 2003-02-14 Sanyo Electric Co Ltd 板状体、リードフレームおよび半導体装置の製造方法
JP4663172B2 (ja) * 2001-07-31 2011-03-30 三洋電機株式会社 半導体装置の製造方法
JP2003046029A (ja) * 2001-08-01 2003-02-14 Sony Corp 電子部品実装基板及びその製造方法
JP4682477B2 (ja) * 2001-08-01 2011-05-11 ソニー株式会社 電子部品実装基板及びその製造方法
US9406645B1 (en) 2002-11-08 2016-08-02 Amkor Technology, Inc. Wafer level package and fabrication method
US8710649B1 (en) 2002-11-08 2014-04-29 Amkor Technology, Inc. Wafer level package and fabrication method
US9871015B1 (en) 2002-11-08 2018-01-16 Amkor Technology, Inc. Wafer level package and fabrication method
US8119455B1 (en) 2002-11-08 2012-02-21 Amkor Technology, Inc. Wafer level package fabrication method
US8691632B1 (en) 2002-11-08 2014-04-08 Amkor Technology, Inc. Wafer level package and fabrication method
US8188584B1 (en) 2002-11-08 2012-05-29 Amkor Technology, Inc. Direct-write wafer level chip scale package
US7932595B1 (en) 2002-11-08 2011-04-26 Amkor Technology, Inc. Electronic component package comprising fan-out traces
US8952522B1 (en) 2002-11-08 2015-02-10 Amkor Technology, Inc. Wafer level package and fabrication method
US8298866B1 (en) 2002-11-08 2012-10-30 Amkor Technology, Inc. Wafer level package and fabrication method
US8501543B1 (en) 2002-11-08 2013-08-06 Amkor Technology, Inc. Direct-write wafer level chip scale package
US10665567B1 (en) 2002-11-08 2020-05-26 Amkor Technology, Inc. Wafer level package and fabrication method
US9054117B1 (en) 2002-11-08 2015-06-09 Amkor Technology, Inc. Wafer level package and fabrication method
US7977163B1 (en) 2005-12-08 2011-07-12 Amkor Technology, Inc. Embedded electronic component package fabrication method
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US8283767B1 (en) 2007-08-07 2012-10-09 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7872343B1 (en) 2007-08-07 2011-01-18 Amkor Technology, Inc. Dual laminate package structure with embedded elements
JP2009130054A (ja) * 2007-11-21 2009-06-11 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8299602B1 (en) 2008-09-30 2012-10-30 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US8823152B1 (en) 2008-10-27 2014-09-02 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US10811341B2 (en) 2009-01-05 2020-10-20 Amkor Technology Singapore Holding Pte Ltd. Semiconductor device with through-mold via
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US10546833B2 (en) 2009-12-07 2020-01-28 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US9324614B1 (en) 2010-04-06 2016-04-26 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US9159672B1 (en) 2010-08-02 2015-10-13 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8900995B1 (en) 2010-10-05 2014-12-02 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US9082833B1 (en) 2011-01-06 2015-07-14 Amkor Technology, Inc. Through via recessed reveal structure and method
US9978695B1 (en) 2011-01-27 2018-05-22 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US9631481B1 (en) 2011-01-27 2017-04-25 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US8866278B1 (en) 2011-10-10 2014-10-21 Amkor Technology, Inc. Semiconductor device with increased I/O configuration
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9431323B1 (en) 2011-11-29 2016-08-30 Amkor Technology, Inc. Conductive pad on protruding through electrode
US8981572B1 (en) 2011-11-29 2015-03-17 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US10410967B1 (en) 2011-11-29 2019-09-10 Amkor Technology, Inc. Electronic device comprising a conductive pad on a protruding-through electrode
US11043458B2 (en) 2011-11-29 2021-06-22 Amkor Technology Singapore Holding Pte. Ltd. Method of manufacturing an electronic device comprising a conductive pad on a protruding-through electrode
US9947623B1 (en) 2011-11-29 2018-04-17 Amkor Technology, Inc. Semiconductor device comprising a conductive pad on a protruding-through electrode
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US10090228B1 (en) 2012-03-06 2018-10-02 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US10014240B1 (en) 2012-03-29 2018-07-03 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US10453782B2 (en) 2016-05-20 2019-10-22 Ohkuchi Materials Co., Ltd. Multi-row wiring member for semiconductor device and method for manufacturing the same
JP2017208515A (ja) * 2016-05-20 2017-11-24 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
JP2017208514A (ja) * 2016-05-20 2017-11-24 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
WO2017199471A1 (ja) * 2016-05-20 2017-11-23 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
WO2017199472A1 (ja) * 2016-05-20 2017-11-23 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
US10763202B2 (en) 2016-05-20 2020-09-01 Ohkuchi Materials Co., Ltd. Multi-row wiring member for semiconductor device and method for manufacturing the same
KR20190013840A (ko) * 2016-05-20 2019-02-11 오쿠치 마테리얼스 가부시키가이샤 다열형 반도체 장치용 배선 부재 및 그 제조 방법
CN109314089A (zh) * 2016-05-20 2019-02-05 大口电材株式会社 多列型半导体装置用布线构件及其制造方法
CN109314089B (zh) * 2016-05-20 2022-04-05 大口电材株式会社 多列型半导体装置用布线构件及其制造方法
KR102570205B1 (ko) 2016-05-20 2023-08-23 오쿠치 마테리얼스 가부시키가이샤 다열형 반도체 장치용 배선 부재 및 그 제조 방법
CN111490025A (zh) * 2019-01-29 2020-08-04 矽品精密工业股份有限公司 电子封装件及其封装基板与制法

Also Published As

Publication number Publication date
JP4400802B2 (ja) 2010-01-20

Similar Documents

Publication Publication Date Title
JP4400802B2 (ja) リードフレーム及びその製造方法並びに半導体装置
US6514847B1 (en) Method for making a semiconductor device
US7923367B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
KR100658543B1 (ko) 반도체 장치 및 그 제조 방법
JP2592038B2 (ja) 半導体チップ実装方法および基板構造体
JP3888854B2 (ja) 半導体集積回路の製造方法
KR100834657B1 (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
US20090102063A1 (en) Semiconductor package and method for fabricating the same
US20100052183A1 (en) Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US6851184B2 (en) Method for manufacturing a printed circuit board
TW201041105A (en) Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
KR20040061257A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
US20020190378A1 (en) Substrate within a Ni/Au structure electroplated on electrical contact pads and method for fabricating the same
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
JP2007157844A (ja) 半導体装置、および半導体装置の製造方法
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
US6020626A (en) Semiconductor device
JPH10335337A (ja) 半導体装置及びその製造方法
JPH11204560A (ja) 半導体装置及びその製造方法
JP2001024097A (ja) チップパッケージ基板構造とその製造方法
JP2002343927A (ja) 半導体モジュール及びその製造方法
JP3497774B2 (ja) 配線基板とその製造方法
JPH08330472A (ja) 半導体装置とその製造方法
JPH09246416A (ja) 半導体装置
JP4014125B2 (ja) リードフレーム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091022

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091022

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees