JP2003046029A - 電子部品実装基板及びその製造方法 - Google Patents
電子部品実装基板及びその製造方法Info
- Publication number
- JP2003046029A JP2003046029A JP2001234163A JP2001234163A JP2003046029A JP 2003046029 A JP2003046029 A JP 2003046029A JP 2001234163 A JP2001234163 A JP 2001234163A JP 2001234163 A JP2001234163 A JP 2001234163A JP 2003046029 A JP2003046029 A JP 2003046029A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- electrode
- base material
- mounting board
- component mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【課題】 配線電極及び端子電極のインピーダンス特性
（表皮効果）を均一化できるようにすると共に、高周波
対応の半導体チップを高密度に実装できるようにする。 【解決手段】 少なくとも、絶縁性の担持部材２２と、
この担持部材２２に担持された所定の配線電極１３Ａ，
１３Ｃと、このダイパッド部１３Ｂに接続された半導体
チップ１１と、この半導体チップ１１又は／及び配線電
極１３Ａ，１３Ｃに接続された端子電極１５Ａ，１５Ｂ
とを備え、配線電極１３Ａ，１３Ｃ及び端子電極１５
Ａ，１５Ｂはメッキ及びエッチング可能な銅合金板２０
の両面に選択的に形成された非メッキ部材をマスクにし
て該銅合金板２０の両面に同時に導電部材をメッキした
後、この銅合金板２０を選択的にエッチング除去して形
成されたものである。銅箔をエッチングして形成された
配線パターンに比べて所定の厚みでサイドエッジが垂直
に切り立った配線電極及び端子電極等を構成できる。
（表皮効果）を均一化できるようにすると共に、高周波
対応の半導体チップを高密度に実装できるようにする。 【解決手段】 少なくとも、絶縁性の担持部材２２と、
この担持部材２２に担持された所定の配線電極１３Ａ，
１３Ｃと、このダイパッド部１３Ｂに接続された半導体
チップ１１と、この半導体チップ１１又は／及び配線電
極１３Ａ，１３Ｃに接続された端子電極１５Ａ，１５Ｂ
とを備え、配線電極１３Ａ，１３Ｃ及び端子電極１５
Ａ，１５Ｂはメッキ及びエッチング可能な銅合金板２０
の両面に選択的に形成された非メッキ部材をマスクにし
て該銅合金板２０の両面に同時に導電部材をメッキした
後、この銅合金板２０を選択的にエッチング除去して形
成されたものである。銅箔をエッチングして形成された
配線パターンに比べて所定の厚みでサイドエッジが垂直
に切り立った配線電極及び端子電極等を構成できる。
Description
【０００１】
【発明の属する技術分野】この発明は超高周波領域で動
作させる半導体チップを実装した高周波対応の実装基板
に適用して好適な電子部品実装基板及びその製造方法に
関する。詳しくは、絶縁性の担持部材に担持された所定
の回路配線電極及び端子電極を備え、しかも、所定の厚
みでサイドエッジが垂直に切り立った電極を構成して、
当該回路配線電極及び端子電極のインピーダンス特性
（表皮効果）を改善できるようにすると共に、薄型の実
装に優れ、かつ、高周波特性に優れた電子部品実装基板
等を提供できるようにしたものである。
作させる半導体チップを実装した高周波対応の実装基板
に適用して好適な電子部品実装基板及びその製造方法に
関する。詳しくは、絶縁性の担持部材に担持された所定
の回路配線電極及び端子電極を備え、しかも、所定の厚
みでサイドエッジが垂直に切り立った電極を構成して、
当該回路配線電極及び端子電極のインピーダンス特性
（表皮効果）を改善できるようにすると共に、薄型の実
装に優れ、かつ、高周波特性に優れた電子部品実装基板
等を提供できるようにしたものである。
【０００２】
【従来の技術】近年、情報通信分野ではマルチメディア
の発達に伴い通信機能に加えて多種多様な機能を備えた
携帯電話機や携帯ゲーム機等が使用される場合が多くな
ってきた。これらの携帯端末装置等には通信機能や情報
検索機能などを実現する多数の電子部品や配線パターン
を実装したモールド樹脂封止基板が使用される場合が多
い。モールド樹脂封止基板に実装される半導体チップに
はクロック信号で動作するデジタル回路が多く適用さ
れ、その動作の高速化が進んでいる。
の発達に伴い通信機能に加えて多種多様な機能を備えた
携帯電話機や携帯ゲーム機等が使用される場合が多くな
ってきた。これらの携帯端末装置等には通信機能や情報
検索機能などを実現する多数の電子部品や配線パターン
を実装したモールド樹脂封止基板が使用される場合が多
い。モールド樹脂封止基板に実装される半導体チップに
はクロック信号で動作するデジタル回路が多く適用さ
れ、その動作の高速化が進んでいる。
【０００３】この種のデジタル回路搭載のモールド樹脂
封止基板には軽量化及び小型化に加えて高周波対応性が
要求されるが、従来から両面銅箔を有した有機基板が使
用されている。有機基板はガラスエポキシプリプレイグ
と呼ばれるガラス繊維布に半硬化状態のエポキシ樹脂を
塗布したものである。
封止基板には軽量化及び小型化に加えて高周波対応性が
要求されるが、従来から両面銅箔を有した有機基板が使
用されている。有機基板はガラスエポキシプリプレイグ
と呼ばれるガラス繊維布に半硬化状態のエポキシ樹脂を
塗布したものである。
【０００４】図９は従来例に係るＣＳＰ（チップ・サイ
ズ・パッケージ）タイプのモールド樹脂封止基板１０の
構成例を示す断面図である。図９に示すモールド樹脂封
止基板１０はワイヤーボンディング可能な半導体チップ
１を実装したものであり、チップ実装用の有機基板８を
有している。この有機基板８の表面には所定の回路電極
パターン３が設けられており、この回路電極パターン３
上には半導体チップ１が実装されている。半導体チップ
１は一方で端子電極５Ａに金線４Ａにより接続され、他
方で端子電極５Ｂに金線４Ｂにより接続されている。
ズ・パッケージ）タイプのモールド樹脂封止基板１０の
構成例を示す断面図である。図９に示すモールド樹脂封
止基板１０はワイヤーボンディング可能な半導体チップ
１を実装したものであり、チップ実装用の有機基板８を
有している。この有機基板８の表面には所定の回路電極
パターン３が設けられており、この回路電極パターン３
上には半導体チップ１が実装されている。半導体チップ
１は一方で端子電極５Ａに金線４Ａにより接続され、他
方で端子電極５Ｂに金線４Ｂにより接続されている。
【０００５】有機基板８の裏面には複数の端子電極５
Ｃ，５Ｄ等が設けられており、上述の端子電極５Ａと端
子電極５Ｃとがスルーホール７Ａにより電気的に接続さ
れており、同様にして端子電極５Ｂと端子電極５Ｄとが
スルーホール７Ｂにより電気的に接続されている。
Ｃ，５Ｄ等が設けられており、上述の端子電極５Ａと端
子電極５Ｃとがスルーホール７Ａにより電気的に接続さ
れており、同様にして端子電極５Ｂと端子電極５Ｄとが
スルーホール７Ｂにより電気的に接続されている。
【０００６】この回路電極パターン３、半導体チップ１
の全部及び端子電極５Ａ，５Ｂの一部を覆うように封止
部材２により絶縁封止されている。これらの回路電極パ
ターン３、端子電極５Ａ，５Ｂ及び端子電極５Ｃ，５Ｄ
は両面銅箔付きの有機基板８を使用して形成されたもの
である。
の全部及び端子電極５Ａ，５Ｂの一部を覆うように封止
部材２により絶縁封止されている。これらの回路電極パ
ターン３、端子電極５Ａ，５Ｂ及び端子電極５Ｃ，５Ｄ
は両面銅箔付きの有機基板８を使用して形成されたもの
である。
【０００７】この製造方法によれば、図１０Ａにおい
て、まず、両面銅箔付きの有機基板８の上下銅箔で導通
を取るために、レーザ光あるいはドリルを使用してビア
ホール（Ｖia Ｈole）が開孔され、その後、ビアホール
内に銅メッキ（スルーホールメッキ）が施される。
て、まず、両面銅箔付きの有機基板８の上下銅箔で導通
を取るために、レーザ光あるいはドリルを使用してビア
ホール（Ｖia Ｈole）が開孔され、その後、ビアホール
内に銅メッキ（スルーホールメッキ）が施される。
【０００８】そして、有機基板８の一方の面の銅箔５に
レジストのパターニング処理をした後に、図１０Ｂにお
いて、レジスト膜６をマスクにして不要な銅箔５をエッ
チング除去することにより端子電極５Ａ〜５Ｂや、マウ
ント部を含む回路電極パターン３を形成（素子分離）す
る。
レジストのパターニング処理をした後に、図１０Ｂにお
いて、レジスト膜６をマスクにして不要な銅箔５をエッ
チング除去することにより端子電極５Ａ〜５Ｂや、マウ
ント部を含む回路電極パターン３を形成（素子分離）す
る。
【０００９】その後、有機基板８の他方の面の銅箔５に
レジストのパターニング処理をした後に、レジスト膜を
マスクにして不要な銅箔５をエッチング除去することに
より端子電極５Ｃや５Ｄを形成する。その後、半導体チ
ップ１がマウントされてワイヤボンディングされる。完
成後のモールド樹脂封止基板１０は、外部のプリント配
線基板に対して半導体チップ１の搭載面と反対側の端子
電極５Ｃ，５Ｄ等で接続するようになされる。
レジストのパターニング処理をした後に、レジスト膜を
マスクにして不要な銅箔５をエッチング除去することに
より端子電極５Ｃや５Ｄを形成する。その後、半導体チ
ップ１がマウントされてワイヤボンディングされる。完
成後のモールド樹脂封止基板１０は、外部のプリント配
線基板に対して半導体チップ１の搭載面と反対側の端子
電極５Ｃ，５Ｄ等で接続するようになされる。
【００１０】
【発明が解決しようとする課題】ところで、従来方式の
モールド樹脂封止基板１０の製造方法によれば、両面銅
箔付きの有機基板８の一方の面に回路電極パターン３
や、マウント部、複数の端子電極５Ａ，５Ｂなどを形成
し、その裏面に端子電極５Ｃ，５Ｄ等を形成していた。
このため、次のような問題がある。
モールド樹脂封止基板１０の製造方法によれば、両面銅
箔付きの有機基板８の一方の面に回路電極パターン３
や、マウント部、複数の端子電極５Ａ，５Ｂなどを形成
し、その裏面に端子電極５Ｃ，５Ｄ等を形成していた。
このため、次のような問題がある。
【００１１】 有機基板８の表裏の端子電極５Ａと端
子電極５Ｃとを電気的に接続するスルーホール７Ａや、
端子電極５Ｂと端子電極５Ｄとを接続するためのスルー
ホール７Ｂが必要となる。
子電極５Ｃとを電気的に接続するスルーホール７Ａや、
端子電極５Ｂと端子電極５Ｄとを接続するためのスルー
ホール７Ｂが必要となる。
【００１２】 図１０Ｂの波線円内図に示すように、
レジスト膜６下がオーバーエッチングによって銅箔５の
側面（エッチング面）が垂直に切り立つことなく、その
側面が内部にえぐれた鼓状にラインエッジが仕上がって
しまうおそれがある。これは配線パターンが微細化する
ほど著しい。因みに４０μｍのパターン幅に対して約５
μｍのオーバーエッチが生じることが確認されている。
レジスト膜６下がオーバーエッチングによって銅箔５の
側面（エッチング面）が垂直に切り立つことなく、その
側面が内部にえぐれた鼓状にラインエッジが仕上がって
しまうおそれがある。これは配線パターンが微細化する
ほど著しい。因みに４０μｍのパターン幅に対して約５
μｍのオーバーエッチが生じることが確認されている。
【００１３】 銅箔をエッチングして配線パターン等
を作成する方法では、サイドエッチの量をコントロール
することが困難なことから、加工精度の高いＣＳＰタイ
プのモールド樹脂封止基板等の製造に妨げとなる。因み
にファインパターンの作成要求に対して銅箔エッチング
では限界があり、ライン＆スペース（Ｌ／Ｓ）で３０μ
ｍは困難な状況である。
を作成する方法では、サイドエッチの量をコントロール
することが困難なことから、加工精度の高いＣＳＰタイ
プのモールド樹脂封止基板等の製造に妨げとなる。因み
にファインパターンの作成要求に対して銅箔エッチング
では限界があり、ライン＆スペース（Ｌ／Ｓ）で３０μ
ｍは困難な状況である。
【００１４】 銅箔をエッチングして得た配線パター
ンは、その残りしろが安定せず、表皮効果の点でインピ
ーダンス特性にばらつきを生ずるおそれがある。これを
改善するために整合回路などを別途設けなくてはならな
くなる。
ンは、その残りしろが安定せず、表皮効果の点でインピ
ーダンス特性にばらつきを生ずるおそれがある。これを
改善するために整合回路などを別途設けなくてはならな
くなる。
【００１５】そこで、この発明はこのような従来の課題
を解決したものであって、回路配線電極及び端子電極の
インピーダンス特性（表皮効果）を改善できるようにす
ると共に、高周波対応の電子部品を高密度に実装できる
ようにした電子部品実装基板及びその製造方法を提供す
ることを目的とする。
を解決したものであって、回路配線電極及び端子電極の
インピーダンス特性（表皮効果）を改善できるようにす
ると共に、高周波対応の電子部品を高密度に実装できる
ようにした電子部品実装基板及びその製造方法を提供す
ることを目的とする。
【００１６】
【課題を解決するための手段】上述した課題は、少なく
とも、絶縁性の担持部材と、この担持部材に担持された
所定の回路配線電極と、この回路配線電極に接続された
電子部品と、この電子部品又は／及び回路配線電極に接
続された端子電極とを備え、回路配線電極及び端子電極
はメッキ及びエッチング可能な導電性の基材の両面に選
択的に形成された非メッキ部材をマスクにして該基材の
両面に同時に導電部材をメッキした後、該基材を選択的
にエッチング除去して形成されたものであることを特徴
とする電子部品実装基板によって解決される。
とも、絶縁性の担持部材と、この担持部材に担持された
所定の回路配線電極と、この回路配線電極に接続された
電子部品と、この電子部品又は／及び回路配線電極に接
続された端子電極とを備え、回路配線電極及び端子電極
はメッキ及びエッチング可能な導電性の基材の両面に選
択的に形成された非メッキ部材をマスクにして該基材の
両面に同時に導電部材をメッキした後、該基材を選択的
にエッチング除去して形成されたものであることを特徴
とする電子部品実装基板によって解決される。
【００１７】本発明に係る電子部品実装基板によれば、
銅箔をエッチングして形成された配線パターンに比べて
所定の厚みでサイドエッジが垂直に切り立った回路配線
電極及び端子電極を構成することができ、当該回路配線
電極及び端子電極のインピーダンス特性（表皮効果）を
改善することができる。これと共に、高周波対応の電子
部品を高密度に実装することができる。従って、薄型の
実装に優れ、かつ、高周波特性に優れた電子部品実装基
板を提供することができる。
銅箔をエッチングして形成された配線パターンに比べて
所定の厚みでサイドエッジが垂直に切り立った回路配線
電極及び端子電極を構成することができ、当該回路配線
電極及び端子電極のインピーダンス特性（表皮効果）を
改善することができる。これと共に、高周波対応の電子
部品を高密度に実装することができる。従って、薄型の
実装に優れ、かつ、高周波特性に優れた電子部品実装基
板を提供することができる。
【００１８】本発明に係る電子部品実装基板の製造方法
はメッキ及びエッチング可能な導電性の基材の両面に非
メッキ部材を選択的に形成する工程と、非メッキ部材を
マスクにして基材の両面に同時に導電部材をメッキし所
定の回路配線電極及び端子電極を形成する工程と、基材
の回路配線電極形成面側に絶縁性の担持部材を接合する
工程と、担持部材及び回路配線電極を有する回路電極基
板から導電性の基材をエッチングにより全部又は一部を
除去する工程とを含むことを特徴とするものである。
はメッキ及びエッチング可能な導電性の基材の両面に非
メッキ部材を選択的に形成する工程と、非メッキ部材を
マスクにして基材の両面に同時に導電部材をメッキし所
定の回路配線電極及び端子電極を形成する工程と、基材
の回路配線電極形成面側に絶縁性の担持部材を接合する
工程と、担持部材及び回路配線電極を有する回路電極基
板から導電性の基材をエッチングにより全部又は一部を
除去する工程とを含むことを特徴とするものである。
【００１９】本発明に係る電子部品実装基板の製造方法
によれば、銅箔をエッチングして配線パターンを形成す
る場合に比べて所定の厚みでパターンエッジの整った回
路配線電極や端子電極などを再現性良く形成することが
できる。特に回路配線電極のサイドエッジを垂直に切り
立つように形成できることからインピーダンス特性（表
皮効果）を改善することができる。
によれば、銅箔をエッチングして配線パターンを形成す
る場合に比べて所定の厚みでパターンエッジの整った回
路配線電極や端子電極などを再現性良く形成することが
できる。特に回路配線電極のサイドエッジを垂直に切り
立つように形成できることからインピーダンス特性（表
皮効果）を改善することができる。
【００２０】しかも、安定した回路配線電極及び端子電
極の形状が得られるので、容易に回路設計を行うことが
できる。回路配線電極及び端子電極のインピーダンス特
性が優れているので、高精度のインダクタンスや静電容
量を作成することもできる。従来方式のようなスルーホ
ールメッキ無しに端子電極を作成することができる。こ
れにより、高周波特性に優れた電子部品実装基板を製造
することができる。
極の形状が得られるので、容易に回路設計を行うことが
できる。回路配線電極及び端子電極のインピーダンス特
性が優れているので、高精度のインダクタンスや静電容
量を作成することもできる。従来方式のようなスルーホ
ールメッキ無しに端子電極を作成することができる。こ
れにより、高周波特性に優れた電子部品実装基板を製造
することができる。
【００２１】
【発明の実施の形態】続いて、この発明に係る電子部品
実装基板及びその製造方法の一実施の形態について、図
面を参照しながら説明をする。
実装基板及びその製造方法の一実施の形態について、図
面を参照しながら説明をする。
【００２２】（１）第１の実施形態
図１は本発明に係る第１の実施形態としての電子部品実
装基板１００の構成例を示す断面図である。この実施形
態では絶縁性の担持部材に担持された所定の回路配線電
極及び端子電極を備え、しかも、所定の厚みでサイドエ
ッジが垂直に切り立った電極を構成して、当該回路配線
電極及び端子電極のインピーダンス特性（表皮効果）を
改善できるようにすると共に、薄型の実装に優れ、か
つ、高周波特性に優れた電子部品実装基板等を提供でき
るようにしたものである。
装基板１００の構成例を示す断面図である。この実施形
態では絶縁性の担持部材に担持された所定の回路配線電
極及び端子電極を備え、しかも、所定の厚みでサイドエ
ッジが垂直に切り立った電極を構成して、当該回路配線
電極及び端子電極のインピーダンス特性（表皮効果）を
改善できるようにすると共に、薄型の実装に優れ、か
つ、高周波特性に優れた電子部品実装基板等を提供でき
るようにしたものである。
【００２３】図１に示す電子部品実装基板１００はＵＦ
ＰＬ（ウルトラ・ファインピッチ・リードフレーム）プ
ロセス技術により作られた半導体（ＬＳＩ）チップ等を
実装する高周波対応の半導体チップ実装基板に適用して
好適であり、少なくとも、支持補強材を兼ねた絶縁性の
担持部材２２を有している。
ＰＬ（ウルトラ・ファインピッチ・リードフレーム）プ
ロセス技術により作られた半導体（ＬＳＩ）チップ等を
実装する高周波対応の半導体チップ実装基板に適用して
好適であり、少なくとも、支持補強材を兼ねた絶縁性の
担持部材２２を有している。
【００２４】担持部材２２には少なくとも有機絶縁材料
が使用される。この例で担持部材２２は熱硬化型ＰＰＥ
（ポリフェニレンエーテル）をシート化して接着硬化し
たものである。この他に、耐熱性が必要な時はポリイミ
ド系の担持部材２２が使用される。動作周波数の低い電
子部品実装基板１００ではエポキシ系の担持部材２２が
使用される。高周波用の担持部材２２と使い分けするよ
うになされる。
が使用される。この例で担持部材２２は熱硬化型ＰＰＥ
（ポリフェニレンエーテル）をシート化して接着硬化し
たものである。この他に、耐熱性が必要な時はポリイミ
ド系の担持部材２２が使用される。動作周波数の低い電
子部品実装基板１００ではエポキシ系の担持部材２２が
使用される。高周波用の担持部材２２と使い分けするよ
うになされる。
【００２５】この担持部材２２には回路配線電極１３が
担持されている。回路配線電極１３は銅箔のエッチング
による配線パターンではなく、電気メッキによって形成
された配線電極１３Ａ，１３Ｃ及びダイパッド部１３Ｂ
を有している。ダイパッド部１３Ｂには電子部品の一例
となるワイヤーボンディング可能な半導体チップが接着
剤１８を介在して接合されている。電子部品はこれに限
られることはなく、面接合可能なフリップチップ方式の
半導体チップであってもよい。
担持されている。回路配線電極１３は銅箔のエッチング
による配線パターンではなく、電気メッキによって形成
された配線電極１３Ａ，１３Ｃ及びダイパッド部１３Ｂ
を有している。ダイパッド部１３Ｂには電子部品の一例
となるワイヤーボンディング可能な半導体チップが接着
剤１８を介在して接合されている。電子部品はこれに限
られることはなく、面接合可能なフリップチップ方式の
半導体チップであってもよい。
【００２６】この半導体チップ１１又は／及び配線電極
１３Ａ，１３Ｃには複数の端子電極１５Ａ，１５Ｂ等が
接続されている。端子電極１５Ａ，１５Ｂは外部のプリ
ント配線基板等に接続する際に使用される。この半導体
チップ１１は一方の側で金線１４Ａを介在して端子電極
（外部リード）１５Ａに接続されており、他方の側で金
線１４Ｂを介在して端子電極１５Ｂに接続されている。
電子部品実装基板１００によっては数十〜数百本の端子
電極１５Ａ，１５Ｂが設けられる。
１３Ａ，１３Ｃには複数の端子電極１５Ａ，１５Ｂ等が
接続されている。端子電極１５Ａ，１５Ｂは外部のプリ
ント配線基板等に接続する際に使用される。この半導体
チップ１１は一方の側で金線１４Ａを介在して端子電極
（外部リード）１５Ａに接続されており、他方の側で金
線１４Ｂを介在して端子電極１５Ｂに接続されている。
電子部品実装基板１００によっては数十〜数百本の端子
電極１５Ａ，１５Ｂが設けられる。
【００２７】この例で配線電極１３Ａ，１３Ｃは半導体
チップの接続方式によって、例えば、ワイヤボンディン
グ方式の場合は金、ニッケル及び銅から構成され、フリ
ップチップ方式の場合は金及び銅から構成される。
チップの接続方式によって、例えば、ワイヤボンディン
グ方式の場合は金、ニッケル及び銅から構成され、フリ
ップチップ方式の場合は金及び銅から構成される。
【００２８】この端子電極１５Ａ，１５Ｂの一部、ダイ
パッド部１３Ｂ及び配線電極１３Ａ，１３Ｃの全部が電
解メッキ法により形成されて成るものである。例えば、
配線電極１３Ａ，１３Ｃ及び端子電極１５Ａ，１５Ｂは
メッキ及びエッチング可能な導電性の基材の両面に選択
的に形成された非メッキ部材をマスクにして該基材の両
面に同時に導電部材をメッキした後、該基材を選択的に
エッチング除去して形成されたものである。
パッド部１３Ｂ及び配線電極１３Ａ，１３Ｃの全部が電
解メッキ法により形成されて成るものである。例えば、
配線電極１３Ａ，１３Ｃ及び端子電極１５Ａ，１５Ｂは
メッキ及びエッチング可能な導電性の基材の両面に選択
的に形成された非メッキ部材をマスクにして該基材の両
面に同時に導電部材をメッキした後、該基材を選択的に
エッチング除去して形成されたものである。
【００２９】この高周波対応の電子部品実装基板１００
で半導体チップの実装領域は、封止部材が充填されず空
間のまま使用される。空気は誘電率εｒ＝１であること
による。もちろん、用途に応じて実装領域に絶縁性の封
止部材を充填するようにしてもよい。その際にはモール
ド樹脂が使用される。
で半導体チップの実装領域は、封止部材が充填されず空
間のまま使用される。空気は誘電率εｒ＝１であること
による。もちろん、用途に応じて実装領域に絶縁性の封
止部材を充填するようにしてもよい。その際にはモール
ド樹脂が使用される。
【００３０】続いて、半導体チップ実装基板１００の製
造方法について説明をする。図２〜図７は半導体チップ
実装基板１００の形成例（その１〜６）を示す工程図で
ある。この例ではメッキ及びエッチング可能な導電性の
基材の両面に非メッキ部材を選択的に形成し、その後、
非メッキ部材をマスクにして基材の両面に同時に導電部
材をメッキし所定の配線電極１３Ａ，１３Ｃ及び端子電
極１５Ａ，１５Ｂを形成する。そして、基材の配線電極
形成面側に絶縁性の担持部材２２を接合する場合を前提
とする。電子部品はワイヤーボンド方式の半導体チップ
の場合を想定する。メッキは電解メッキでも無電解メッ
キでもよいが、無電解メッキは膜厚制御が難しいので、
この例では電解メッキの場合を例に挙げる。
造方法について説明をする。図２〜図７は半導体チップ
実装基板１００の形成例（その１〜６）を示す工程図で
ある。この例ではメッキ及びエッチング可能な導電性の
基材の両面に非メッキ部材を選択的に形成し、その後、
非メッキ部材をマスクにして基材の両面に同時に導電部
材をメッキし所定の配線電極１３Ａ，１３Ｃ及び端子電
極１５Ａ，１５Ｂを形成する。そして、基材の配線電極
形成面側に絶縁性の担持部材２２を接合する場合を前提
とする。電子部品はワイヤーボンド方式の半導体チップ
の場合を想定する。メッキは電解メッキでも無電解メッ
キでもよいが、無電解メッキは膜厚制御が難しいので、
この例では電解メッキの場合を例に挙げる。
【００３１】これを製造条件にして、まず、メッキ及び
エッチング可能な導電性の基材の一例となる、図２Ａの
断面図に示すような板厚ｔの銅合金板２０を準備する。
銅合金板２０は通常のリードフレームと同様の素材のも
のを用いるとよい。銅合金板２０の板厚ｔは１００〜２
００μｍ程度であり、この例ではｔ＝１００μｍの銅合
金板２０を使用する。この銅合金板２０は電子部品実装
基板１００を製造する過程で仮の基板として使用される
と共に、その銅合金板２０の一部が端子電極１５Ａ，１
５Ｂの心材を構成するようになされる。
エッチング可能な導電性の基材の一例となる、図２Ａの
断面図に示すような板厚ｔの銅合金板２０を準備する。
銅合金板２０は通常のリードフレームと同様の素材のも
のを用いるとよい。銅合金板２０の板厚ｔは１００〜２
００μｍ程度であり、この例ではｔ＝１００μｍの銅合
金板２０を使用する。この銅合金板２０は電子部品実装
基板１００を製造する過程で仮の基板として使用される
と共に、その銅合金板２０の一部が端子電極１５Ａ，１
５Ｂの心材を構成するようになされる。
【００３２】このような銅合金板２０が準備できたら、
配線電極１３Ａ，１３Ｃ、チップ用のダイパッド部１３
Ｂを含む回路配線電極１３及び、所定数の端子電極１５
Ａ，１５Ｂを形成するために、銅合金板２０の両面に非
メッキ部材を選択的に形成する。例えば、図２Ｂにおい
て、銅合金板２０の両面及び端面に非メッキ部材の一例
となる膜厚１０μｍ〜４０μｍ程度のレジスト１６’を
塗布する。写真法によりレジスト１６’をパターニング
するためである。
配線電極１３Ａ，１３Ｃ、チップ用のダイパッド部１３
Ｂを含む回路配線電極１３及び、所定数の端子電極１５
Ａ，１５Ｂを形成するために、銅合金板２０の両面に非
メッキ部材を選択的に形成する。例えば、図２Ｂにおい
て、銅合金板２０の両面及び端面に非メッキ部材の一例
となる膜厚１０μｍ〜４０μｍ程度のレジスト１６’を
塗布する。写真法によりレジスト１６’をパターニング
するためである。
【００３３】ファインパターンの場合は、膜厚の薄いレ
ジスト１６’を使用する。均一な厚みが得やすいことか
ら、レジスト１６’にはドライフイルム化したものを使
用するとよい。液状のレジストを使用しても同じ効果が
得られる。配線電極１３Ａ，１３Ｃや端子電極１５Ａ，
１５Ｂの幅形状はレジストパターンで決まる。この例で
はドライフイルム化したレジスト１６’を使用する。メ
ッキ後のばらつきの少ない設計通りの配線電極１３Ａ，
１３Ｃや端子電極１５Ａ，１５Ｂを得ることができる。
ジスト１６’を使用する。均一な厚みが得やすいことか
ら、レジスト１６’にはドライフイルム化したものを使
用するとよい。液状のレジストを使用しても同じ効果が
得られる。配線電極１３Ａ，１３Ｃや端子電極１５Ａ，
１５Ｂの幅形状はレジストパターンで決まる。この例で
はドライフイルム化したレジスト１６’を使用する。メ
ッキ後のばらつきの少ない設計通りの配線電極１３Ａ，
１３Ｃや端子電極１５Ａ，１５Ｂを得ることができる。
【００３４】その後、図２Ｃにおいて第１のマスク部材
の一例となるレチクル（ガラス乾板）２６を銅合金板２
０の一方の面に位置合わせする。レチクル２６には所定
の配線電極１３Ａ，１３Ｃやダイパッド部１３Ｂ等の回
路配線電極パターンを焼き付けたものである。銅合金板
２０の他方の面には第２のマスク部材の一例となるレチ
クル２７を位置合わせする。レチクル２７には所定数の
端子電極パターンを焼き付けたものである。
の一例となるレチクル（ガラス乾板）２６を銅合金板２
０の一方の面に位置合わせする。レチクル２６には所定
の配線電極１３Ａ，１３Ｃやダイパッド部１３Ｂ等の回
路配線電極パターンを焼き付けたものである。銅合金板
２０の他方の面には第２のマスク部材の一例となるレチ
クル２７を位置合わせする。レチクル２７には所定数の
端子電極パターンを焼き付けたものである。
【００３５】そして、銅合金板２０の一方の面のレジス
ト１６’にレチクル２６を通して回路配線電極パターン
を露光し、同時に、この銅合金板２０の他方の面のレジ
スト１６’にレチクル２７を通して端子電極パターンを
露光する。これは銅合金板２０の両面に同時に同じ金属
がメッキされるようにするためである。このとき、両面
露光機を使用してレジスト１６’を露光する。
ト１６’にレチクル２６を通して回路配線電極パターン
を露光し、同時に、この銅合金板２０の他方の面のレジ
スト１６’にレチクル２７を通して端子電極パターンを
露光する。これは銅合金板２０の両面に同時に同じ金属
がメッキされるようにするためである。このとき、両面
露光機を使用してレジスト１６’を露光する。
【００３６】銅合金板２０の端面のレジスト１６’も露
光する。この端面にはメッキを施さないようにするため
である。その後、レジスト１６’を現像した後に不要な
レジスト膜を除去する。この露光処理によって、銅合金
板２０の一方の面にレジストパターン１６が形成され、
他方の面にレジストパターン１７が形成される。端面に
もメッキ保護用のレジストパターン１７’が形成され
る。
光する。この端面にはメッキを施さないようにするため
である。その後、レジスト１６’を現像した後に不要な
レジスト膜を除去する。この露光処理によって、銅合金
板２０の一方の面にレジストパターン１６が形成され、
他方の面にレジストパターン１７が形成される。端面に
もメッキ保護用のレジストパターン１７’が形成され
る。
【００３７】このレジストパターン１６を銅合金板２０
の上面から見ると例えば、図３Ａに示すようになる。図
３Ａの平面図において、銅合金板２０の一方の面に、配
線電極パターンＰ１，Ｐ３、ダイパッドパターンＰ２を
反転したレジストパターン１６を形成することができ
る。
の上面から見ると例えば、図３Ａに示すようになる。図
３Ａの平面図において、銅合金板２０の一方の面に、配
線電極パターンＰ１，Ｐ３、ダイパッドパターンＰ２を
反転したレジストパターン１６を形成することができ
る。
【００３８】なお、この例では端子電極１５Ａ，１５Ｂ
となる銅合金板２０の側壁にもレジスト膜１７’が形成
される。これは端子電極１５Ａ，１５Ｂとなる銅合金板
２０の側壁にはメッキを成長しないようにする。こうす
ることで、銅合金板エッチング時にエッチャントを端子
電極１５Ａ、１５Ｂの端面へ浸食するようになされる。
となる銅合金板２０の側壁にもレジスト膜１７’が形成
される。これは端子電極１５Ａ，１５Ｂとなる銅合金板
２０の側壁にはメッキを成長しないようにする。こうす
ることで、銅合金板エッチング時にエッチャントを端子
電極１５Ａ、１５Ｂの端面へ浸食するようになされる。
【００３９】図３Ｂは図３Ａに示した銅合金板２０のＸ
１−Ｘ２矢視断面図である。図３Ｂにおいて、レジスト
パターン１７は端子電極パターンＰ４，Ｐ５を反転した
ものである。端子電極パターンＰ４、Ｐ５によって数十
〜数百本の端子電極１５Ａ，１５Ｂを銅合金板２０から
電気的に素子分離するようになされる。
１−Ｘ２矢視断面図である。図３Ｂにおいて、レジスト
パターン１７は端子電極パターンＰ４，Ｐ５を反転した
ものである。端子電極パターンＰ４、Ｐ５によって数十
〜数百本の端子電極１５Ａ，１５Ｂを銅合金板２０から
電気的に素子分離するようになされる。
【００４０】図４Ａは図３Ａに示した銅合金板２０のＹ
１−Ｙ２矢視断面図である。図４Ａにおいて、レジスト
パターン１６，１７は配線電極パターンＰ３及び端子電
極パターンＰ５を反転したものである。このようなレジ
ストパターン１６，１７が形成できたら、図４Ｂに示す
電気メッキ装置３００に銅合金板２０をセットし、レジ
ストパターン１６、１７等の各々をマスクにして銅合金
板２０の両面に同時に導電部材をメッキし所定の配線電
極１３Ａ，１３Ｃ、ダイパッド部１３Ｂ及び端子電極１
５Ａ，１５Ｂを形成する。
１−Ｙ２矢視断面図である。図４Ａにおいて、レジスト
パターン１６，１７は配線電極パターンＰ３及び端子電
極パターンＰ５を反転したものである。このようなレジ
ストパターン１６，１７が形成できたら、図４Ｂに示す
電気メッキ装置３００に銅合金板２０をセットし、レジ
ストパターン１６、１７等の各々をマスクにして銅合金
板２０の両面に同時に導電部材をメッキし所定の配線電
極１３Ａ，１３Ｃ、ダイパッド部１３Ｂ及び端子電極１
５Ａ，１５Ｂを形成する。
【００４１】電気メッキ装置３００には周知の電解メッ
キ方法が適用される。電気メッキ装置３００はメッキ容
器２０１の中に電解液２０２、１組の陽極２０３Ａ，２
０３Ｂ、その外部に直流電源２０４及び電流計２０５を
有している。陽極２０３Ａ，２０３Ｂには所望の導電部
材を用いてもよい。
キ方法が適用される。電気メッキ装置３００はメッキ容
器２０１の中に電解液２０２、１組の陽極２０３Ａ，２
０３Ｂ、その外部に直流電源２０４及び電流計２０５を
有している。陽極２０３Ａ，２０３Ｂには所望の導電部
材を用いてもよい。
【００４２】メッキ母材となる銅合金板２０は直流電源
２０４の−端子に接続され、陽極２０３Ａ，２０３Ｂは
電流計２０５を通じて直流電源２０４の＋端子に接続し
て使用される。電解液２０２は導電部材によって取り替
えるようになされる。例えば銅のメッキ時には電解液２
０２として硫酸銅の水溶液が使用される。導電部材はエ
ッチングマスク兼半田付け良好な金属材料が好ましい。
この例で導電部材（メッキ部材）には金、ニッケル及び
銅が使用される。
２０４の−端子に接続され、陽極２０３Ａ，２０３Ｂは
電流計２０５を通じて直流電源２０４の＋端子に接続し
て使用される。電解液２０２は導電部材によって取り替
えるようになされる。例えば銅のメッキ時には電解液２
０２として硫酸銅の水溶液が使用される。導電部材はエ
ッチングマスク兼半田付け良好な金属材料が好ましい。
この例で導電部材（メッキ部材）には金、ニッケル及び
銅が使用される。
【００４３】この例で半導体チップ１１がワイヤボンデ
ィング方式の場合はレジストパターン１６、１７をマス
クにしてニッケル、金、ニッケル、銅の順に銅合金板２
０にメッキがなされる。フリップチップ方式の場合は
金、銅の順にメッキがなされる。このメッキの多層化に
よって表皮効果の良い配線電極１３Ａ，１３Ｃや端子電
極１５Ａ，１５Ｂを形成することができる。
ィング方式の場合はレジストパターン１６、１７をマス
クにしてニッケル、金、ニッケル、銅の順に銅合金板２
０にメッキがなされる。フリップチップ方式の場合は
金、銅の順にメッキがなされる。このメッキの多層化に
よって表皮効果の良い配線電極１３Ａ，１３Ｃや端子電
極１５Ａ，１５Ｂを形成することができる。
【００４４】各々のメッキ部材におけるメッキ電流Ｉは
電流計２０５を見ながら調整し、各々のメッキ部材の厚
みを調整することにより、回路配線電極１３の全体の厚
みを制御するようになされる。各々のメッキ部材の厚み
はメッキ電流Ｉを多くし、通電時間を長くするとメッキ
量を多くすることができる。
電流計２０５を見ながら調整し、各々のメッキ部材の厚
みを調整することにより、回路配線電極１３の全体の厚
みを制御するようになされる。各々のメッキ部材の厚み
はメッキ電流Ｉを多くし、通電時間を長くするとメッキ
量を多くすることができる。
【００４５】この例では、第１層目のＮｉメッキを５μ
ｍ程度、Ａｕメッキを０．５μｍ程度、第２層目のＮｉ
メッキを５μｍ程度、Ｃｕメッキを３０μｍ程度となる
ようにメッキ電流を調整するようになされる。これによ
り、有機基板の銅箔により配線パターンを形成する場合
に比べて厚みのある回路配線電極１３等を形成すること
ができる。
ｍ程度、Ａｕメッキを０．５μｍ程度、第２層目のＮｉ
メッキを５μｍ程度、Ｃｕメッキを３０μｍ程度となる
ようにメッキ電流を調整するようになされる。これによ
り、有機基板の銅箔により配線パターンを形成する場合
に比べて厚みのある回路配線電極１３等を形成すること
ができる。
【００４６】このようにメッキ電流Ｉを制御し、その
後、レジスト膜１６，１７等を除去すると、図５Ａに示
すような銅合金板２０の一方の面に配線電極１３Ａ，１
３Ｃ及びダイパッド部１３Ｂを含む回路配線電極１３を
形成することができる。銅合金板２０の他方の面には図
５Ｂに示すように端子電極１５Ａ，１５Ｂのみを形成す
ることができる。この例では銅合金板２０の側壁にはメ
ッキが成長されない。
後、レジスト膜１６，１７等を除去すると、図５Ａに示
すような銅合金板２０の一方の面に配線電極１３Ａ，１
３Ｃ及びダイパッド部１３Ｂを含む回路配線電極１３を
形成することができる。銅合金板２０の他方の面には図
５Ｂに示すように端子電極１５Ａ，１５Ｂのみを形成す
ることができる。この例では銅合金板２０の側壁にはメ
ッキが成長されない。
【００４７】この時点では回路配線電極１３、端子電極
１５Ａ，１５Ｂは電気的な素子分離はなされていない。
銅合金板２０で短絡された状態となっている。なお、図
６Ａは図５Ａに示した回路電極基板２０’のＺ１−Ｚ２
矢視断面図である。以後の形成例では電子部品実装基板
１００の断面の形成工程について説明する。
１５Ａ，１５Ｂは電気的な素子分離はなされていない。
銅合金板２０で短絡された状態となっている。なお、図
６Ａは図５Ａに示した回路電極基板２０’のＺ１−Ｚ２
矢視断面図である。以後の形成例では電子部品実装基板
１００の断面の形成工程について説明する。
【００４８】つまり、図６Ａに示す銅合金板２０の一方
の面にはその波線円内図に示すように、Ｎｉ／Ａｕ／Ｎ
ｉ／Ｃｕを積層した回路配線電極１３を形成することが
できる。銅合金板２０の他方の面にもＮｉ／Ａｕ／Ｎｉ
／Ｃｕを積層した端子電極１５Ａ，１５Ｂを形成するこ
とができる。
の面にはその波線円内図に示すように、Ｎｉ／Ａｕ／Ｎ
ｉ／Ｃｕを積層した回路配線電極１３を形成することが
できる。銅合金板２０の他方の面にもＮｉ／Ａｕ／Ｎｉ
／Ｃｕを積層した端子電極１５Ａ，１５Ｂを形成するこ
とができる。
【００４９】この例ではドライフイルム化したレジスト
１６’を使用したので、メッキ後、ばらつきの少ない設
計通りのパターン幅の配線電極１３Ａ，１３Ｃや端子電
極１５Ａ，１５Ｂを得ることができた。しかも、配線電
極１３Ａ，１３Ｃ下の銅合金板２０を所定の形状に残す
ことで端子電極１５Ａ，１５Ｂを補強することができ
た。ここで回路配線電極１３、端子電極１５Ａ，１５Ｂ
に係るパターンをメッキされた銅合金板２０を以後、回
路電極基板２０’ともいう。
１６’を使用したので、メッキ後、ばらつきの少ない設
計通りのパターン幅の配線電極１３Ａ，１３Ｃや端子電
極１５Ａ，１５Ｂを得ることができた。しかも、配線電
極１３Ａ，１３Ｃ下の銅合金板２０を所定の形状に残す
ことで端子電極１５Ａ，１５Ｂを補強することができ
た。ここで回路配線電極１３、端子電極１５Ａ，１５Ｂ
に係るパターンをメッキされた銅合金板２０を以後、回
路電極基板２０’ともいう。
【００５０】そして、図６Ｂにおいて回路電極基板２
０’の配線電極形成面側に絶縁性の担持部材２２を形成
する。ここでは担持部材２２として膜厚１５μｍ乃至３
０μｍ程度の長尺状の樹脂シート部材を接着する。樹脂
シート部材は１パッケージ化する際に分離するようにな
される。
０’の配線電極形成面側に絶縁性の担持部材２２を形成
する。ここでは担持部材２２として膜厚１５μｍ乃至３
０μｍ程度の長尺状の樹脂シート部材を接着する。樹脂
シート部材は１パッケージ化する際に分離するようにな
される。
【００５１】この担持部材２２には樹脂部材だけのシー
トでもプリプレーグされたものでも、どちらを使用して
もよい。耐熱性が必要な時はポリイミド系の樹脂部材を
使用する。高周波用には熱硬化型ＰＰＥ（ポリフェニレ
ンエーテル）系の樹脂部材を使用する。一般用はエポキ
シ系と使い分けをし、シート化されたものを接着し、そ
の後、樹脂部材を硬化する。
トでもプリプレーグされたものでも、どちらを使用して
もよい。耐熱性が必要な時はポリイミド系の樹脂部材を
使用する。高周波用には熱硬化型ＰＰＥ（ポリフェニレ
ンエーテル）系の樹脂部材を使用する。一般用はエポキ
シ系と使い分けをし、シート化されたものを接着し、そ
の後、樹脂部材を硬化する。
【００５２】このような担持部材２２によって配線電極
１３Ａ，１３Ｃ及びダイパッド部１３Ｂを含む回路配線
電極１３が裏打ちされるので、これらの回路配線電極１
３下（半導体チップ搭載側）の銅合金板２０を除去して
も担持姿勢を保つことができる。
１３Ａ，１３Ｃ及びダイパッド部１３Ｂを含む回路配線
電極１３が裏打ちされるので、これらの回路配線電極１
３下（半導体チップ搭載側）の銅合金板２０を除去して
も担持姿勢を保つことができる。
【００５３】その後、図７Ａにおいて、担持部材付きの
回路電極基板２０’から、仮の基板として使用していた
銅合金板２０の一部又は全部を回路配線電極１３及び端
子電極１５Ａ，１５Ｂの各々をマスクにして選択的にエ
ッチングし除去する。このとき、銅のエッチングにはニ
ッケルが犯されない薬品としてｐＨ（ペーハー）を調整
した弱アルカリ水溶液を使用する。
回路電極基板２０’から、仮の基板として使用していた
銅合金板２０の一部又は全部を回路配線電極１３及び端
子電極１５Ａ，１５Ｂの各々をマスクにして選択的にエ
ッチングし除去する。このとき、銅のエッチングにはニ
ッケルが犯されない薬品としてｐＨ（ペーハー）を調整
した弱アルカリ水溶液を使用する。
【００５４】例えば、銅の専用エッチャントにはアンモ
ニアのペーハーを８．０乃至８．５程度に調整した水溶
液が使用される。この弱アルカリ水溶液を４５℃にして
エッチングする。このエッチングにより、不要部分の銅
合金板２０が除去され、配線電極１３Ａ，１３Ｃ及びダ
イパッド部１３Ｂを含む回路配線電極１３と、複数の端
子電極１５Ａ，１５Ｂとが電気的に同時に素子分離され
る。
ニアのペーハーを８．０乃至８．５程度に調整した水溶
液が使用される。この弱アルカリ水溶液を４５℃にして
エッチングする。このエッチングにより、不要部分の銅
合金板２０が除去され、配線電極１３Ａ，１３Ｃ及びダ
イパッド部１３Ｂを含む回路配線電極１３と、複数の端
子電極１５Ａ，１５Ｂとが電気的に同時に素子分離され
る。
【００５５】ニッケル層を有する電極構造のものは、ニ
ッケルは弱アルカリ水溶液ではエッチングされないの
で、ニッケル面が現れたらエッチングを終了する。な
お、回路配線電極１３が金−ニッケル構造となるものは
銅のエッチングだけになる。
ッケルは弱アルカリ水溶液ではエッチングされないの
で、ニッケル面が現れたらエッチングを終了する。な
お、回路配線電極１３が金−ニッケル構造となるものは
銅のエッチングだけになる。
【００５６】この素子分離によって回路配線電極１３Ｃ
下に空間部２８が生ずる。これと共に回路配線電極１３
が露出する。この銅合金板２０のエッチング終了後、ニ
ッケルをエッチングして金面が現れるようにするとよ
い。回路電極基板形成後も、配線電極１３Ａ，１３Ｃや
端子電極１５Ａ，１５Ｂにおいて同じ金面（層）を有す
るようになる。金面は半田ボンディングがし易くなるか
らである。ニッケルのエッチング液には専用酸性エッチ
ャントを温度３５℃にして使用する。この際に金面が現
れたらエッチングを終了する。
下に空間部２８が生ずる。これと共に回路配線電極１３
が露出する。この銅合金板２０のエッチング終了後、ニ
ッケルをエッチングして金面が現れるようにするとよ
い。回路電極基板形成後も、配線電極１３Ａ，１３Ｃや
端子電極１５Ａ，１５Ｂにおいて同じ金面（層）を有す
るようになる。金面は半田ボンディングがし易くなるか
らである。ニッケルのエッチング液には専用酸性エッチ
ャントを温度３５℃にして使用する。この際に金面が現
れたらエッチングを終了する。
【００５７】その後、回路電極基板２０’のダイパッド
部１３Ｂ下に半導体チップ１１を実装する。この時点で
回路配線電極１３を露出した回路電極基板２０’を天地
反転させ、開口部分を上に向けるように姿勢を整えても
よい。ここでは接着剤１８を使用して回路配線電極１３
のダイパッド部１３Ｂに半導体チップ１１をダイボンデ
ィングして接合される。
部１３Ｂ下に半導体チップ１１を実装する。この時点で
回路配線電極１３を露出した回路電極基板２０’を天地
反転させ、開口部分を上に向けるように姿勢を整えても
よい。ここでは接着剤１８を使用して回路配線電極１３
のダイパッド部１３Ｂに半導体チップ１１をダイボンデ
ィングして接合される。
【００５８】半導体チップ１１の一方のパッド電極１９
Ａと配線電極１３Ａとの間は金線１４Ａにより例えば、
熱圧着ボンディングし、半導体チップ１１の他方のパッ
ド電極１９Ｂと配線電極１３Ｃとを他の金線１４Ｂによ
り熱圧着ボンディングする。その後、樹脂シート部材を
切断して、担持部材付きのパッケージに分離する。
Ａと配線電極１３Ａとの間は金線１４Ａにより例えば、
熱圧着ボンディングし、半導体チップ１１の他方のパッ
ド電極１９Ｂと配線電極１３Ｃとを他の金線１４Ｂによ
り熱圧着ボンディングする。その後、樹脂シート部材を
切断して、担持部材付きのパッケージに分離する。
【００５９】このとき、樹脂シート部材をチップ・サイ
ズ・パッケージ数個からなる集合体に切断することもで
きる。この例では個々に樹脂シート部材を切断すること
により、図１に示したような高周波対応の電子部品実装
基板１００が完成する。
ズ・パッケージ数個からなる集合体に切断することもで
きる。この例では個々に樹脂シート部材を切断すること
により、図１に示したような高周波対応の電子部品実装
基板１００が完成する。
【００６０】もちろん、半導体チップ１１の実装後の空
間部２８に絶縁性の封止部材を形成してもよい。その場
合には、封止部材にはエポキシ系のモールド樹脂が使用
される。この封止工程では金線１４Ａ，１４Ｂが隠れる
厚みを確保するように回路電極基板２０’の内側にモー
ルド樹脂が封止される。
間部２８に絶縁性の封止部材を形成してもよい。その場
合には、封止部材にはエポキシ系のモールド樹脂が使用
される。この封止工程では金線１４Ａ，１４Ｂが隠れる
厚みを確保するように回路電極基板２０’の内側にモー
ルド樹脂が封止される。
【００６１】このようにして、本発明に係る第１の実施
形態としての電子部品実装基板１００によれば、銅箔を
エッチングして形成された配線パターンに比べて所定の
厚みでサイドエッジが垂直に切り立った配線電極１３
Ａ，１３Ｃ及び端子電極１５Ａ，１５Ｂを構成すること
ができ、当該配線電極１３Ａ，１３Ｃ及び端子電極１５
Ａ，１５Ｂのインピーダンス特性（表皮効果）を改善に
することができる。しかも、メッキにより配線電極１３
Ａ，１３Ｃや端子電極１５Ａ，１５Ｂ等を再現性良く形
成できることから、ライン＆スペース（Ｌ／Ｓ）で１０
μｍ以下のパターニングが正確に安価に提供できるよう
になる。これにより、高周波対応の半導体チップを高密
度に実装することができる。
形態としての電子部品実装基板１００によれば、銅箔を
エッチングして形成された配線パターンに比べて所定の
厚みでサイドエッジが垂直に切り立った配線電極１３
Ａ，１３Ｃ及び端子電極１５Ａ，１５Ｂを構成すること
ができ、当該配線電極１３Ａ，１３Ｃ及び端子電極１５
Ａ，１５Ｂのインピーダンス特性（表皮効果）を改善に
することができる。しかも、メッキにより配線電極１３
Ａ，１３Ｃや端子電極１５Ａ，１５Ｂ等を再現性良く形
成できることから、ライン＆スペース（Ｌ／Ｓ）で１０
μｍ以下のパターニングが正確に安価に提供できるよう
になる。これにより、高周波対応の半導体チップを高密
度に実装することができる。
【００６２】また、電子部品実装基板１００の製造方法
によれば、安定した配線電極１３Ａ，１３Ｃ及び端子電
極１５Ａ，１５Ｂの形状が得られるので、容易に回路設
計を行うことができる。配線電極１３Ａ，１３Ｃ及び端
子電極１５Ａ，１５Ｂのインピーダンス特性が優れてい
るので、高精度のインダクタンスや静電容量を作成する
こともできる。従来方式のようなスルーホールメッキ工
程無しに端子電極１５Ａ，１５Ｂを作成することができ
る。これにより、薄型の実装に優れ、かつ、高周波特性
に優れた半導体チップ実装基板を製造することができ
る。
によれば、安定した配線電極１３Ａ，１３Ｃ及び端子電
極１５Ａ，１５Ｂの形状が得られるので、容易に回路設
計を行うことができる。配線電極１３Ａ，１３Ｃ及び端
子電極１５Ａ，１５Ｂのインピーダンス特性が優れてい
るので、高精度のインダクタンスや静電容量を作成する
こともできる。従来方式のようなスルーホールメッキ工
程無しに端子電極１５Ａ，１５Ｂを作成することができ
る。これにより、薄型の実装に優れ、かつ、高周波特性
に優れた半導体チップ実装基板を製造することができ
る。
【００６３】（２）第２の実施形態図８は本発明に係る
第２の実施形態としての電子部品実装基板２００の構成
例を示す断面図である。この実施形態では電子部品に関
してワイヤーボンディング可能な半導体チップ１１に代
えて面接合可能なフリップチップ方式の半導体チップ３
１を適用したものである。
第２の実施形態としての電子部品実装基板２００の構成
例を示す断面図である。この実施形態では電子部品に関
してワイヤーボンディング可能な半導体チップ１１に代
えて面接合可能なフリップチップ方式の半導体チップ３
１を適用したものである。
【００６４】図８に示す電子部品実装基板２００は高周
波対応実装基板に適用して好適であり、第１の実施形態
と同様にして支持補強材を兼ねた絶縁性の担持部材２２
を有している。担持部材２２には少なくとも有機絶縁材
料が使用される。この例で担持部材２２は熱硬化型ＰＰ
Ｅ（ポリフェニレンエーテル）をシート化して接着硬化
したものである。この他に、耐熱性が必要な時はポリイ
ミド系の担持部材２２が使用される。動作周波数の低い
電子部品実装基板ではエポキシ系の担持部材２２が使用
される。高周波用の担持部材２２と使い分けするように
なされる。
波対応実装基板に適用して好適であり、第１の実施形態
と同様にして支持補強材を兼ねた絶縁性の担持部材２２
を有している。担持部材２２には少なくとも有機絶縁材
料が使用される。この例で担持部材２２は熱硬化型ＰＰ
Ｅ（ポリフェニレンエーテル）をシート化して接着硬化
したものである。この他に、耐熱性が必要な時はポリイ
ミド系の担持部材２２が使用される。動作周波数の低い
電子部品実装基板ではエポキシ系の担持部材２２が使用
される。高周波用の担持部材２２と使い分けするように
なされる。
【００６５】この担持部材２２には所定数の端子電極１
５Ａ，１５Ｂ及び所定の回路配線電極３３Ａ〜３３Ｇが
担持されている。この回路配線電極３３Ａ〜３３Ｇ下に
は電子部品の一例となるフリップチップ方式の半導体チ
ップ３１が実装されている。半導体チップ３１は複数の
バンプ電極（エリアバンプ）３４Ａ〜３４Ｇ等を有して
いる。
５Ａ，１５Ｂ及び所定の回路配線電極３３Ａ〜３３Ｇが
担持されている。この回路配線電極３３Ａ〜３３Ｇ下に
は電子部品の一例となるフリップチップ方式の半導体チ
ップ３１が実装されている。半導体チップ３１は複数の
バンプ電極（エリアバンプ）３４Ａ〜３４Ｇ等を有して
いる。
【００６６】この半導体チップ３１のバンプ電極３４Ａ
は回路配線電極３３Ａに接続され、そのバンプ電極３４
Ｂは回路配線電極３３Ｂに接続され、バンプ電極３４Ｃ
は回路配線電極３３Ｃに接続され、バンプ電極３４Ｄは
回路配線電極３３Ｄに接続され、バンプ電極３４Ｅは回
路配線電極３４Ｅに接続され、バンプ電極３４Ｆは回路
配線電極３３Ｆに接続され、バンプ電極３４Ｇは回路配
線電極３４Ｇに各々接続されている。各々の回路配線電
極３３Ａ〜３３Ｇは端子電極１５Ａ，１５Ｂ等に接続さ
れている。電子部品実装基板２００によっては数十〜数
百本の端子電極１５Ａ，１５Ｂが設けられる。
は回路配線電極３３Ａに接続され、そのバンプ電極３４
Ｂは回路配線電極３３Ｂに接続され、バンプ電極３４Ｃ
は回路配線電極３３Ｃに接続され、バンプ電極３４Ｄは
回路配線電極３３Ｄに接続され、バンプ電極３４Ｅは回
路配線電極３４Ｅに接続され、バンプ電極３４Ｆは回路
配線電極３３Ｆに接続され、バンプ電極３４Ｇは回路配
線電極３４Ｇに各々接続されている。各々の回路配線電
極３３Ａ〜３３Ｇは端子電極１５Ａ，１５Ｂ等に接続さ
れている。電子部品実装基板２００によっては数十〜数
百本の端子電極１５Ａ，１５Ｂが設けられる。
【００６７】回路配線電極３３Ａ〜３３Ｇは、端子電極
１５Ａ，１５Ｂと共にメッキ及びエッチング可能な導電
性の基材の一例となる銅合金板２０の一方の面に所望の
導電部材がメッキにより形成され、その後、この銅合金
板２０を選択的にエッチング除去して同時に形成された
ものである。回路配線電極３３Ａ〜３３Ｇの全部、端子
電極１５Ａ，１５Ｂの一部は電解メッキ法により形成さ
れている。
１５Ａ，１５Ｂと共にメッキ及びエッチング可能な導電
性の基材の一例となる銅合金板２０の一方の面に所望の
導電部材がメッキにより形成され、その後、この銅合金
板２０を選択的にエッチング除去して同時に形成された
ものである。回路配線電極３３Ａ〜３３Ｇの全部、端子
電極１５Ａ，１５Ｂの一部は電解メッキ法により形成さ
れている。
【００６８】この回路配線電極３３Ａ〜３３Ｇは膜厚
０．５μｍ程度の金及び膜厚３０μｍ程度の銅が順にメ
ッキされており、端子電極１５Ａ，１５Ｂは銅合金板２
０のエッチング残留物を芯材となされ、この芯材の一方
の面側には同様の膜厚の金及び銅の順にメッキされて成
る。
０．５μｍ程度の金及び膜厚３０μｍ程度の銅が順にメ
ッキされており、端子電極１５Ａ，１５Ｂは銅合金板２
０のエッチング残留物を芯材となされ、この芯材の一方
の面側には同様の膜厚の金及び銅の順にメッキされて成
る。
【００６９】このように形成すると、銅合金板２０を担
持部材形成工程に至るまでの仮の基板として使用できる
他に、その銅合金板２０のエッチング残留部分を使用し
た端子電極１５Ａ，１５Ｂを構成することができる。
持部材形成工程に至るまでの仮の基板として使用できる
他に、その銅合金板２０のエッチング残留部分を使用し
た端子電極１５Ａ，１５Ｂを構成することができる。
【００７０】しかも、回路配線電極３３Ａ〜３３Ｇのサ
イドエッジを垂直に切り立つように整形することがで
き、有機基板の銅箔をエッチングして配線パターン形成
する場合に比べてラインエッジが整った高精度の回路配
線電極３３Ａ〜３３Ｇ及び、表皮効果に優れた配線電極
３３Ａ〜３３Ｇが得られ、超高周波動作に最適となる。
端子電極１５Ａ，１５Ｂも、ある程度の高さを確保する
ことができ、内部抵抗に低い電極を得ることができる。
イドエッジを垂直に切り立つように整形することがで
き、有機基板の銅箔をエッチングして配線パターン形成
する場合に比べてラインエッジが整った高精度の回路配
線電極３３Ａ〜３３Ｇ及び、表皮効果に優れた配線電極
３３Ａ〜３３Ｇが得られ、超高周波動作に最適となる。
端子電極１５Ａ，１５Ｂも、ある程度の高さを確保する
ことができ、内部抵抗に低い電極を得ることができる。
【００７１】この電子部品実装基板２００で半導体チッ
プ３１の実装領域は空間のまま使用される。空気は誘電
率εｒ＝１であることによる。もちろん用途に応じて絶
縁性の封止部材を充填してもよい。その際には封止部材
にはモールド樹脂が使用される。
プ３１の実装領域は空間のまま使用される。空気は誘電
率εｒ＝１であることによる。もちろん用途に応じて絶
縁性の封止部材を充填してもよい。その際には封止部材
にはモールド樹脂が使用される。
【００７２】このように、本発明に係る第２の実施形態
としての電子部品実装基板２００によれば、銅箔をエッ
チングして配線パターンを形成する場合に比べて所定の
厚みでパターンエッジの整った回路配線電極３３Ａ〜３
３Ｇや端子電極１５Ａ、１５Ｂなどを同時に形成するこ
とができる。特に回路配線電極３３Ａ〜３３Ｇのサイド
エッジを垂直に切り立つように形成できることから表皮
効果を均一にすることができる。
としての電子部品実装基板２００によれば、銅箔をエッ
チングして配線パターンを形成する場合に比べて所定の
厚みでパターンエッジの整った回路配線電極３３Ａ〜３
３Ｇや端子電極１５Ａ、１５Ｂなどを同時に形成するこ
とができる。特に回路配線電極３３Ａ〜３３Ｇのサイド
エッジを垂直に切り立つように形成できることから表皮
効果を均一にすることができる。
【００７３】しかも、電子部品実装基板２００によれ
ば、有機絶縁材料から成る担持部材２２が使用されるの
で、超高周波回路に適用して好適な高周波特性に優れ
た、フリップチップ方式の半導体チップ実装の高周波対
応実装基板を製造することができる。
ば、有機絶縁材料から成る担持部材２２が使用されるの
で、超高周波回路に適用して好適な高周波特性に優れ
た、フリップチップ方式の半導体チップ実装の高周波対
応実装基板を製造することができる。
【００７４】
【発明の効果】以上説明したように本発明に係る電子部
品実装基板によれば、絶縁性の担持部材に担持された所
定の回路配線電極及び端子電極を備え、この回路配線電
極及び端子電極はメッキ及びエッチング可能な導電性の
基材の両面に選択的に形成された非メッキ部材をマスク
にしてその基材の両面に同時に導電部材をメッキした
後、その基材を選択的にエッチング除去して形成された
ものである。
品実装基板によれば、絶縁性の担持部材に担持された所
定の回路配線電極及び端子電極を備え、この回路配線電
極及び端子電極はメッキ及びエッチング可能な導電性の
基材の両面に選択的に形成された非メッキ部材をマスク
にしてその基材の両面に同時に導電部材をメッキした
後、その基材を選択的にエッチング除去して形成された
ものである。
【００７５】この構成によって、銅箔をエッチングして
形成された配線パターンに比べて所定の厚みでサイドエ
ッジが垂直に切り立った回路配線電極及び端子電極構造
を具現化ができ、当該回路配線電極及び端子電極のイン
ピーダンス特性（表皮効果）を均一にすることができ
る。これと共に、高周波対応の電子部品を高密度に実装
することができる。従って、薄型の実装に優れ、かつ、
高周波特性に優れた電子部品実装基板を提供することが
できる。
形成された配線パターンに比べて所定の厚みでサイドエ
ッジが垂直に切り立った回路配線電極及び端子電極構造
を具現化ができ、当該回路配線電極及び端子電極のイン
ピーダンス特性（表皮効果）を均一にすることができ
る。これと共に、高周波対応の電子部品を高密度に実装
することができる。従って、薄型の実装に優れ、かつ、
高周波特性に優れた電子部品実装基板を提供することが
できる。
【００７６】本発明に係る電子部品実装基板の製造方法
によれば、導電性の基材の両面に非メッキ部材を選択的
に形成し、その後、非メッキ部材をマスクにして基材の
両面に同時に導電部材をメッキし所定の回路配線電極及
び端子電極を形成し、更に、この基材の回路配線電極形
成面側に絶縁性の担持部材を接合し、その後、担持部材
及び回路配線電極を有する回路電極基板から導電性の基
材をエッチングにより全部又は一部を除去するようにな
される。
によれば、導電性の基材の両面に非メッキ部材を選択的
に形成し、その後、非メッキ部材をマスクにして基材の
両面に同時に導電部材をメッキし所定の回路配線電極及
び端子電極を形成し、更に、この基材の回路配線電極形
成面側に絶縁性の担持部材を接合し、その後、担持部材
及び回路配線電極を有する回路電極基板から導電性の基
材をエッチングにより全部又は一部を除去するようにな
される。
【００７７】この構成によって、銅箔をエッチングして
配線パターンを形成する場合に比べて所定の厚みでパタ
ーンエッジの整った回路配線電極や端子電極などを再現
性良く形成することができる。特に回路配線電極のサイ
ドエッジを垂直に切り立つように形成できることからイ
ンピーダンス特性（表皮効果）を均一にすることができ
る。
配線パターンを形成する場合に比べて所定の厚みでパタ
ーンエッジの整った回路配線電極や端子電極などを再現
性良く形成することができる。特に回路配線電極のサイ
ドエッジを垂直に切り立つように形成できることからイ
ンピーダンス特性（表皮効果）を均一にすることができ
る。
【００７８】しかも、安定した回路配線電極及び端子電
極の形状が得られるので、容易に回路設計を行うことが
できる。回路配線電極及び端子電極のインピーダンス特
性が優れているので、高精度のインダクタンスや静電容
量を作成することもできる。
極の形状が得られるので、容易に回路設計を行うことが
できる。回路配線電極及び端子電極のインピーダンス特
性が優れているので、高精度のインダクタンスや静電容
量を作成することもできる。
【００７９】この発明は超高周波領域で動作させる半導
体チップを実装した高周波対応実装基板に適用して極め
て好適である。
体チップを実装した高周波対応実装基板に適用して極め
て好適である。
【図１】本発明に係る第１の実施形態としての電子部品
実装基板１００の構成例を示す断面図である。
実装基板１００の構成例を示す断面図である。
【図２】Ａ〜Ｃは半導体チップ実装基板１００の形成例
（その１）を示す工程図である。
（その１）を示す工程図である。
【図３】Ａ及びＢは半導体チップ実装基板１００の形成
例（その２）を示す工程図である。
例（その２）を示す工程図である。
【図４】Ａ及びＢは半導体チップ実装基板１００の形成
例（その３）を示す工程図である。
例（その３）を示す工程図である。
【図５】Ａ及びＢは半導体チップ実装基板１００の形成
例（その４）を示す工程図である。
例（その４）を示す工程図である。
【図６】Ａ及びＢは半導体チップ実装基板１００の形成
例（その５）を示す工程図である。
例（その５）を示す工程図である。
【図７】Ａ及びＢは半導体チップ実装基板１００の形成
例（その６）を示す工程図である。
例（その６）を示す工程図である。
【図８】本発明に係る第２の実施形態としての電子部品
実装基板２００の構成例を示す断面図である。
実装基板２００の構成例を示す断面図である。
【図９】従来例に係るモールド樹脂封止基板１０の構成
例を示す断面図である。
例を示す断面図である。
【図１０】Ａ及びＢはモールド樹脂封止基板１０のエッ
チング時の形成例を示す工程図である。
チング時の形成例を示す工程図である。
１１，３１・・・半導体チップ（電子部品）、１３・・
・回路配線電極、１３Ａ，１３Ｃ，３３Ａ〜３３Ｇ・・
・配線電極、１３Ｂ・・・ダイパッド部、１４Ａ，１４
Ｂ・・・金線、１５Ａ，１５Ｂ・・・端子電極、１６，
１７・・・レジスト膜（非メッキ部材）、２０・・・銅
合金板（導電性の基材）、２２・・・担持部材、２６，
２７・・・レチクル（第１，第２のマスク部材）、３４
Ａ〜３４Ｇ・・・バンプ電極、１００，２００・・・電
子部品実装基板、３００・・・電気メッキ装置
・回路配線電極、１３Ａ，１３Ｃ，３３Ａ〜３３Ｇ・・
・配線電極、１３Ｂ・・・ダイパッド部、１４Ａ，１４
Ｂ・・・金線、１５Ａ，１５Ｂ・・・端子電極、１６，
１７・・・レジスト膜（非メッキ部材）、２０・・・銅
合金板（導電性の基材）、２２・・・担持部材、２６，
２７・・・レチクル（第１，第２のマスク部材）、３４
Ａ〜３４Ｇ・・・バンプ電極、１００，２００・・・電
子部品実装基板、３００・・・電気メッキ装置
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 草野 英俊
東京都品川区北品川６丁目７番35号 ソニ
ー株式会社内
Ｆターム(参考） 5E343 AA02 AA12 AA18 BB16 BB23
BB24 BB67 DD43 DD56 DD63
DD76 ER12 ER16 ER18 GG08
GG13
Claims (16)
- 【請求項１】 少なくとも、絶縁性の担持部材と、 前記担持部材に担持された所定の回路配線電極と、 前記回路配線電極に接続された電子部品と、 前記電子部品又は／及び回路配線電極に接続された端子
電極とを備え、 前記回路配線電極及び端子電極は、 メッキ及びエッチング可能な導電性の基材の両面に選択
的に形成された非メッキ部材をマスクにして該基材の両
面に同時に導電部材をメッキした後、該基材を選択的に
エッチング除去して形成されたものであることを特徴と
する電子部品実装基板。 - 【請求項２】 前記担持部材には少なくとも有機絶縁材
料が使用されることを特徴とする請求項１に記載の電子
部品実装基板。 - 【請求項３】 前記電子部品の実装領域に絶縁性の封止
部材を充填されて成ることを特徴とする請求項１に記載
の電子部品実装基板。 - 【請求項４】 前記端子電極の一部及び回路配線電極の
全部が電解メッキ法により形成されて成ることを特徴と
する請求項１に記載の電子部品実装基板。 - 【請求項５】 前記電子部品はワイヤボンディング可能
な半導体チップであることを特徴とする請求項１に記載
の電子部品実装基板。 - 【請求項６】 前記電子部品は面接合可能なフリップチ
ップ方式の半導体チップであることを特徴とする請求項
１に記載の電子部品実装基板。 - 【請求項７】 前記回路配線電極は前記電子部品の接続
方式によって、 金、ニッケル及び銅から構成され、又は、金及び銅から
構成されることを特徴とする請求項１に記載の電子部品
実装基板。 - 【請求項８】 メッキ及びエッチング可能な導電性の基
材の両面に非メッキ部材を選択的に形成する工程と、 前記非メッキ部材をマスクにして前記基材の両面に同時
に導電部材をメッキし所定の回路配線電極及び端子電極
を形成する工程と、 前記基材の回路配線電極形成面側に絶縁性の担持部材を
接合する工程と、 前記担持部材及び回路配線電極を有する回路電極基板か
ら前記導電性の基材の全部又は一部をエッチングにより
除去する工程とを含むことを特徴とする電子部品実装基
板の製造方法。 - 【請求項９】 前記導電性の基材の両面に非メッキ部材
を形成する工程と、所定の回路電極をパターニングした
第１のマスク部材を前記導電性の基材の一方の面に位置
合わせする工程と、 所定数の端子電極をパターニングした第２のマスク部材
を前記導電性の基材の他方の面に位置合わせする工程
と、 前記導電性の基材の一方の面の非メッキ部材に前記第１
のマスク部材を通して回路配線電極パターンを露光し、
同時に、前記導電性の基材の他方の面の非メッキ部材に
前記第２のマスク部材を通して端子電極パターンを露光
する工程とを含むことを特徴とする請求項８に記載の電
子部品実装基板の製造方法。 - 【請求項１０】 前記回路配線電極パターン及び端子電
極パターンを成す非メッキ部材をマスクにして電解メッ
キ法により前記導電性の基材に所望の金属をメッキし、
該メッキ電流を調整して前記回路電極及び端子電極の厚
みを制御することを特徴とする請求項９に記載の電子部
品実装基板の製造方法。 - 【請求項１１】 前記導電性の基材に銅、ニッケル及び
金の順にメッキすることにより前記回路電極及び端子電
極を形成することを特徴とする請求項１０に記載の電子
部品実装基板の製造方法。 - 【請求項１２】 前記導電性の基材に金及び銅の順にメ
ッキすることにより前記回路電極及び端子電極を形成す
ることを特徴とする請求項１０に記載の電子部品実装基
板の製造方法。 - 【請求項１３】 前記担持部材には有機樹脂材料が使用
されることを特徴とする請求項８に記載の電子部品実装
基板の製造方法。 - 【請求項１４】 前記導電性の基材を除去した後に、 前記回路配線電極上に電子部品を実装することを特徴と
する請求項８に記載の電子部品実装基板の製造方法。 - 【請求項１５】 前記電子部品はワイヤーボンディング
可能な半導体チップであることを特徴とする請求項１４
に記載の電子部品実装基板の製造方法。 - 【請求項１６】 前記電子部品は面接合可能なフリップ
チップ方式の半導体チップであることを特徴とする請求
項１４に記載の電子部品実装基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001234163A JP4682477B2 (ja) | 2001-08-01 | 2001-08-01 | 電子部品実装基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001234163A JP4682477B2 (ja) | 2001-08-01 | 2001-08-01 | 電子部品実装基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003046029A true JP2003046029A (ja) | 2003-02-14 |
| JP4682477B2 JP4682477B2 (ja) | 2011-05-11 |
Family
ID=19065823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001234163A Expired - Fee Related JP4682477B2 (ja) | 2001-08-01 | 2001-08-01 | 電子部品実装基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4682477B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235378A (ja) * | 2007-03-16 | 2008-10-02 | Nec Corp | 金属ポストを有する配線基板、半導体装置及び製造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153954A (ja) * | 1994-11-30 | 1996-06-11 | Matsushita Electric Works Ltd | セラミックプリント配線板の製造方法 |
| JPH09199626A (ja) * | 1996-01-05 | 1997-07-31 | Siemens Ag | 半導体デバイス及びその製造方法 |
| JPH09213863A (ja) * | 1996-01-31 | 1997-08-15 | Sony Corp | リードフレームの製造方法 |
| JPH11288983A (ja) * | 1999-03-08 | 1999-10-19 | Sony Corp | リ―ドフレ―ムとリ―ドフレ―ムの製造方法と半導体装置と半導体装置の製造方法 |
| JP2000199766A (ja) * | 1999-01-06 | 2000-07-18 | Nec Corp | プリント基板の配線パタ―ン検査用コンタクトピンの製造方法 |
| JP2001060648A (ja) * | 1999-08-23 | 2001-03-06 | Dainippon Printing Co Ltd | リードフレーム及びその製造方法並びに半導体装置 |
| JP2001110945A (ja) * | 1999-09-07 | 2001-04-20 | Motorola Inc | 半導体素子および半導体素子の製造・パッケージング方法 |
-
2001
- 2001-08-01 JP JP2001234163A patent/JP4682477B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153954A (ja) * | 1994-11-30 | 1996-06-11 | Matsushita Electric Works Ltd | セラミックプリント配線板の製造方法 |
| JPH09199626A (ja) * | 1996-01-05 | 1997-07-31 | Siemens Ag | 半導体デバイス及びその製造方法 |
| JPH09213863A (ja) * | 1996-01-31 | 1997-08-15 | Sony Corp | リードフレームの製造方法 |
| JP2000199766A (ja) * | 1999-01-06 | 2000-07-18 | Nec Corp | プリント基板の配線パタ―ン検査用コンタクトピンの製造方法 |
| JPH11288983A (ja) * | 1999-03-08 | 1999-10-19 | Sony Corp | リ―ドフレ―ムとリ―ドフレ―ムの製造方法と半導体装置と半導体装置の製造方法 |
| JP2001060648A (ja) * | 1999-08-23 | 2001-03-06 | Dainippon Printing Co Ltd | リードフレーム及びその製造方法並びに半導体装置 |
| JP2001110945A (ja) * | 1999-09-07 | 2001-04-20 | Motorola Inc | 半導体素子および半導体素子の製造・パッケージング方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235378A (ja) * | 2007-03-16 | 2008-10-02 | Nec Corp | 金属ポストを有する配線基板、半導体装置及び製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4682477B2 (ja) | 2011-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101551898B1 (ko) | 배선 기판, 반도체 장치 및 이들의 제조 방법 | |
| US20080296056A1 (en) | Printed circuit board, production method therefor, electronic-component carrier board using printed circuit board, and production method therefor | |
| US7226807B2 (en) | Method of production of circuit board utilizing electroplating | |
| JP2003031719A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP2007173371A (ja) | フレキシブル配線基板の製造方法及び電子部品実装構造体の製造方法 | |
| JP2000353760A (ja) | 半導体素子搭載用中継基板の製造方法 | |
| JP2007073765A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2005223223A (ja) | 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール | |
| JP2001144245A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JPH10125818A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
| JP2004193297A (ja) | ウェハレベルパッケージおよびその製造方法 | |
| TWI762885B (zh) | 半導體封裝載板及其製法與封裝製程 | |
| KR100732385B1 (ko) | 패키지 기판 제조 방법 | |
| JP2003046029A (ja) | 電子部品実装基板及びその製造方法 | |
| JP4715014B2 (ja) | 多層配線基板及びその製造方法 | |
| JP2001024090A (ja) | パッケージ基板 | |
| JPH0897330A (ja) | チップキャリア及びその製造方法 | |
| JP2002252292A (ja) | 電子部品実装基板及びその製造方法 | |
| JP2003037207A (ja) | 電子部品実装基板及びその製造方法 | |
| JP4159631B2 (ja) | 半導体パッケージの製造方法 | |
| JP2002252301A (ja) | 電子部品実装基板及びその製造方法 | |
| JP2002252322A (ja) | 電子部品実装基板及びその製造方法 | |
| JP2002343927A (ja) | 半導体モジュール及びその製造方法 | |
| JP7412735B2 (ja) | 半導体パッケージの製造方法 | |
| JP4003400B2 (ja) | 多層配線基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060601 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080714 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090904 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091030 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110124 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |