JPH09213863A - リードフレームの製造方法 - Google Patents
リードフレームの製造方法Info
- Publication number
- JPH09213863A JPH09213863A JP8035730A JP3573096A JPH09213863A JP H09213863 A JPH09213863 A JP H09213863A JP 8035730 A JP8035730 A JP 8035730A JP 3573096 A JP3573096 A JP 3573096A JP H09213863 A JPH09213863 A JP H09213863A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gold
- copper
- substrate
- wire lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 93
- 239000010931 gold Substances 0.000 claims abstract description 93
- 229910052737 gold Inorganic materials 0.000 claims abstract description 93
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 85
- 239000010949 copper Substances 0.000 claims abstract description 81
- 229910052802 copper Inorganic materials 0.000 claims abstract description 80
- 238000005530 etching Methods 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims description 40
- 238000007747 plating Methods 0.000 claims description 20
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 150000002739 metals Chemical class 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 32
- 229910052759 nickel Inorganic materials 0.000 description 16
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 8
- 239000000243 solution Substances 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- GHPYJLCQYMAXGG-WCCKRBBISA-N (2R)-2-amino-3-(2-boronoethylsulfanyl)propanoic acid hydrochloride Chemical compound Cl.N[C@@H](CSCCB(O)O)C(O)=O GHPYJLCQYMAXGG-WCCKRBBISA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 1
- 239000004327 boric acid Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000002815 nickel Chemical class 0.000 description 1
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 1
- LGQLOGILCSXPEA-UHFFFAOYSA-L nickel sulfate Chemical compound [Ni+2].[O-]S([O-])(=O)=O LGQLOGILCSXPEA-UHFFFAOYSA-L 0.000 description 1
- 229910000363 nickel(II) sulfate Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4828—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 品質の高いリードフレームを簡単に製造する
ことができるリードフレームの製造方法を提供する。 【解決手段】 銅板11の上に選択的にパターン層12
を形成し、このパターン層12を形成した基板の表面に
パターン層12をマスクとして金をめっきして金層13
aを形成する。次いで、この金層13aの上に銅をめっ
きして銅層13bを形成し、金銅13aと銅層13bの
2層からなる細線リード13を形成する。その後、パタ
ーン層12を選択的に除去し、絶縁レジスト膜14を形
成して銅板11をエッチングする。この際、金層13a
をエッチングストップ層とする。これにより2層の層構
造を有する細線リード13を有するリードフレームが形
成される。
ことができるリードフレームの製造方法を提供する。 【解決手段】 銅板11の上に選択的にパターン層12
を形成し、このパターン層12を形成した基板の表面に
パターン層12をマスクとして金をめっきして金層13
aを形成する。次いで、この金層13aの上に銅をめっ
きして銅層13bを形成し、金銅13aと銅層13bの
2層からなる細線リード13を形成する。その後、パタ
ーン層12を選択的に除去し、絶縁レジスト膜14を形
成して銅板11をエッチングする。この際、金層13a
をエッチングストップ層とする。これにより2層の層構
造を有する細線リード13を有するリードフレームが形
成される。
Description
【0001】
【発明の属する技術分野】本発明は、細線リードを有
し、この細線リードが半導体素子に対して電気的に接続
されるリードフレームの製造方法に係り、特に細線リー
ドのうち少なくとも半導体素子との電気的接続部が2層
以上の層構造を有するリードフレームの製造方法に関す
る。
し、この細線リードが半導体素子に対して電気的に接続
されるリードフレームの製造方法に係り、特に細線リー
ドのうち少なくとも半導体素子との電気的接続部が2層
以上の層構造を有するリードフレームの製造方法に関す
る。
【0002】
【従来の技術】従来、この種のリードフレームとして、
半導体素子(チップ)と電気的に接続される細線リード
の半導体素子との接触部が銅(Cu)層および金(A
u)層からなる層構造となっているものがある。このリ
ードフレームは、銅の細線リードを金でめっきするか、
あるいは銅の細線リードに金のバンプ(突起状の接続電
極)を形成することにより製造したりしていた。
半導体素子(チップ)と電気的に接続される細線リード
の半導体素子との接触部が銅(Cu)層および金(A
u)層からなる層構造となっているものがある。このリ
ードフレームは、銅の細線リードを金でめっきするか、
あるいは銅の細線リードに金のバンプ(突起状の接続電
極)を形成することにより製造したりしていた。
【0003】このうち銅の細線リードを金でめっきする
方法は、まず、図8(a)に示したように、ポリイミド
テープ41に銅箔42を接着剤で接着させた後、この銅
箔42をエッチングによって選択的に除去することによ
り、図8(b)に示したような細線リード43を形成
し、続いて図8(c)に示したように細線リード43の
表面を金層44でめっきするものである。
方法は、まず、図8(a)に示したように、ポリイミド
テープ41に銅箔42を接着剤で接着させた後、この銅
箔42をエッチングによって選択的に除去することによ
り、図8(b)に示したような細線リード43を形成
し、続いて図8(c)に示したように細線リード43の
表面を金層44でめっきするものである。
【0004】一方、銅の細線リードに金のバンプを形成
する方法は、まず、図9(a)に示したように、表面に
アルミニウム(Al)膜51と銅膜52とが形成された
銅板53の表面に銅をめっきして細線リード54を形成
した後、図9(b)に示したように細線リード54を絶
縁膜55で被覆すると共にアルミニウム膜51をエッチ
ングストップ層として銅板53をエッチングして選択的
に除去する。次いで、図9(c)に示したようにアルミ
ニウム膜51と銅膜52とをエッチングして選択的に除
去し、次いで、図9(d)に示したように細線リード5
4の先端に金を蒸着してバンプ56を形成するものであ
る。
する方法は、まず、図9(a)に示したように、表面に
アルミニウム(Al)膜51と銅膜52とが形成された
銅板53の表面に銅をめっきして細線リード54を形成
した後、図9(b)に示したように細線リード54を絶
縁膜55で被覆すると共にアルミニウム膜51をエッチ
ングストップ層として銅板53をエッチングして選択的
に除去する。次いで、図9(c)に示したようにアルミ
ニウム膜51と銅膜52とをエッチングして選択的に除
去し、次いで、図9(d)に示したように細線リード5
4の先端に金を蒸着してバンプ56を形成するものであ
る。
【0005】
【発明が解決しようとする課題】しかしながら、上述の
細線リードを金めっきする方法では、銅箔42をエッチ
ングして細線リード43を形成しているので、サイドエ
ッチングが発生して細線リード43の断面積が小さくな
ってしまい、細線リード43の強度が著しく弱くなる。
そのため、金をめっきして金層44を形成する際に、細
線リード43が曲がりやすいという問題があった。
細線リードを金めっきする方法では、銅箔42をエッチ
ングして細線リード43を形成しているので、サイドエ
ッチングが発生して細線リード43の断面積が小さくな
ってしまい、細線リード43の強度が著しく弱くなる。
そのため、金をめっきして金層44を形成する際に、細
線リード43が曲がりやすいという問題があった。
【0006】一方、細線リードに金のバンプを形成する
方法では、蒸着法により金のバンプ56を形成している
ので、蒸着に長時間を要すると共に、製造工程が途切れ
てしまい、製造効率が悪いという問題があった。また、
この方法ではバンプ56の膜厚を3μm以上とすること
が困難であり、更に膜厚の精度も低く、品質を向上させ
ることが困難であるという問題もあった。加えて、治工
具も多数必要となり、製造コストが高くなるという問題
もあった。
方法では、蒸着法により金のバンプ56を形成している
ので、蒸着に長時間を要すると共に、製造工程が途切れ
てしまい、製造効率が悪いという問題があった。また、
この方法ではバンプ56の膜厚を3μm以上とすること
が困難であり、更に膜厚の精度も低く、品質を向上させ
ることが困難であるという問題もあった。加えて、治工
具も多数必要となり、製造コストが高くなるという問題
もあった。
【0007】本発明はかかる問題点に鑑みてなされたも
ので、その課題は、品質の向上したリードフレームを容
易に、かつ安価に製造することができるリードフレーム
の製造方法を提供することにある。
ので、その課題は、品質の向上したリードフレームを容
易に、かつ安価に製造することができるリードフレーム
の製造方法を提供することにある。
【0008】
【課題を解決するための手段】請求項1記載のリードフ
レームの製造方法は、半導体チップの電極に対して細線
リードが電気的に接続されると共に、細線リードのうち
少なくとも半導体チップとの電気的接続部が2層以上の
層構造を有するリードフレームの製造方法であって、基
板上に金属めっきに対するマスク用のパターン層を形成
する工程と、パターン層が形成された側の基板の表面
に、パターン層をマスクとして2以上の金属を順にそれ
ぞれめっきして2以上の層を形成し、2層以上の層構造
を有する細線リードを形成する工程とを含むものであ
る。
レームの製造方法は、半導体チップの電極に対して細線
リードが電気的に接続されると共に、細線リードのうち
少なくとも半導体チップとの電気的接続部が2層以上の
層構造を有するリードフレームの製造方法であって、基
板上に金属めっきに対するマスク用のパターン層を形成
する工程と、パターン層が形成された側の基板の表面
に、パターン層をマスクとして2以上の金属を順にそれ
ぞれめっきして2以上の層を形成し、2層以上の層構造
を有する細線リードを形成する工程とを含むものであ
る。
【0009】請求項2記載のリードフレームの製造方法
は、請求項1記載の工程に加え、細線リードを形成した
後、パターン層を除去し、続いて少なくとも電気的接続
部を除く領域を絶縁膜により被覆する工程と、細線リー
ドの複数の層のうち基板に直接接触した層をエッチング
ストップ層としてエッチングすることにより基板を選択
的に除去する工程とを更に含むものである。
は、請求項1記載の工程に加え、細線リードを形成した
後、パターン層を除去し、続いて少なくとも電気的接続
部を除く領域を絶縁膜により被覆する工程と、細線リー
ドの複数の層のうち基板に直接接触した層をエッチング
ストップ層としてエッチングすることにより基板を選択
的に除去する工程とを更に含むものである。
【0010】請求項3記載のリードフレームの製造方法
は、基板が複数の層よりなる層構造である場合に、請求
項1記載のパターン層を形成する工程および細線リード
を形成する工程に加えて、細線リードを形成した後、パ
ターン層を除去し、続いて細線リードの少なくとも電気
的接続部を除く領域を絶縁膜により被覆する工程と、基
板のうち1つの層をエッチングストップ層としてエッチ
ングすることにより基板の一部を選択的に除去する工程
と、基板の一部を選択的に除去した後、エッチングスト
ップ層として用いた層を選択的に除去する工程とを含む
ように構成したものである。
は、基板が複数の層よりなる層構造である場合に、請求
項1記載のパターン層を形成する工程および細線リード
を形成する工程に加えて、細線リードを形成した後、パ
ターン層を除去し、続いて細線リードの少なくとも電気
的接続部を除く領域を絶縁膜により被覆する工程と、基
板のうち1つの層をエッチングストップ層としてエッチ
ングすることにより基板の一部を選択的に除去する工程
と、基板の一部を選択的に除去した後、エッチングスト
ップ層として用いた層を選択的に除去する工程とを含む
ように構成したものである。
【0011】請求項1記載のリードフレームの製造方法
では、基板上に選択的にパターン層が形成された後、こ
のパターン層が形成された側の基板の表面にパターン層
をマスクとして2以上の金属が順にそれぞれめっきされ
る。これにより、2層以上の層構造を有する細線リード
が形成される。
では、基板上に選択的にパターン層が形成された後、こ
のパターン層が形成された側の基板の表面にパターン層
をマスクとして2以上の金属が順にそれぞれめっきされ
る。これにより、2層以上の層構造を有する細線リード
が形成される。
【0012】請求項2記載のリードフレームの製造方法
では、細線リードが形成された後、パターン層が除去さ
れ細線リードの一部が絶縁膜により被覆される。次い
で、細線リードのうち基板に直接接触する層をエッチン
グストップ層として、基板がエッチングされ選択的に除
去される。
では、細線リードが形成された後、パターン層が除去さ
れ細線リードの一部が絶縁膜により被覆される。次い
で、細線リードのうち基板に直接接触する層をエッチン
グストップ層として、基板がエッチングされ選択的に除
去される。
【0013】請求項3記載のリードフレームの製造方法
では、基板が複数の層よりなる層構造を有している場合
において、細線リードが形成された後、パターン層が除
去され細線リードの一部が絶縁膜により被覆される。次
いで、基板のうち1つの層をエッチングストップ層とし
てエッチングされ基板の一部が選択的に除去され、続い
てエッチングストップ層として用いた層が選択的に除去
される。
では、基板が複数の層よりなる層構造を有している場合
において、細線リードが形成された後、パターン層が除
去され細線リードの一部が絶縁膜により被覆される。次
いで、基板のうち1つの層をエッチングストップ層とし
てエッチングされ基板の一部が選択的に除去され、続い
てエッチングストップ層として用いた層が選択的に除去
される。
【0014】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【0015】図1(a)〜(f)は本発明の第1の実施
の形態に係るリードフレームの製造方法における各工程
毎の断面図を表すものである。
の形態に係るリードフレームの製造方法における各工程
毎の断面図を表すものである。
【0016】本実施の形態では、まず、図1(a)に示
したように、リードフレームをめっきにより製造するた
めに、基板として例えば厚さ150μm程度の銅板11
を用意する。
したように、リードフレームをめっきにより製造するた
めに、基板として例えば厚さ150μm程度の銅板11
を用意する。
【0017】次いで、図1(b)に示したように、この
銅板11の上にフォトレジスト膜を塗布形成し、それを
選択的に露光してパターニングを行い、パターン層12
を形成する。このとき用いるフォトレジスト材は、例え
ば電着レジスト(日本化学石油製オリゴED−UV)で
あり、形成するフォトレジスト膜の厚さは、例えば10
〜30μmである。また、露光の露光量は、例えば15
0〜400mj/cm2 であり、現像はNa2 CO3 1
%溶液(45℃)を用いてスプレーすることにより行
う。
銅板11の上にフォトレジスト膜を塗布形成し、それを
選択的に露光してパターニングを行い、パターン層12
を形成する。このとき用いるフォトレジスト材は、例え
ば電着レジスト(日本化学石油製オリゴED−UV)で
あり、形成するフォトレジスト膜の厚さは、例えば10
〜30μmである。また、露光の露光量は、例えば15
0〜400mj/cm2 であり、現像はNa2 CO3 1
%溶液(45℃)を用いてスプレーすることにより行
う。
【0018】パターン層12を形成した後、図1(c)
に示したように、このパターン層12が形成された側の
銅板11の表面にパターン層12をマスクとして金をめ
っきし、例えば厚さ0.1〜5μmの金層13aを形成
する。このとき、めっき液には例えばノーシアン系金め
っき液(EEJA製ニュートロネクス)を用い、電流密
度を0.05A/dm2 ,温度を40℃として電気めっ
きを行う。
に示したように、このパターン層12が形成された側の
銅板11の表面にパターン層12をマスクとして金をめ
っきし、例えば厚さ0.1〜5μmの金層13aを形成
する。このとき、めっき液には例えばノーシアン系金め
っき液(EEJA製ニュートロネクス)を用い、電流密
度を0.05A/dm2 ,温度を40℃として電気めっ
きを行う。
【0019】金層13aを形成した後、図1(d)に示
したように、この金層13aの上に銅をめっきして、例
えば厚さ5〜30μmの銅層13bを形成し、金層13
aと銅層13bとの2層よりなる細線リード13を形成
する。このとき、めっき液には硫酸銅(CuSO4 )が
80g/l,硫酸(H2 SO4 )が200g/lおよび
塩素イオン(Cl- )が50ppmのものを用い、電流
密度を1.0〜4.0A/dm2 として電気めっきを行
う。
したように、この金層13aの上に銅をめっきして、例
えば厚さ5〜30μmの銅層13bを形成し、金層13
aと銅層13bとの2層よりなる細線リード13を形成
する。このとき、めっき液には硫酸銅(CuSO4 )が
80g/l,硫酸(H2 SO4 )が200g/lおよび
塩素イオン(Cl- )が50ppmのものを用い、電流
密度を1.0〜4.0A/dm2 として電気めっきを行
う。
【0020】銅層13bを形成した後、図1(e)に示
したようにパターン層12を除去し、続いて細線リード
13が形成された銅板11上に細線リード13の先端部
を除いて選択的に絶縁レジスト膜14を形成する。
したようにパターン層12を除去し、続いて細線リード
13が形成された銅板11上に細線リード13の先端部
を除いて選択的に絶縁レジスト膜14を形成する。
【0021】絶縁レジスト膜14を形成した後、銅板1
1を絶縁レジスト膜14が形成された面の反対側から選
択的にエッチングする。このエッチングは、例えばエッ
チング液として10〜20%の過酸化水素(H2 O2 )
溶液と10〜18%の硫酸(H2 SO4 )溶液との混合
溶液を用い、これを45℃に加熱してスプレーすること
により行う。このときのエッチングストップ層は金層1
3aである。
1を絶縁レジスト膜14が形成された面の反対側から選
択的にエッチングする。このエッチングは、例えばエッ
チング液として10〜20%の過酸化水素(H2 O2 )
溶液と10〜18%の硫酸(H2 SO4 )溶液との混合
溶液を用い、これを45℃に加熱してスプレーすること
により行う。このときのエッチングストップ層は金層1
3aである。
【0022】これにより、図1(f)に示したように一
面側が金層13aで他面側が銅層13bの2層からなる
細線リード13を有し、一部が電気的に分離されたリー
ドフレームが形成される。
面側が金層13aで他面側が銅層13bの2層からなる
細線リード13を有し、一部が電気的に分離されたリー
ドフレームが形成される。
【0023】このようにして製造されたリードフレーム
は、図2に示したように、LSI(large scale integra
tion) 等の半導体チップ1に設けられた電極パッド2に
対して細線リード13の先端部の接続部15が、超音波
工具等によって接触され電気的に接続されることにより
利用される。このとき細線リード13は金層13aが電
極パッド2に対して接触する。
は、図2に示したように、LSI(large scale integra
tion) 等の半導体チップ1に設けられた電極パッド2に
対して細線リード13の先端部の接続部15が、超音波
工具等によって接触され電気的に接続されることにより
利用される。このとき細線リード13は金層13aが電
極パッド2に対して接触する。
【0024】このように本実施の形態に係るリードフレ
ームの製造方法によれば、パターン層12を形成した側
の銅板11の表面に金をめっきして金層13aを形成し
た後、銅をめっきして銅層13bを形成するようにした
ので、一面側が金層13aで他面側が銅層13bの2層
構造からなる細線リード13を容易に形成することがで
きる。
ームの製造方法によれば、パターン層12を形成した側
の銅板11の表面に金をめっきして金層13aを形成し
た後、銅をめっきして銅層13bを形成するようにした
ので、一面側が金層13aで他面側が銅層13bの2層
構造からなる細線リード13を容易に形成することがで
きる。
【0025】すなわち、従来の銅の細線リードを金めっ
きする方法のように、細線リード43(図8)が曲がる
ようなことがなく、品質の向上を図ることができる。ま
た、従来の銅の細線リードに金のバンプを形成する方法
のように、バンプ56(図9)を形成する必要がないの
で、バンプ56を形成するための時間を省略することが
でき製造効率が向上すると共に、バンプ56の形成位置
の精度が問題となるようなことがない。更に、蒸着法に
より金のバンプ56を形成する場合には金の無駄が多い
のに比べて、無駄が少なく金の使用量を必要最小限とす
ることができ、経済的である。
きする方法のように、細線リード43(図8)が曲がる
ようなことがなく、品質の向上を図ることができる。ま
た、従来の銅の細線リードに金のバンプを形成する方法
のように、バンプ56(図9)を形成する必要がないの
で、バンプ56を形成するための時間を省略することが
でき製造効率が向上すると共に、バンプ56の形成位置
の精度が問題となるようなことがない。更に、蒸着法に
より金のバンプ56を形成する場合には金の無駄が多い
のに比べて、無駄が少なく金の使用量を必要最小限とす
ることができ、経済的である。
【0026】図3は本発明の第2の実施の形態に係るリ
ードフレームの製造方法における各工程毎の断面図を表
すものである。
ードフレームの製造方法における各工程毎の断面図を表
すものである。
【0027】本実施の形態に係る方法では、図3
(a),(b)に示したように、第1の実施の形態と同
様にして、基板として銅板11を用意し、この銅板11
上にパターン層12を選択的に形成する。
(a),(b)に示したように、第1の実施の形態と同
様にして、基板として銅板11を用意し、この銅板11
上にパターン層12を選択的に形成する。
【0028】パターン層12を形成した後、図3
(c),(d)に示したように、第1の実施の形態と同
様にして、パターン層12が形成された側の銅板11の
表面にパターン層12をマスクとして金をめっきして例
えば厚さ0.1〜5μmの下層金層23aを形成した
後、この下層金層23aの上に銅をめっきして例えば厚
さ5〜20μmの銅層23bを形成する。
(c),(d)に示したように、第1の実施の形態と同
様にして、パターン層12が形成された側の銅板11の
表面にパターン層12をマスクとして金をめっきして例
えば厚さ0.1〜5μmの下層金層23aを形成した
後、この下層金層23aの上に銅をめっきして例えば厚
さ5〜20μmの銅層23bを形成する。
【0029】銅層23bを形成した後、図3(e)に示
したように、下層金層23aを形成したのと同様にし
て、銅層23bの上に金をめっきして例えば厚さ0.1
〜5μmの上層金層23cを形成し、下層金層23aと
銅層23bと上層金層23cとの3層構造よりなる細線
リード23を形成する。
したように、下層金層23aを形成したのと同様にし
て、銅層23bの上に金をめっきして例えば厚さ0.1
〜5μmの上層金層23cを形成し、下層金層23aと
銅層23bと上層金層23cとの3層構造よりなる細線
リード23を形成する。
【0030】上層金層23cを形成した後、図3(f)
に示したように、第1の実施の形態と同様にして、パタ
ーン層12を除去した後、細線リード23の先端部を除
いて選択的に絶縁レジスト膜14を選択的に形成する。
その後、第1の実施の形態と同様にして、銅板11を選
択的にエッチングする。このときのエッチングストップ
層は下層金層23aである。
に示したように、第1の実施の形態と同様にして、パタ
ーン層12を除去した後、細線リード23の先端部を除
いて選択的に絶縁レジスト膜14を選択的に形成する。
その後、第1の実施の形態と同様にして、銅板11を選
択的にエッチングする。このときのエッチングストップ
層は下層金層23aである。
【0031】これにより、図3(g)に示したように、
一面側が下層金層23aで他面側が上層金層23cであ
りかつ上層金層23aと下層金層23cとの間に銅層1
3bが挿入された3層構造の細線リード23を有し、一
部が電気的に分離されたリードフレームが形成される。
一面側が下層金層23aで他面側が上層金層23cであ
りかつ上層金層23aと下層金層23cとの間に銅層1
3bが挿入された3層構造の細線リード23を有し、一
部が電気的に分離されたリードフレームが形成される。
【0032】このようにして製造されたリードフレーム
は、図4に示したように、半導体チップ1に設けられた
電極パッド2に対して超音波工具等により細線リード2
3の接続部15が接触され電気的に接続される。このと
き細線リード23は下層金層23aが電極パッド2に対
して接触する。
は、図4に示したように、半導体チップ1に設けられた
電極パッド2に対して超音波工具等により細線リード2
3の接続部15が接触され電気的に接続される。このと
き細線リード23は下層金層23aが電極パッド2に対
して接触する。
【0033】このように本実施の形態に係るリードフレ
ームの製造方法によれば、パターン層12を形成した側
の銅板11の表面にパターン層12をマスクとして金を
めっきして下層金層23aを形成した後、銅をめっきし
て銅層23bを形成し、更に金をめっきして上層金層2
3cを形成するようにしたので、一面側が下層金層23
aで他面側が上層金層23cでありかつ上層金層23a
と下層金層23cとの間に銅層23bが挿入された3層
構造の細線リード23を容易に形成することができる。
すなわち、上記第1の実施の形態と同様の効果を有す
る。
ームの製造方法によれば、パターン層12を形成した側
の銅板11の表面にパターン層12をマスクとして金を
めっきして下層金層23aを形成した後、銅をめっきし
て銅層23bを形成し、更に金をめっきして上層金層2
3cを形成するようにしたので、一面側が下層金層23
aで他面側が上層金層23cでありかつ上層金層23a
と下層金層23cとの間に銅層23bが挿入された3層
構造の細線リード23を容易に形成することができる。
すなわち、上記第1の実施の形態と同様の効果を有す
る。
【0034】図5は本発明の第3の実施の形態に係るリ
ードフレームの製造方法における各工程毎の断面図であ
る。
ードフレームの製造方法における各工程毎の断面図であ
る。
【0035】本実施の形態に係る方法では、まず、図5
(a)に示したように、例えば厚さ150μm程度の銅
板31aの上に、例えば厚さ3μmのアルミニウム層3
1bをスパッタリング法によって形成する。このアルミ
ニウム層31bがエッチングストップ層としての役割を
有するものである。
(a)に示したように、例えば厚さ150μm程度の銅
板31aの上に、例えば厚さ3μmのアルミニウム層3
1bをスパッタリング法によって形成する。このアルミ
ニウム層31bがエッチングストップ層としての役割を
有するものである。
【0036】次いで、このアルミニウム層31b上に、
例えば厚さ0.5μmのクロム(Cr)層31cを形成
すると共に、更にその上に、例えば厚さ3μmのニッケ
ル(Ni)層31dを形成して4層構造よりなる基板3
1を形成する。なお、クロム層31cおよびニッケル層
31dもスパッタリング法によって形成する。
例えば厚さ0.5μmのクロム(Cr)層31cを形成
すると共に、更にその上に、例えば厚さ3μmのニッケ
ル(Ni)層31dを形成して4層構造よりなる基板3
1を形成する。なお、クロム層31cおよびニッケル層
31dもスパッタリング法によって形成する。
【0037】次いで、図5(b)に示したように、この
基板31の上(具体的には、ニッケル層31dの上)
に、第1の実施の形態と同様にして、選択的にパターン
層12を形成する。
基板31の上(具体的には、ニッケル層31dの上)
に、第1の実施の形態と同様にして、選択的にパターン
層12を形成する。
【0038】パターン層12を形成した後、図5(c)
に示したように、第1の実施の形態と同様にして、パタ
ーン層12が形成された側の銅板11の表面にパターン
層12をマスクとして金をめっきして例えば厚さ2μm
の金層33aを形成する。その後、この金層33aの上
にニッケルをめっきして例えば厚さ1μmのニッケル層
33bを形成する。このとき、めっき液には例えば硫酸
ニッケル300g/l,塩化ニッケル30g/l,ホウ
酸40g/lのものを用い、電流密度は2A/dm2 で
電気めっきを行う。ちなみに、このニッケル層33b
は、金層33aと後述する銅層33c(図5(d)参
照)との接合強度を高めるためのものである。
に示したように、第1の実施の形態と同様にして、パタ
ーン層12が形成された側の銅板11の表面にパターン
層12をマスクとして金をめっきして例えば厚さ2μm
の金層33aを形成する。その後、この金層33aの上
にニッケルをめっきして例えば厚さ1μmのニッケル層
33bを形成する。このとき、めっき液には例えば硫酸
ニッケル300g/l,塩化ニッケル30g/l,ホウ
酸40g/lのものを用い、電流密度は2A/dm2 で
電気めっきを行う。ちなみに、このニッケル層33b
は、金層33aと後述する銅層33c(図5(d)参
照)との接合強度を高めるためのものである。
【0039】ニッケル層23bを形成した後、図5
(d)に示したように、第1の実施の形態と同様にして
ニッケル層33bの上に銅をめっきして、例えば厚さ1
5μmの銅層33cを形成する。これにより、金層33
aと銅層33cとをニッケル層33bで接合した3層構
造よりなる細線リード33が形成される。
(d)に示したように、第1の実施の形態と同様にして
ニッケル層33bの上に銅をめっきして、例えば厚さ1
5μmの銅層33cを形成する。これにより、金層33
aと銅層33cとをニッケル層33bで接合した3層構
造よりなる細線リード33が形成される。
【0040】銅層33cを形成した後、図5(e)に示
したように、第1の実施の形態と同様にして、パターン
層12を除去し、続いて細線リード33の先端部および
接続孔16aを除いて選択的に絶縁レジスト膜14を形
成する。その後、図6(a)に示したように絶縁レジス
ト膜14の上に導電性の半田ボール層16を形成し、接
続孔16aを介して金層33aと電気的に接続させる。
したように、第1の実施の形態と同様にして、パターン
層12を除去し、続いて細線リード33の先端部および
接続孔16aを除いて選択的に絶縁レジスト膜14を形
成する。その後、図6(a)に示したように絶縁レジス
ト膜14の上に導電性の半田ボール層16を形成し、接
続孔16aを介して金層33aと電気的に接続させる。
【0041】半田ボール層16を形成した後、図6
(b)に示したように、第1の実施の形態と同様にし
て、銅板31aを選択エッチングする。このときのエッ
チングストップ層はアルミニウム層31bである。
(b)に示したように、第1の実施の形態と同様にし
て、銅板31aを選択エッチングする。このときのエッ
チングストップ層はアルミニウム層31bである。
【0042】銅板31aをエッチングした後、図6
(c)に示したようにアルミニウム層31b,クロム層
31cおよびニッケル層31dを順次選択的にエッチン
グする。これらのエッチングは、エッチング液として例
えば、銅板31aには過酸化水素および硫酸の混合液、
アルミニウム層31bにはリン酸系のもの、ニッケル層
31dには硫酸,過酸化水素および塩酸の混合液を用い
る。クロム層31cは薄いのでニッケル層31dと同時
に除去される。ニッケル層31dをエッチングする際の
ストップ層が細線リード33の金層33aである。
(c)に示したようにアルミニウム層31b,クロム層
31cおよびニッケル層31dを順次選択的にエッチン
グする。これらのエッチングは、エッチング液として例
えば、銅板31aには過酸化水素および硫酸の混合液、
アルミニウム層31bにはリン酸系のもの、ニッケル層
31dには硫酸,過酸化水素および塩酸の混合液を用い
る。クロム層31cは薄いのでニッケル層31dと同時
に除去される。ニッケル層31dをエッチングする際の
ストップ層が細線リード33の金層33aである。
【0043】これにより、図6(c)に示したように、
一面側が金層33aで他面側が銅層33cであり、この
金層33aと銅層33cとをニッケル層33bで接合し
た3層構造よりなる細線リード33を有するリードフレ
ームが形成される。
一面側が金層33aで他面側が銅層33cであり、この
金層33aと銅層33cとをニッケル層33bで接合し
た3層構造よりなる細線リード33を有するリードフレ
ームが形成される。
【0044】このようにして製造されたリードフレーム
は、図7に示したように、半導体チップ1の電極パッド
2に対して細線リード33の接続部15が接触され電気
的に接続されることにより利用される。このとき、細線
リード33は、金層33aが電極パッド2に対して接触
する。
は、図7に示したように、半導体チップ1の電極パッド
2に対して細線リード33の接続部15が接触され電気
的に接続されることにより利用される。このとき、細線
リード33は、金層33aが電極パッド2に対して接触
する。
【0045】このように本実施の形態に係るリードフレ
ームの製造方法によれば、銅板31aの上にエッチング
ストップ層としてのアルミニウム層31bを形成した基
板31用い、基板31のうちアルミニウム層31bを形
成した側の面に金をめっきして金層33aを形成した
後、その上方に銅をめっきして銅層33cを形成するよ
うにしたので、アルミニウム層31bをエッチングスト
ップ層として利用することにより、一面側が金層33a
で他面側が銅層33cよりなる細線リード33を容易に
形成することができる。すなわち、上記第1の実施の形
態と同様の効果を有する。
ームの製造方法によれば、銅板31aの上にエッチング
ストップ層としてのアルミニウム層31bを形成した基
板31用い、基板31のうちアルミニウム層31bを形
成した側の面に金をめっきして金層33aを形成した
後、その上方に銅をめっきして銅層33cを形成するよ
うにしたので、アルミニウム層31bをエッチングスト
ップ層として利用することにより、一面側が金層33a
で他面側が銅層33cよりなる細線リード33を容易に
形成することができる。すなわち、上記第1の実施の形
態と同様の効果を有する。
【0046】以上、実施の形態を挙げて本発明を説明し
たが、本発明は上記実施の形態に限定されるものではな
く、種々の変形が可能である。例えば、上記第1および
第2の実施の形態では、細線リード13,23の金層1
3a,23a,23cと銅層13b,23bとをそれぞ
れ直接接合するようにしているが、第3の実施の形態の
ように、ニッケル層33bなどの接合層をそれらの間に
挿入してもよい。
たが、本発明は上記実施の形態に限定されるものではな
く、種々の変形が可能である。例えば、上記第1および
第2の実施の形態では、細線リード13,23の金層1
3a,23a,23cと銅層13b,23bとをそれぞ
れ直接接合するようにしているが、第3の実施の形態の
ように、ニッケル層33bなどの接合層をそれらの間に
挿入してもよい。
【0047】また、上記第3の実施の形態では、基板3
1にニッケル層31dを形成したが、ニッケル層31d
の代わりに銅層を形成してもよい。
1にニッケル層31dを形成したが、ニッケル層31d
の代わりに銅層を形成してもよい。
【0048】更に、上記第3の実施の形態では、細線リ
ード33を形成する際に、基板31の上に金層33aを
形成し、その上方に銅層33cを形成したが、まず銅層
を基板31の上に形成し、その上方に金層を形成するよ
うにしてもよい。
ード33を形成する際に、基板31の上に金層33aを
形成し、その上方に銅層33cを形成したが、まず銅層
を基板31の上に形成し、その上方に金層を形成するよ
うにしてもよい。
【0049】
【発明の効果】以上説明したように本発明に係るリード
フレームの製造方法によれば、パターン層が形成された
側の基板の表面にパターン層をマスクとして2以上の金
属を順にそれぞれめっきして2以上の層を形成するよう
にしたので、2層以上の層構造を有する細線リードを容
易に形成することができる。
フレームの製造方法によれば、パターン層が形成された
側の基板の表面にパターン層をマスクとして2以上の金
属を順にそれぞれめっきして2以上の層を形成するよう
にしたので、2層以上の層構造を有する細線リードを容
易に形成することができる。
【0050】従って、従来の銅の細線リードを金めっき
する方法のように細線リードが曲がるようなことがな
く、品質の向上を図ることができるという効果を奏す
る。また、従来の銅の細線リードに金のバンプを形成す
る方法のようにバンプ(接続電極)を形成する必要がな
く、バンプの形成工程を省略することができ製造効率を
向上させることができると共に、バンプの形成位置の精
度が問題となるようなことがなく、精度上も問題がなく
なるという効果も奏する。更に、蒸着法により金のバン
プを形成する従来の方法に比べて、無駄が少なく金の使
用量を必要最小限とすることができ、経済的になるとい
う効果も奏する。
する方法のように細線リードが曲がるようなことがな
く、品質の向上を図ることができるという効果を奏す
る。また、従来の銅の細線リードに金のバンプを形成す
る方法のようにバンプ(接続電極)を形成する必要がな
く、バンプの形成工程を省略することができ製造効率を
向上させることができると共に、バンプの形成位置の精
度が問題となるようなことがなく、精度上も問題がなく
なるという効果も奏する。更に、蒸着法により金のバン
プを形成する従来の方法に比べて、無駄が少なく金の使
用量を必要最小限とすることができ、経済的になるとい
う効果も奏する。
【図1】本発明の第1の実施の形態に係るリードフレー
ムの製造方法を説明するための工程図である。
ムの製造方法を説明するための工程図である。
【図2】図1に示した方法により製造したリードフレー
ムの使用状態を説明するための断面図である。
ムの使用状態を説明するための断面図である。
【図3】本発明の第2の実施の形態に係るリードフレー
ムの製造方法を説明するための工程図である。
ムの製造方法を説明するための工程図である。
【図4】図2に示した方法により製造したリードフレー
ムの使用状態を説明するための断面図である。
ムの使用状態を説明するための断面図である。
【図5】本発明の第3の実施の形態に係るリードフレー
ムの製造方法を説明するための工程図である。
ムの製造方法を説明するための工程図である。
【図6】図5に続く工程を説明するための工程図であ
る。
る。
【図7】図5に示した方法により製造したリードフレー
ムの使用状態を説明するための断面図である。
ムの使用状態を説明するための断面図である。
【図8】従来のリードフレームの製造方法を説明するた
めの工程図である。
めの工程図である。
【図9】従来の他のリードフレームの製造方法を説明す
るための工程図である。
るための工程図である。
1…半導体チップ、2…電極パッド、11…銅板(基
板)、12…パターン層 13,23,33…細線リード、13a,33a…金層 13b,23b,33c…銅層、14…絶縁レジスト膜
(絶縁膜) 15…接続部、23a…上層金層、23c…下層金層、
31…基板 31a…銅板、31b…アルミニウム層
板)、12…パターン層 13,23,33…細線リード、13a,33a…金層 13b,23b,33c…銅層、14…絶縁レジスト膜
(絶縁膜) 15…接続部、23a…上層金層、23c…下層金層、
31…基板 31a…銅板、31b…アルミニウム層
Claims (7)
- 【請求項1】 半導体チップの電極に対して細線リード
が電気的に接続されると共に、細線リードのうち少なく
とも半導体チップとの電気的接続部が2層以上の層構造
を有するリードフレームの製造方法であって、 基板上に金属めっきに対するマスク用のパターン層を形
成する工程と、 前記パターン層が形成された側の基板の表面に、前記パ
ターン層をマスクとして2以上の金属を順にそれぞれめ
っきして2以上の層を形成し、2層以上の層構造を有す
る細線リードを形成する工程とを含むことを特徴とする
リードフレームの製造方法。 - 【請求項2】 前記細線リードを形成した後、前記パタ
ーン層を除去し、続いて前記細線リードの少なくとも電
気的接続部を除く領域を絶縁膜により被覆する工程と、 前記細線リードの複数の層のうち前記基板に直接接触し
た層をエッチングストップ層としてエッチングすること
により前記基板を選択的に除去する工程とを更に含むこ
とを特徴とする請求項1記載のリードフレームの製造方
法。 - 【請求項3】 前記基板は、複数の層よりなる層構造を
有しており、前記パターン層を形成する工程および前記
細線リードを形成する工程に加えて、 前記細線リードを形成した後、前記パターン層を除去
し、続いて前記細線リードの少なくとも電気的接続部を
除く領域を絶縁膜により被覆する工程と、 前記基板のうち1つの層をエッチングストップ層として
エッチングすることにより前記基板の一部を選択的に除
去する工程と、 前記基板の一部を選択的に除去した後、前記エッチング
ストップ層として用いた層を選択的に除去する工程とを
含むことを特徴とする請求項1記載のリードフレームの
製造方法。 - 【請求項4】 前記基板は、銅板の上に少なくとも1層
以上形成された複数の層構造を有しており、銅板の上に
エッチングストップ層としてのアルミニウム層が少なく
とも1層含まれていることを特徴とする請求項3記載の
リードフレームの製造方法。 - 【請求項5】 前記細線リードは、一面側が金層で他面
側が銅層の2層以上の層構造を有しており、前記基板の
表面に金をめっきして金層を形成すると共に、この金層
の上方に銅をめっきし銅層を形成することを特徴とする
請求項1乃至4のいずれか1に記載のリードフレームの
製造方法。 - 【請求項6】 前記細線リードは、一面側が金層である
と共に他面側も金層でありこの2つの金層の間に銅層が
挿入された3層以上の層構造を有しており、前記基板の
表面に金をめっきして金層を形成すると共に、この金層
の上方に銅をめっきして銅層を形成し、かつこの銅層の
上方に金をめっきして金層を形成することを特徴とする
請求項1ないし4のいずれか1に記載のリードフレーム
の製造方法。 - 【請求項7】 前記細線リードは、一面側が銅層で他面
側が金層の2層以上の層構造を有しており、前記基板の
表面に銅をめっきして銅層を形成すると共に、この銅層
の上方に金をめっきし金層を形成することを特徴とする
請求項3または4記載のリードフレームの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03573096A JP3171093B2 (ja) | 1996-01-31 | 1996-01-31 | リードフレームの製造方法と半導体装置の製造方法 |
US08/786,285 US6077727A (en) | 1996-01-31 | 1997-01-22 | Method for manufacturing lead frame |
TW086100769A TW328167B (en) | 1996-01-31 | 1997-01-24 | Method for manufacturing lead frame |
KR1019970002309A KR100418068B1 (ko) | 1996-01-31 | 1997-01-28 | 리드프레임의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03573096A JP3171093B2 (ja) | 1996-01-31 | 1996-01-31 | リードフレームの製造方法と半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09213863A true JPH09213863A (ja) | 1997-08-15 |
JP3171093B2 JP3171093B2 (ja) | 2001-05-28 |
Family
ID=12449968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03573096A Expired - Fee Related JP3171093B2 (ja) | 1996-01-31 | 1996-01-31 | リードフレームの製造方法と半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6077727A (ja) |
JP (1) | JP3171093B2 (ja) |
KR (1) | KR100418068B1 (ja) |
TW (1) | TW328167B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003046029A (ja) * | 2001-08-01 | 2003-02-14 | Sony Corp | 電子部品実装基板及びその製造方法 |
KR100541494B1 (ko) * | 2002-01-09 | 2006-01-16 | 마츠시타 덴끼 산교 가부시키가이샤 | 리드프레임 및 그 제조방법, 수지봉입형 반도체장치 및 그제조방법 |
JP2009135417A (ja) * | 2007-11-07 | 2009-06-18 | Sumitomo Metal Mining Co Ltd | 半導体素子搭載用基板の製造方法 |
KR101324223B1 (ko) * | 2008-09-05 | 2013-11-06 | 삼성테크윈 주식회사 | 리드 프레임의 제조방법 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6110761A (en) * | 1997-08-05 | 2000-08-29 | Micron Technology, Inc. | Methods for simultaneously electrically and mechanically attaching lead frames to semiconductor dice and the resulting elements |
JP3971500B2 (ja) * | 1998-02-20 | 2007-09-05 | ソニー株式会社 | 半導体素子実装用配線基板の製造方法 |
KR20000057810A (ko) | 1999-01-28 | 2000-09-25 | 가나이 쓰토무 | 반도체 장치 |
EP1500136A1 (en) * | 2002-04-11 | 2005-01-26 | Koninklijke Philips Electronics N.V. | Semiconductor device and method of manufacturing same |
DE102005039165B4 (de) * | 2005-08-17 | 2010-12-02 | Infineon Technologies Ag | Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung |
TWI447878B (zh) * | 2009-08-28 | 2014-08-01 | Great Team Backend Foundry Inc | 增加通路及降低電阻之電晶體連接結構 |
KR102017538B1 (ko) * | 2012-01-31 | 2019-10-21 | 엘지이노텍 주식회사 | 조명 장치 |
KR101566853B1 (ko) * | 2015-01-27 | 2015-11-06 | 엘지이노텍 주식회사 | 조명 장치 |
CN110896064A (zh) * | 2019-11-16 | 2020-03-20 | 江苏长电科技股份有限公司 | 一种半蚀刻引线框架结构及其制造方法 |
CN114760777B (zh) * | 2022-03-09 | 2023-09-26 | 深圳市八达通电路科技有限公司 | 一种选择性复合电金基板及其制作工艺 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1817434C3 (de) * | 1967-12-30 | 1980-05-14 | Sony Corp., Tokio | Verfahren zur Herstellung einer elektrischen Leitungsanordnung |
JPS5526613A (en) * | 1978-08-11 | 1980-02-26 | Nitto Electric Ind Co Ltd | Manufacturing of carrier tape useful for ic |
US4736236A (en) * | 1984-03-08 | 1988-04-05 | Olin Corporation | Tape bonding material and structure for electronic circuit fabrication |
JP2797542B2 (ja) * | 1989-11-06 | 1998-09-17 | ソニー株式会社 | リードフレームの製造方法 |
JPH03268340A (ja) * | 1990-03-16 | 1991-11-29 | Hitachi Ltd | 半導体装置 |
US5116459A (en) * | 1991-03-06 | 1992-05-26 | International Business Machines Corporation | Processes for electrically conductive decals filled with organic insulator material |
JP3044872B2 (ja) * | 1991-09-25 | 2000-05-22 | ソニー株式会社 | 半導体装置 |
JP3016305B2 (ja) * | 1992-05-18 | 2000-03-06 | ソニー株式会社 | リードフレームの製造方法と半導体装置の製造方法 |
JP2853516B2 (ja) * | 1993-05-25 | 1999-02-03 | ソニー株式会社 | リードフレームとその製造方法 |
JP2871437B2 (ja) * | 1993-12-21 | 1999-03-17 | ソニー株式会社 | リードフレームの製造方法 |
US5937278A (en) * | 1996-10-15 | 1999-08-10 | Sony Corporation | Method of manufacturing lead frame having inner lead connected to outer lead by metal etch stop layer |
TW448204B (en) * | 1997-04-09 | 2001-08-01 | Jeng Wu Shuen | A method for catalytic depolymerization of polyethylene terephthalate |
-
1996
- 1996-01-31 JP JP03573096A patent/JP3171093B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-22 US US08/786,285 patent/US6077727A/en not_active Expired - Fee Related
- 1997-01-24 TW TW086100769A patent/TW328167B/zh active
- 1997-01-28 KR KR1019970002309A patent/KR100418068B1/ko not_active IP Right Cessation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003046029A (ja) * | 2001-08-01 | 2003-02-14 | Sony Corp | 電子部品実装基板及びその製造方法 |
JP4682477B2 (ja) * | 2001-08-01 | 2011-05-11 | ソニー株式会社 | 電子部品実装基板及びその製造方法 |
KR100541494B1 (ko) * | 2002-01-09 | 2006-01-16 | 마츠시타 덴끼 산교 가부시키가이샤 | 리드프레임 및 그 제조방법, 수지봉입형 반도체장치 및 그제조방법 |
JP2009135417A (ja) * | 2007-11-07 | 2009-06-18 | Sumitomo Metal Mining Co Ltd | 半導体素子搭載用基板の製造方法 |
KR101324223B1 (ko) * | 2008-09-05 | 2013-11-06 | 삼성테크윈 주식회사 | 리드 프레임의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
TW328167B (en) | 1998-03-11 |
KR100418068B1 (ko) | 2004-03-26 |
JP3171093B2 (ja) | 2001-05-28 |
KR970060427A (ko) | 1997-08-12 |
US6077727A (en) | 2000-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW544904B (en) | Semiconductor device and method of production of same | |
JPH0982834A (ja) | 半導体パッケージの製造方法 | |
JPH02246335A (ja) | テープ組立体をボンドさせた半導体装置及びその製造方法 | |
JPH09213863A (ja) | リードフレームの製造方法 | |
JP3502800B2 (ja) | 半導体装置の製造方法 | |
USRE49286E1 (en) | Method of making flip chip | |
JPH04155835A (ja) | 集積回路装置の製造方法 | |
US6221749B1 (en) | Semiconductor device and production thereof | |
JPH10335569A (ja) | リードフレーム、その製造方法、半導体装置及びその製造方法 | |
US6905915B2 (en) | Semiconductor device and method of manufacturing the same, and electronic instrument | |
JP4039490B2 (ja) | I/cチップ上にボンディング・パッドを形成する方法および得られる構造 | |
KR100679470B1 (ko) | 리드 프레임 및 그 제조방법과, 반도체 디바이스 및 그제조방법 | |
JPH09283925A (ja) | 半導体装置及びその製造方法 | |
JPH0992750A (ja) | 半導体パッケージの製造方法 | |
WO1999004424A1 (en) | Semiconductor device, mounting structure thereof and method of fabrication thereof | |
JPH1197471A (ja) | 半導体デバイスおよびその実装構造体並びにその製造方法 | |
USRE48422E1 (en) | Method of making flip chip | |
JPS6331138A (ja) | 半導体装置の製造方法 | |
WO2003002786A1 (fr) | Procede d'electrodeposition et procede de fabrication de carte imprimee | |
JP4077666B2 (ja) | コンタクトプローブの製造方法 | |
JPH07201922A (ja) | 基板上へのハンダバンプの形成方法 | |
JP4077665B2 (ja) | コンタクトプローブの製造方法 | |
JPH11326376A (ja) | レジストを用いた型及びその製造方法、コンタクトプローブ及びその製造方法 | |
JP4038985B2 (ja) | 半導体装置用テープキャリア | |
JP2003273170A (ja) | 両面配線テープキャリアの製造方法並びにこれを用いたテープキャリア |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080323 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090323 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |