KR970060427A - 리드프레임의 제조방법 - Google Patents

리드프레임의 제조방법 Download PDF

Info

Publication number
KR970060427A
KR970060427A KR1019970002309A KR19970002309A KR970060427A KR 970060427 A KR970060427 A KR 970060427A KR 1019970002309 A KR1019970002309 A KR 1019970002309A KR 19970002309 A KR19970002309 A KR 19970002309A KR 970060427 A KR970060427 A KR 970060427A
Authority
KR
South Korea
Prior art keywords
layer
gold
copper
substrate
thin wire
Prior art date
Application number
KR1019970002309A
Other languages
English (en)
Other versions
KR100418068B1 (ko
Inventor
겐지 오사와
마코토 이토
Original Assignee
이데이 노부유키
소니 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유키, 소니 가부시기가이샤 filed Critical 이데이 노부유키
Publication of KR970060427A publication Critical patent/KR970060427A/ko
Application granted granted Critical
Publication of KR100418068B1 publication Critical patent/KR100418068B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

고품질의 리드프레임(lead frame)을 간단히 제조할 수 있는 리드프레임의 제조방법을 제공한다. 구리판의 위에 선택적으로 패턴층을 형성하고, 이 패턴층을 형성한 기판의 표면에 패턴층을 마스크로 하여 금을 도금하여 금층을 형성한다. 이어서, 이 금층의 위에 구리를 도금하여 구리층을 형성하고,금층과 구리층의 2층으로 이루어지는 세선(細線)리드를 형성한다. 그 후, 패턴층을 선택적으로 제거하고, 절연레지스트막을 형성하여 구리판을 에칭한다. 이 때, 금층을 에칭스톱층으로 한다. 이로써, 2층의 층구조를 가지는 세선리드를 가지는 리드프레임이 형성된다.

Description

리드프레임의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a∼제1f도는 본 발명의 제1의 실시의 형태에 관한 리드프레임(lead frame)의 제조방법을 설명하기 위한 공정도.

Claims (7)

  1. 반도체칩의 전극에 대하여 세선(細線)리드가 전기적으로 접속되는 동시에, 세선리드중 최소한 반도체칩과의 전기적 접속부가 2층 이상의 층구조를 가지는 리드프레임의 제조방법으로서, 기판상에 금속도금에 대한 마스크용의 패턴층을 형성하는 공정과, 상기 패턴층이 형성된 측의 기판의 표면에, 상기 패턴층을 마스크로 하여 2 이상의 금속을 차례로 각각 도금하여 2 이상의 층을 형성하여, 2층 이상의 층구조를 가지는 세선리드를 형성하는 공정과로 이루어지는 것을 특징으로 하는 리드프레임의 제조방법.
  2. 제1항에 있어서, 또한 상기 세선리드를 형성한 후, 상기 패턴층을 제거하고, 이어서 상기 세선리드의 최소한 전기적 접속부를 제외한 영역을 절연막에 의하여 피복하는 공정과, 상기 세선리드의 복수의 층중 상기 기판에 직접 접촉한 층을 에칭스톱층으로 하여 에칭함으로써 상기 기관을 선택적으로 제거하는 공정과로 이루어지는 것을 특징으로 하는 리드프레임의 제조방법.
  3. 제1하엥 있어서, 상기 기판은, 복수의 층으로 이루어지는 층구조를 가지고 있으며, 상기 패턴층을 형성하는 공정 및 상기 세선리드를 형성하는 공정에 더하여, 상기 세선리드를 형성한 후, 상기 패턴층을 제거하고, 이어서 상기 세선리드의 최소한 전기적 접속부를 제외한 영역을 절연막에 의하여 피복하는 공정과, 상기 기판 중 하나의 층을 에칭스톱층으로 하여 에칭함으로써 상기 기판의 일부를 선택적으로 제거하는 공정과, 상기 기판의 일부를 선택적으로 제거한 후, 상기 에칭스톱층으로서 사용한 층을 선택적으로 제거하는 공정과로 이루어지는 것을 특징으로 하는 리드프레임의 제조방법.
  4. 제3항에 있어서, 상기 기판은, 구리판의 위에 최소한 1층 이상 형성된 복수의 층구조를 가지고 있으며, 구리판의 위에 에칭스톱층으로서의 알루미늄층이 최소한 1층 포함되어 있는 것을 특징으로 하는 리드프레임의 제조방법.
  5. 제1항에 있어서, 상기 세선리드는, 일면측이 금층이고, 타면측이 구리층의 2층 이상의 층구조를 가지고 있으며, 상기 기판의 표면에 금을 도금하여 금층을 형성하는 동시에, 이 금층의 윗쪽에 구리를 도금하여 구리층을 형성하는 것을 특징으로 하는 리드프레임의 제조방법.
  6. 제1항에 있어서, 상기 세선리드는, 일면측이 금층인 동시에 타면측도 금층이고, 이 2개의 금층의 사이에 구리층이 삽입된 3층 이상의 층구조를 가지고 있으며, 상기 기판의 표면에 금을 도금하여 금층을 형성하는 동시에, 이 금층의 윗쪽에 구리를 도금하여 구리층을 형성하고, 또한 이 구리층의 윗쪽에 금을 도금하여 금층을 형성하는 것을 특징으로 하는 리드프레임의 제조방법.
  7. 제3항에 있어서, 상기 세선리드는, 일면측이 구리층이고, 타면측이 금층의 2층 이상의 층구조를 가지고 있으며, 상기 기판의 표면에 구리를 도금하여 구리층을 형성하는 동시에, 이 구리층의 윗쪽에 금을 도금하여 금층을 형성하는 것을 특징으로 하는 리드프레임의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970002309A 1996-01-31 1997-01-28 리드프레임의 제조방법 KR100418068B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP03573096A JP3171093B2 (ja) 1996-01-31 1996-01-31 リードフレームの製造方法と半導体装置の製造方法
JP96-35730 1996-01-31

Publications (2)

Publication Number Publication Date
KR970060427A true KR970060427A (ko) 1997-08-12
KR100418068B1 KR100418068B1 (ko) 2004-03-26

Family

ID=12449968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002309A KR100418068B1 (ko) 1996-01-31 1997-01-28 리드프레임의 제조방법

Country Status (4)

Country Link
US (1) US6077727A (ko)
JP (1) JP3171093B2 (ko)
KR (1) KR100418068B1 (ko)
TW (1) TW328167B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110761A (en) * 1997-08-05 2000-08-29 Micron Technology, Inc. Methods for simultaneously electrically and mechanically attaching lead frames to semiconductor dice and the resulting elements
JP3971500B2 (ja) 1998-02-20 2007-09-05 ソニー株式会社 半導体素子実装用配線基板の製造方法
KR20000057810A (ko) 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
JP4682477B2 (ja) * 2001-08-01 2011-05-11 ソニー株式会社 電子部品実装基板及びその製造方法
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
KR100989007B1 (ko) * 2002-04-11 2010-10-20 엔엑스피 비 브이 반도체 디바이스
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
JP2009135417A (ja) * 2007-11-07 2009-06-18 Sumitomo Metal Mining Co Ltd 半導体素子搭載用基板の製造方法
KR101324223B1 (ko) * 2008-09-05 2013-11-06 삼성테크윈 주식회사 리드 프레임의 제조방법
TWI447878B (zh) * 2009-08-28 2014-08-01 Great Team Backend Foundry Inc 增加通路及降低電阻之電晶體連接結構
KR102017538B1 (ko) * 2012-01-31 2019-10-21 엘지이노텍 주식회사 조명 장치
KR101566853B1 (ko) * 2015-01-27 2015-11-06 엘지이노텍 주식회사 조명 장치
CN114760777B (zh) * 2022-03-09 2023-09-26 深圳市八达通电路科技有限公司 一种选择性复合电金基板及其制作工艺

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1817434C3 (de) * 1967-12-30 1980-05-14 Sony Corp., Tokio Verfahren zur Herstellung einer elektrischen Leitungsanordnung
JPS5526613A (en) * 1978-08-11 1980-02-26 Nitto Electric Ind Co Ltd Manufacturing of carrier tape useful for ic
US4736236A (en) * 1984-03-08 1988-04-05 Olin Corporation Tape bonding material and structure for electronic circuit fabrication
JP2797542B2 (ja) * 1989-11-06 1998-09-17 ソニー株式会社 リードフレームの製造方法
JPH03268340A (ja) * 1990-03-16 1991-11-29 Hitachi Ltd 半導体装置
US5116459A (en) * 1991-03-06 1992-05-26 International Business Machines Corporation Processes for electrically conductive decals filled with organic insulator material
JP3044872B2 (ja) * 1991-09-25 2000-05-22 ソニー株式会社 半導体装置
JP3016305B2 (ja) * 1992-05-18 2000-03-06 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
JP2853516B2 (ja) * 1993-05-25 1999-02-03 ソニー株式会社 リードフレームとその製造方法
JP2871437B2 (ja) * 1993-12-21 1999-03-17 ソニー株式会社 リードフレームの製造方法
US5937278A (en) * 1996-10-15 1999-08-10 Sony Corporation Method of manufacturing lead frame having inner lead connected to outer lead by metal etch stop layer
TW448204B (en) * 1997-04-09 2001-08-01 Jeng Wu Shuen A method for catalytic depolymerization of polyethylene terephthalate

Also Published As

Publication number Publication date
KR100418068B1 (ko) 2004-03-26
JPH09213863A (ja) 1997-08-15
TW328167B (en) 1998-03-11
US6077727A (en) 2000-06-20
JP3171093B2 (ja) 2001-05-28

Similar Documents

Publication Publication Date Title
US5774340A (en) Planar redistribution structure and printed wiring device
KR950030242A (ko) 반도체장치와 그 제조방법
US4125441A (en) Isolated bump circuitry on tape utilizing electroforming
KR970067822A (ko) 반도체장치의 제조방법 및 반도체장치의 패키지
KR960019684A (ko) 리드프레임과 그 제조방법
KR970060427A (ko) 리드프레임의 제조방법
KR930003260A (ko) 반도체 장치 및 그 제조 방법
EP1713312A3 (en) Method of manufacturing printed writing board
US6248247B1 (en) Method of fortifying an air bridge circuit
KR930014785A (ko) 다층금속 배선구조의 콘택제조방법
KR930020641A (ko) 다층배선 형성방법
KR880014660A (ko) 반도체 소자 제조방법
KR970018396A (ko) 다층배선의 형성 방법
JP2795475B2 (ja) プリント配線板及びその製造方法
KR100258204B1 (ko) 화합물 반도체 소자의 공중 배선 형성방법
JP2743524B2 (ja) 混成集積回路装置
KR980005467A (ko) 반도체 장치의 금속배선 형성방법
KR970052368A (ko) 티(t)자 형태의 금속 플러그를 갖는 반도체 장치 및 그 제조방법
KR930022473A (ko) 다층배선 구조를 갖는 반도체 장치의 제조방법
JPH0878575A (ja) 半導体装置及びそれに使用されるチップキャリアの 製造方法
RU95117899A (ru) Способ изготовления гибридных интегральных схем
JP2002064160A (ja) 導体パターンの形成方法
KR970052391A (ko) 반도체 장치의 콘택홀 형성 방법
KR960019687A (ko) 반도체용 리드프레임 및 그 제조방법
JPH03191542A (ja) フィルムキャリアテープの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110125

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee