KR100258204B1 - 화합물 반도체 소자의 공중 배선 형성방법 - Google Patents

화합물 반도체 소자의 공중 배선 형성방법 Download PDF

Info

Publication number
KR100258204B1
KR100258204B1 KR1019970076739A KR19970076739A KR100258204B1 KR 100258204 B1 KR100258204 B1 KR 100258204B1 KR 1019970076739 A KR1019970076739 A KR 1019970076739A KR 19970076739 A KR19970076739 A KR 19970076739A KR 100258204 B1 KR100258204 B1 KR 100258204B1
Authority
KR
South Korea
Prior art keywords
metal film
film
photoresist pattern
interlayer
wiring
Prior art date
Application number
KR1019970076739A
Other languages
English (en)
Other versions
KR19990056728A (ko
Inventor
이준우
박원규
강병권
김종덕
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970076739A priority Critical patent/KR100258204B1/ko
Publication of KR19990056728A publication Critical patent/KR19990056728A/ko
Application granted granted Critical
Publication of KR100258204B1 publication Critical patent/KR100258204B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 화합물 반도체 소자의 공중 배선 형성방법을 개시한다. 개시된 본 발명은 따른 화합물 반도체 소자의 공중 배선 형성방법은, 다수의 금속 배선이 상부에 형성된 화합물 반도체 기판상에, 금속 배선들중 선택되는 금속 배선의 상부 표면이 노출되도록 제 1 포토레지스트 패턴을 형성한다. 이어서, 제 1 포토레지스트 패턴 표면 및 노출된 금속 배선 상부에 티타늄 금속막, 금막, 티타늄 금속막으로 된 층간 금속막을 형성한다. 그리고나서, 층간 금속막이 형성된 제 1 포토레지스트 패턴의 소정 부분 상부에 제 2 포토레지스트 패턴을 형성하고, 노출된 층간 금속막 최상부의 티타늄 금속막을 제거하여, 금막을 노출시킨다. 그후, 노출된 금막 상부에 공중 배선용 금도금을 하여, 공중 배선을 형성한다. 이어서, 제 2 포토레지스트 패턴, 층간 금속막, 제 1 포토레지스트 패턴을 동시에 제거한다. 또는 제 2 포토레지스트 패턴을 제거한 후, 노출된 층간 금속막을 제거하고 다시 노출된 제 1 포토레지스트 패턴을 제거한다.

Description

화합물 반도체 소자의 공중 배선 형성방법
본 발명은 화합물 반도체 소자의 형성방법에 관한 것으로, 보다 구체적으로는 화합물 반도체 소자의 공중 배선 형성방법에 관한 것이다.
일반적으로, 공중 배선은 화합물 반도체 소자에 있어서, 소정 거리 이격된 도전 패턴간을 연결시키는 배선 구조로서, 기생 용량을 줄일 수 있다는 장점이 있다.
이러한 종래의 공중 배선 형성방법은, 도 1a에 도시된 바와 같이, 화합물 반도체 기판(1) 상에 공지의 방식으로 금속 배선(2)이 형성된다. 이어서, 이후에 형성될 공중 배선과 콘택되어질 금속 배선(2)이 노출되도록, 제 1 포토레지스트 패턴(3)이 형성된다. 그리고나서, 제 1 포토레지스트 패턴(3) 표면 및 노출된 금속 배선(2) 표면에 층간 금속막(4)이 형성된다. 이때, 종래의 층간 금속막(interlayer metal:4)으로는 금(Au) 또는 티타늄 금속막/금막(Ti/Au)의 적층막이 이용된다. 그리고나서, 이후에 형성될 제 2 금속 배선막이 형성되지 아니할 부분의 층간 금속막(4) 상부에 제 2 포토레지스트 패턴(5)을 공지의 포토리소그라피 공정으로 형성한다. 그후, 노출된 층간 금속막(4) 상부에 공중 배선용 도금막(6)이 형성된다. 이때, 도금막(6)은 명칭에서 나타내는 바와 같이, 금막(Au)이다.
그후, 도 1b에 도시된 바와 같이, 제 2 및 제 1 포토레지스트 패턴(3,5) 및 제 2 포토레지스트 패턴(5) 하부의 층간 금속막(4)을 공지의 방식으로 제거하여, 공중에 떠있는 상태의 공중 배선(6)이 형성된다.
그러나, 상기와 같은 공중 배선에 있어서, 층간 금속막(4)을 금(Au) 또는 티타늄막/금막(Ti/Au)의 적층막으로 형성하게 되면, 다음과 같은 문제점이 발생된다.
즉, 상기한 금(Au) 또는 티타늄막/금막(Ti/Au)의 적층막으로 된 층간 금속막(4)에서, 제 2 포토레지스트 패턴(5)과 접촉되는 부분은 금막(Au)이다. 이때, 금막(Au)과 제 2 포토레지스트 패턴(5)은 공지된 바와 같이 접착 특성이 좋지않아, 제 2 포토레지스트 패턴(5)과 금막(Au) 사이에 소정의 들뜸이 발생된다. 이에따라, 공중 배선용 도금막(6)의 형성시, 상기 도금막(6)이 제 2 포토레지스트 패턴(5)과 층간 금속막(4)사이를 파고들어, 원하지 않는 부분에도 공중 배선이 형성된다.
더욱이 이러한 현상들은 연결하여야 제 1 금속 배선(2)간의 거리가 짧을 때 더욱 심하게 발생하여, 심할 경우, 공중 배선이 단락되는 문제점이 발생된다.
따라서, 본 발명의 목적은, 층간 금속막과 포토레지스트막간의 접착 특성을 개선함과 동시에 공중 배선의 통로(path)를 제 2 포토레지스트가 아닌 층간 금속막으로 정의하여, 공중 배선의 형성시 공중 배선이 층간 금속막과 포토레지스트막 사이에 파고드는 현상을 근본적으로 방지할 수 있는 화합물 반도체 소자의 공중 배선 형성방법을 제공하는 것을 목적으로 한다.
도 1a 및 도 1b는 종래의 화합물 반도체 소자의 공중 배선 형성방법을 설명하기 위한 단면도.
도 2a 내지 도 2i는 본 발명에 따른 화합물 반도체 소자의 공중 배선 형성방법을 설명하기 위한 각 제조 공정별 단면도
(도면의 주요 부분에 대한 부호의 설명)
11 : 화합물 반도체 기판 12 : 금속 배선
13 : 제 1 포토레지스트 패턴 14 : 층간 금속막
14a,14c : 티타늄 금속막 14b : 금막
15 : 제 2 포토레지스트 패턴 16 : 공중 배선
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 화합물 반도체 소자의 공중 배선 형성방법은, 다수의 금속 배선이 상부에 형성된 화합물 반도체 기판상에, 금속 배선들중 선택되는 금속 배선의 상부 표면이 노출되도록 제 1 포토레지스트 패턴을 형성한다. 이어서, 제 1 포토레지스트 패턴 표면 및 노출된 금속 배선 상부에 티타늄 금속막, 금막, 티타늄 금속막으로 된 층간 금속막을 형성한다. 그리고나서, 층간 금속막이 형성된 제 1 포토레지스트 패턴의 소정 부분 상부에 제 2 포토레지스트 패턴을 형성하고, 노출된 층간 금속막 최상부의 티타늄 금속막을 제거하여, 금막을 노출시킨다. 그후, 노출된 금막 상부에 공중 배선용 막을 형성하고, 제 2 포토레지스트 패턴을 제거한다. 이어서, 제 2 포토레지스트 패턴의 제거로 노출된 층간 금속막을 제거하고, 제 1 포토레지스트 패턴을 제거한다.
본 발명에 의하면, 층간 금속막을 티타늄 금속막, 금막, 티타늄 금속막의 적층막으로 하여, 포토레지스트막과 층간 금속막간의 접착력을 강화한다. 또한, 공중 배선이 될 부분에만, 상부의 티타늄 금속막을 제거한다음 금도금을 형성하기 때문에 금도금 통로가 층간 금속막에 의하여 정의된다. 따라서, 원치않는 부분에 금도금이 되는 것이 방지된다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 2a 내지 도 2i는 본 발명에 따른 화합물 반도체 소자의 공중 배선 형성방법을 설명하기 위한 각 제조 공정별 단면도이다.
본 실시예에서는 층간 금속막 상하에 형성되는 포토레지스트막과 층간 금속막간의 접촉 특성을 강화하기 위하여, 층간 금속막으로 티타늄 금속막/금막/티타늄 금속막의 적층막을 이용한다.
먼저, 도 2a에 도시된 바와 같이, 화합물 반도체 기판(11) 예를들어, GaAs 기판 또는 InP 기판상에 금속 배선(12)이 공지의 방식으로 형성된다.
그리고나서, 도 2b에 도시된 바와 같이, 금속 배선(12)이 형성된 화합물 반도체 기판(11) 상부에 제 1 포토레지스트막이 도포된다. 이어서, 이후에 형성되는 공중 배선과 콘택되어질 금속 배선(12)이 노출되도록, 제 1 포토레지스트막의 소정 부분이 노광 및 현상되어, 제 1 포토레지스트 패턴(13)이 형성된다.
그후, 도 2c에서와 같이, 제 1 포토레지스트 패턴(13) 및 노출된 금속 배선(12) 상부 표면에 본 실시예 따른 층간 금속막(14)이 형성된다. 이때, 층간 금속막(14)은 티타늄 금속막(Ti:14a), 금막(Au:14b), 티타늄 금속막(Ti:14c)의 적층막으로 이루어진다. 이때, 층간 금속막(14)은 스퍼터링(sputtering) 또는 이베포레이팅(evaporating) 방식으로 형성된다. 이때, 층간 금속막(14)의 전체 두께는 30 내지 150㎚ 정도로 형성함이 바람직하고, 개개로는, 하부 티타늄 금속막(14a)은 10 내지 50㎚, 금막(14b)은 10 내지 50㎚, 상부 티타늄 막은 10 내지 500nm 정도로 형성된다. 여기서, 상기 티타늄 금속막은 공지된 바와 같이 원자간의 결합 에너지가 높다. 이에 따라, 금막(Au:14b)을 사이에 두고, 상하 티타늄 금속막(14a,14c)을 형성하여, 제 1 포토레지스트 패턴(13)과 이후에 형성되는 형성될 제 2 포토레지스트 패턴과의 접착 특성을 개선한다.
그리고나서, 도 2d에 도시된 바와 같이, 이후에 형성될 공중 배선의 영역을 한정하기 위하여, 층간 금속막(14) 상부의 소정 부분에 제 2 포토레지스트 패턴(15)이 형성된다. 즉, 제 2 포토레지스트 패턴(15)은 이후에 공중 배선이 형성되지 않을 부분에 형성된다.
그후, 도 2e에 도시된 바와 같이, 제 2 포토레지스트 패턴(15)을 마스크로 하여, 노출된 층간 금속막(14)의 상부 티타늄 금속막(Ti:14c)이 선택적으로 제거된다. 여기서, 상부 티타늄 금속막(14c)은 HF과:HNO3 및H2O가 1대 1대 100으로 혼합된 식각액으로 제거된다. 이에 따라, 금막(Au:14b)이 노출된다. 이때, 최상단 티타늄 금속막(14c)을 제거하는 것은, 상기 티타늄 금속막 상부에는 금도금이 이루어지지 않으므로, 이를 제거하는 것이다. 여기서, 상기와 같이 하면, 이우 티타늄 금속막이 제거되어, 금막이 노출되는 부분에만 금도금이 형성되므로, 이전의 방법과 같이 금도금막이 제 2 포토레지스트 패턴(15)을 파고드는 문제점이 발생되지 않는다.
그리고나서, 도 2f에 도시된 바와 같이, 노출된 층간 금속막(14)의 금막(Au:14b) 상부에 공중 배선용 금도금막(16)이 형성된다. 이때, 제 2 포토레지스트 패턴(15)은 층간 금속막(14)의 티타늄 금속막(14c)에 의하여 들뜸없이 접촉되어 있어 있다. 또한, 공중 배선이 형성되지 않는 층간 금속막에는 티타늄 금속막(14c)이 존재하므로, 금도금막(16) 형성시, 금 도금막(16)이 제 2 포토레지스트 패턴(15)과 층간 금속막(14) 사이를 전혀 파고들지 않게 된다.
그후, 도 2g를 참조하여, 제 2 포토레지스트 패턴(15)은 공지의 방식으로 제거한다. 이때, 제 2 포토레지스트 패턴(15)의 하부에는 티타늄 금속막(Ti: 14a),금막(Au:14b), 티타늄 금속막(Ti:14c)으로 된 층간 금속막(14)이 그대로 남아있어, 층간 금속막(14) 하부의 제 1 포토레지스트 패턴(13)은 제거되지 않고 남아 있게 된다.
그후, 도 2h에 도시된 바와 같이, 노출된 층간 금속막(14)이 제거된다. 이때, 층간 금속막(14)은 최상단의 티타늄 금속막(Ti:14c), 금막(Au:14b) 및 티타늄 금속막(14a)순으로 제거된다. 이때, 상하 티타늄 금속막(14a,14c)은 상술한 바와 같이 HF과:HNO3 및H2O가 1대 1대 100으로 혼합된 식각액으로 제거되고, 금막(14b)은 KI와 I2 및 H2O가 1대 0.25대 10으로 혼합되어진 식각액으로 제거된다.
그리고나서, 노출된 제 1 포토레지스트 패턴(13)을 아세톤을 이용하여, 제거한다. 이에 따라, 도 2i에 도시된 바와 같이, 공중에 뜬 형태의 공중 배선(16)이 형성된다. 이때, 층간 금속막의 전체 두께가 얇은 경우(예를들어 100nm 이하)에는 도 2g 및 도 2h의 공정을 생략할 수 있다. 즉, 도 2f와 같이, 금도금이 끝난 후, 공지의 아세트 건 블로잉(acetone gun blowing)기법을 이용하면, 제 2 포토레지스트 패턴(15)과 층간 금속막(14) 및 제 1 포토레지스트 패턴(13)이 동시에 제거될 수 있다.
이상에서 자세히 설명된 바와 같이,본 발명에 의하면, 층간 금속막을 티타늄 금속막, 금막, 티타늄 금속막의 적층막으로 하여, 포토레지스트막과 층간 금속막간의 접착력을 강화한다. 또한, 공중 배선이 될 부분에만, 상부의 티타늄 금속막을 제거한다음 금도금을 형성하기 때문에 금도금 통로가 층간 금속막에 의하여 정의된다. 따라서, 원치않는 부분에 금도금이 되는 것이 방지된다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (8)

  1. 다수의 금속 배선이 상부에 형성된 화합물 반도체 기판을 제공하는 단계;
    상기 금속 배선들중 선택되는 금속 배선의 상부 표면이 노출되도록 제 1 포토레지스트 패턴을 형성하는 단계;
    상기 제 1 포토레지스트 패턴 표면 및 노출된 금속 배선 상부에 티타늄 금속막, 금막, 티타늄 금속막으로 된 층간 금속막을 형성하는 단계;
    상기 층간 금속막이 형성된 제 1 포토레지스트 패턴의 소정 부분 상부에 제 2 포토레지스트 패턴을 형성하는 단계;
    상기 노출된 층간 금속막 최상부의 티타늄 금속막을 제거하여, 상기 금막을 노출시키는 단계;
    상기 노출된 금막 상부에 공중 배선용 막을 형성하는 단계; 및
    상기 제 2 포토레지스트 패턴, 층간 금속막 및 제 1 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 화합물 반도체 소자의 공중 배선 형성방법
  2. 제 1 항에 있어서, 상기 층간 금속막은 스퍼터링 또는 이베포레이팅 방식으로 형성되는 것을 특징으로 하는 화합물 반도체 소자의 공중 배선 형성방법.
  3. 제 1 항에 있어서, 상기 층간 금속막의 두께는 30 내지 150㎚ 인 것을 특징으로 하는 화합물 반도체 소자의 공중 배선 형성방법.
  4. 제 3 항에 있어서, 상기 층간 금속막의 하부 티타늄 금속막은 10 내지 50㎚의 두께로 형성하고, 금막은 10 내지 50㎚의 두께로 형성하고, 상부 티타늄 금속막은 10 내지 50nm 정도로 형성하는 것을 특징으로 하는 화합물 반도체 소자의 공중 금속 배선 형성방법.
  5. 제 1 항에 있어서, 상기 금막을 노출시키기 위하여 층간 금속막 최상부의 티타늄 금속막을 제거하는 단계에서, 상기 티타늄 금속막은 HF과:HNO3 및H2O가 1대 1대 100으로 혼합된 식각액으로 제거하는 것을 특징으로 하는 화합물 반도체 소자의 공중 배선 형성방법.
  6. 제 1 항에 있어서, 상기 층간 절연막을 제거하는 단계에서, 상하 티타늄 금속막은 HF과:HNO3 및H2O가 1대 1대 100으로 혼합된 식각액으로 제거하고, 상기 금막은 KI와 I2 및 H2O가 1대 0.25대 10으로 혼합되어진 식각액으로 제거하는 것을 특징으로 하는 화합물 반도체 소자의 공중 배선 형성방법.
  7. 제 1 항에 있어서, 상기 제 2 포토레지스트 패턴, 층간 금속막 및 제 1 포토레지스트 패턴을 제거하는 단계는, 상기 제 2 포토레지스트 패턴을 제거하는 단계; 상기 제 2 포토레지스트 패턴의 제거로 노출된 상기 층간 금속막을 제거하는 단계; 및 상기 제 1 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 화합물 반도체 소자의 공중 배선 형성방법
  8. 제 1 항에 있어서, 상기 제 2 포토레지스트 패턴, 층간 금속막 및 제 1 포토레지스트 패턴을 제거하는 단계는, 아세턴 건 블로잉 기법으로 상기 제 2 포토레지스트 패턴, 층간 금속막 및 제 1 포토레지스트 패턴을 동시에 제거하는 것을 특징으로 하는 화합물 반도체 소자의 공중 배선 형성방법.
KR1019970076739A 1997-12-29 1997-12-29 화합물 반도체 소자의 공중 배선 형성방법 KR100258204B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970076739A KR100258204B1 (ko) 1997-12-29 1997-12-29 화합물 반도체 소자의 공중 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970076739A KR100258204B1 (ko) 1997-12-29 1997-12-29 화합물 반도체 소자의 공중 배선 형성방법

Publications (2)

Publication Number Publication Date
KR19990056728A KR19990056728A (ko) 1999-07-15
KR100258204B1 true KR100258204B1 (ko) 2000-06-01

Family

ID=19529334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970076739A KR100258204B1 (ko) 1997-12-29 1997-12-29 화합물 반도체 소자의 공중 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100258204B1 (ko)

Also Published As

Publication number Publication date
KR19990056728A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
JPH02278820A (ja) エアブリッジ金属相互接続の製造方法
US4054484A (en) Method of forming crossover connections
US4536249A (en) Integrated circuit processing methods
JPS5837992B2 (ja) 半導体装置の製造方法
US5436198A (en) Method of manufacturing semiconductor device having straight wall bump
US4321284A (en) Manufacturing method for semiconductor device
US3586922A (en) Multiple-layer metal structure and processing
US3700508A (en) Fabrication of integrated microcircuit devices
KR970060427A (ko) 리드프레임의 제조방법
US3442012A (en) Method of forming a flip-chip integrated circuit
KR100258204B1 (ko) 화합물 반도체 소자의 공중 배선 형성방법
KR930020641A (ko) 다층배선 형성방법
JPS5827664B2 (ja) 平坦表面を有する装置の製造方法
JPS5867043A (ja) 半導体装置の装造方法
US4693783A (en) Method of producing interconnections in a semiconductor integrated circuit structure
KR100265990B1 (ko) 반도체장치의 금속배선 형성방법
KR100248805B1 (ko) 반도체 소자의 금속배선 형성방법
JPH01270248A (ja) 半導体装置の製造方法
KR0135254B1 (ko) 반도체 소자의 배선층 상호 연결방법
KR100529440B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH0536841A (ja) 半導体装置及びその製造方法
JPS61208851A (ja) 半導体装置の製造方法
JPS63287034A (ja) 半導体装置
KR960006087A (ko) 반도체 소자의 제조방법
JPH0794481A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050221

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee