JPS63287034A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63287034A JPS63287034A JP12325387A JP12325387A JPS63287034A JP S63287034 A JPS63287034 A JP S63287034A JP 12325387 A JP12325387 A JP 12325387A JP 12325387 A JP12325387 A JP 12325387A JP S63287034 A JPS63287034 A JP S63287034A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- hole
- film
- insulating film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 31
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract 2
- 238000000034 method Methods 0.000 abstract 1
- 238000001259 photo etching Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 14
- 238000005530 etching Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に係シ、特に半導体集積回路におけ
る上層配線金属膜がより高い被覆率を持った多層配線に
関する。
る上層配線金属膜がより高い被覆率を持った多層配線に
関する。
従来、この種の半導体集積回路の多層配線の層間絶縁膜
のスルーホール部は、第３図（ａ）乃至第３図（ｄ）に
示される工程により作られる。まず第３図（ａ）に示す
ように、半導体基鈑１上にフィールド絶縁膜２を形成し
、この上に第１層の金属膜３の配線パターンを形成し゛
た後、層間絶縁膜４を成長し、第３図（ｂ）に示すよう
に、スルーホール部となるべき部位にまず等男前エツチ
ングをほどこし、第３図（Ｃ）に示すように、更に異方
性エツチングを続けて行ない、スルーホール７を形成す
る。その後、第３図（ｄ）に示すように、第２層の金属
膜５を成膜し、配線パターンを形成する。
のスルーホール部は、第３図（ａ）乃至第３図（ｄ）に
示される工程により作られる。まず第３図（ａ）に示す
ように、半導体基鈑１上にフィールド絶縁膜２を形成し
、この上に第１層の金属膜３の配線パターンを形成し゛
た後、層間絶縁膜４を成長し、第３図（ｂ）に示すよう
に、スルーホール部となるべき部位にまず等男前エツチ
ングをほどこし、第３図（Ｃ）に示すように、更に異方
性エツチングを続けて行ない、スルーホール７を形成す
る。その後、第３図（ｄ）に示すように、第２層の金属
膜５を成膜し、配線パターンを形成する。
前述した従来の製法によると、スルーホール７の開孔部
上端は尖部を持つ急峻な形状であるので、上部配線金属
４の被覆率は良好ではなく、配線金属のくびれや段切れ
等の誘因となるという欠点がある。
上端は尖部を持つ急峻な形状であるので、上部配線金属
４の被覆率は良好ではなく、配線金属のくびれや段切れ
等の誘因となるという欠点がある。
本発明の目的は、前記欠点が解決され、良好な被覆が得
られるようにした半導体装置を提供することにある。
られるようにした半導体装置を提供することにある。
本発明の構成は、上層金属膜と下層金属膜とが、層間絶
縁膜のスルーホールを介して電気的に接続されている半
導体装置において、前記スルーホール下の前記下層金属
膜部分が周囲より薄く形成されていることを特徴とする
。
縁膜のスルーホールを介して電気的に接続されている半
導体装置において、前記スルーホール下の前記下層金属
膜部分が周囲より薄く形成されていることを特徴とする
。
次に本発明について図面を参照して詳細に説明する。
第１図（ａ）乃至第１図（ｇ）は本発明の第１の実施例
の半導体装置を工程順に示す断面図である。まず第１図
（ａ）に示すように、半導体基板１に各種素子を形成し
た後、スバ、タリング等によりフイールド絶縁膜２上に
第１層の金属膜３を成膜し、第１図（ｂ）に示すように
、写真蝕刻法により配線パターンを形成する。その後、
第１図（Ｃ）に示すように、写真蝕刻法により層間絶縁
膜のスルーホールとなるべき部位及びその周囲の第１層
の金属膜３をある程度の厚さを残し、異方性工、チング
する。第１図（ｄ）に示すように、窒化膜等の層間絶縁
膜４を成長させ、第１図（ｅ）に示すように、スルーホ
ール部を異方性工、チングにより形成すれば、第１層の
金属膜３が露出するとともに、開孔部上端が尖部のない
滑らかな形状となる。
の半導体装置を工程順に示す断面図である。まず第１図
（ａ）に示すように、半導体基板１に各種素子を形成し
た後、スバ、タリング等によりフイールド絶縁膜２上に
第１層の金属膜３を成膜し、第１図（ｂ）に示すように
、写真蝕刻法により配線パターンを形成する。その後、
第１図（Ｃ）に示すように、写真蝕刻法により層間絶縁
膜のスルーホールとなるべき部位及びその周囲の第１層
の金属膜３をある程度の厚さを残し、異方性工、チング
する。第１図（ｄ）に示すように、窒化膜等の層間絶縁
膜４を成長させ、第１図（ｅ）に示すように、スルーホ
ール部を異方性工、チングにより形成すれば、第１層の
金属膜３が露出するとともに、開孔部上端が尖部のない
滑らかな形状となる。
その後、第１図（ｆ）に示すように、第２層の金属膜５
を成膜し、配線パターンを形成すると、第１図（ｇ）
Ｋ示すように、第２層の金属膜５の被覆率の高い多層配
線が形成される。
を成膜し、配線パターンを形成すると、第１図（ｇ）
Ｋ示すように、第２層の金属膜５の被覆率の高い多層配
線が形成される。
第２図（ａ）乃至第２図（ｆ）は本発明の第２の実施例
の半導体装置を工程順に示す断面図である。
の半導体装置を工程順に示す断面図である。
まず第２図（ａ）において、半導体基板１上のフィール
ド絶縁膜２上に第１層の金属膜の成膜する前に、層間絶
縁膜のスルーホールとなるべき部位及びその回シの部分
のフィールド絶縁膜２をある程度の厚さを残してエツチ
ングする（第２図（ｂ））。その後、第１層の金属膜３
を成膜し配線パターンを形成（第２図（Ｃ））Ｌ、層間
絶縁膜４を成長させる（第２図（ｄ））。次にスルーホ
ール部を異方性エツチングにより形成すれば（第２図（
ｅ））％第１層の金属膜３が露出すをとともに第１図（
ｇ）と同等の開孔部上端の形状を持つ事になる。更に、
第、２層の金属膜５を成膜し、配線パターンを形成する
（第２図（ｆ））。
ド絶縁膜２上に第１層の金属膜の成膜する前に、層間絶
縁膜のスルーホールとなるべき部位及びその回シの部分
のフィールド絶縁膜２をある程度の厚さを残してエツチ
ングする（第２図（ｂ））。その後、第１層の金属膜３
を成膜し配線パターンを形成（第２図（Ｃ））Ｌ、層間
絶縁膜４を成長させる（第２図（ｄ））。次にスルーホ
ール部を異方性エツチングにより形成すれば（第２図（
ｅ））％第１層の金属膜３が露出すをとともに第１図（
ｇ）と同等の開孔部上端の形状を持つ事になる。更に、
第、２層の金属膜５を成膜し、配線パターンを形成する
（第２図（ｆ））。
以上説明したように、本発明によれば、層間絶縁膜のス
ルーホール部下部の下層金属膜あるいはフィールド絶縁
膜をある程度の厚さを残して工。
ルーホール部下部の下層金属膜あるいはフィールド絶縁
膜をある程度の厚さを残して工。
チングすることにより、その後に形成されるスルーホー
ル開孔部上端を尖部のない滑らかな形状とならしめる事
ができ、もって上層金属膜の被覆率を向上させ、上層金
属膜のくびれや段切れ等を低減できる効果がある。
ル開孔部上端を尖部のない滑らかな形状とならしめる事
ができ、もって上層金属膜の被覆率を向上させ、上層金
属膜のくびれや段切れ等を低減できる効果がある。
第１図（ａ）乃至第１図（ｇ）は本発明の第１の実施例
の半導体装置を工程順に示す断面図、第２図（ａ）乃至
第２図（ｆ）は本発明の第２の実施例の半導体装置を工
程順に示す断面図、第３図（ａ）乃至第３図（ｄ）は従
来の半導体装置の製法を工程順に示す断面図である。 １・・・・・・半導体基板、２・・・・・・フィールド
絶縁膜、３・・・・・・第１層の金属膜、４・・・・・
・層間絶縁膜、５・・・・・・第２層の金属膜、７・・
・・−・スルーホール。 第２図 塔２図
の半導体装置を工程順に示す断面図、第２図（ａ）乃至
第２図（ｆ）は本発明の第２の実施例の半導体装置を工
程順に示す断面図、第３図（ａ）乃至第３図（ｄ）は従
来の半導体装置の製法を工程順に示す断面図である。 １・・・・・・半導体基板、２・・・・・・フィールド
絶縁膜、３・・・・・・第１層の金属膜、４・・・・・
・層間絶縁膜、５・・・・・・第２層の金属膜、７・・
・・−・スルーホール。 第２図 塔２図
Claims (1)
- 上層金属膜と下層金属膜とが、層間絶縁膜のスルーホー
ルを介して電気的に接続されている半導体装置において
、前記下層金属膜のうち前記スルーホールの部分下が周
囲より薄く形成されていることを特徴とする半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12325387A JPS63287034A (ja) | 1987-05-19 | 1987-05-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12325387A JPS63287034A (ja) | 1987-05-19 | 1987-05-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63287034A true JPS63287034A (ja) | 1988-11-24 |
Family
ID=14855995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12325387A Pending JPS63287034A (ja) | 1987-05-19 | 1987-05-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63287034A (ja) |
-
1987
- 1987-05-19 JP JP12325387A patent/JPS63287034A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| KR890011035A (ko) | 집적회로 제조방법 및 전기접속 형성방법 | |
| JP2734027B2 (ja) | 配線形成方法 | |
| JPS63287034A (ja) | 半導体装置 | |
| JP2808674B2 (ja) | 半導体装置の製造方法 | |
| JPH09306992A (ja) | 半導体装置およびその製造方法 | |
| JPH10189606A (ja) | 半導体装置のバンプ及びその製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPS6484722A (en) | Manufacture of semiconductor device | |
| JPS6379347A (ja) | 半導体装置の製造方法 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPH01296644A (ja) | 半導体装置の製造方法 | |
| KR0169761B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| KR100258204B1 (ko) | 화합물 반도체 소자의 공중 배선 형성방법 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JP3028539B2 (ja) | 半導体装置の製造方法 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPS6340344A (ja) | 半導体装置 | |
| JPH01273333A (ja) | 半導体装置の製造方法 | |
| JPS61188947A (ja) | 半導体装置の配線形成方法 | |
| JPS63166248A (ja) | 半導体集積回路装置及びその製造方法 |