JPS6379347A

JPS6379347A - 半導体装置の製造方法

Info

Publication number: JPS6379347A
Application number: JP22350086A
Authority: JP
Inventors: Yoshihisa Okita; 沖田　佳久
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1986-09-24
Filing date: 1986-09-24
Publication date: 1988-04-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）この発明は半導体装置の製造方法に係り、詳しくは、層
間接続を有する多層配線の形成方法に関する。

（従来の技術）第２図は従来の平担化多層配線の形成方法を示す工程断
面図であり、この方法は、第３３回春季応用物理学会講
演予稿集Ｐ５１２　、３ａ−Ｐ−８Ｋ開示される。

この方法は、図示しない半導体基板上の絶縁層ｌ上に第
１の金属配線層２を形成（第２図（ａ）　）　Ｌり後、
ＲＦバイアススパッタ法によるｓｉｏ、膜を用いて前記
第１の金属配線層２を埋込むかたちで平担な層間絶縁膜
３を形成しく第２図（ｂ））、この層間絶縁膜３の層間
接続、全形成したい場所にホトリソグラフィによシスル
ーホール４を開孔（第２図（ｃ）　）　した後、バイア
スス・ぐツタ法を用いて前記スルーホール４内を埋込む
かたちで平担な第２の金属配線層５を被着し・パターニ
ングする（第２図（ｄ）　）ものでう夛、段差を生じな
いから微細加工および配線抵抗低減に効果があった。

（発明が解決しようとする問題点）しかしながら、上記の方法であっても、第３３回春季応
用物理学会講演予稿集Ｐ５１２　、３ａ−Ｐ−７もしく
は第４６回秋季応用物理学会講演予稿集Ｐ４１５　、３
ｐ−Ｖ−２に開示されているように、アスペクト比が１
以上のスルーホール４では、第２図（ｄ）に示すよりに
、層間接続部の金属内に空洞６が生じてしまい、完全な
埋込みが不可能で、層間接続部の配線抵抗が高くなって
しまうという問題がめった。

つまり、層間絶縁膜に穴を開け、その内部に配線金属を
被着させるという手法には、物理的限界があシ、超微細
多層配線形成技術の開発の妨げとなっていた。

この発明は、以上述べた眉間接続における物理的限界を
除去し、微細加工技術を最大限に活用できる多層配線形
成法を有する半導体装置の製造方法を提供すること全目
的とする。

（問題点を解決するための手段）この発明は、半導体装置の製造方法において、半導体基
板上に第１の配線金属を被着した後、その上に層間接続
金属を被着し、これら２層の金属を配線パターンにパタ
ーニングした後、前記層間接続金属をエツチングして、
眉間接続を形成したい位置にのみ前記層間接続金属から
なる弾頭状のピラーを形成し、その後、該ピラーを有す
る側の表面全体ＫＲＦバイアススノセッタ法で、再スノ
譬ツタ率が２０Ｘ以上の条件下で５ｉ０１膜を層間絶縁
膜として形成した後、その上に第２の配線金属を被着シ
配線パターンにパターニングするようにしたものである
。

（作用）本発明者は、ＲＦバイアススツクツタ法（この方法では
スノ臂ツタデポジションとスパッタエツチングの両方が
同時に進行し、デポジションレートとエツチングレート
の差分が実質成膜速度となる）ＫよるＳｔｏｗ膜（以下
ＢＳＱ膜と略す）の実用化を目的として、ミクロな凹凸
に対するＢＳＱ膜の被覆性を評価した。その結果、第３
図に示すように、半導体基板の基準面と平行な面上にお
ける再スノ９ツタ率（付着速度に対する再スパツタ速度
の比率）が２０％以上の条件下で、直径１〜２μｍ、高
さ１μｍの弾頭状の突起物上のＢＳＱ膜にスリバチ状の
開孔部が発生することを見出した。

この発明は、上記の現象を応用したもので、配線・ｊ夕
　７にパターニングされた第１の配線金属上に、層間接
続金属からなる弾頭状のピラーを形成した後、ＲＦバイ
アススノ等ツタ法で再スノセツタ率が２０Ｘ以上の条件
下でＳｉｎ、膜を層間絶縁膜として形成すれば、第１図
（ｅ）に示すよりに、層間絶縁膜には前記ピラー上にお
いて開孔部が形成され、ピラーは露出する。したがって
、次に、層間絶縁膜上に第２の配線金属を被着し配線ツ
クターンにパターニングすれば、眉間絶縁膜に穴開けす
ることなく、ピラーを通して層間接続された多層配線が
第１図（ｆ）に示すように形成される。そして、この多
層配線によれば、層間接続金属のピラーにより、アスペ
クト比が１以上でも、空洞などのない完全埋込み型の層
間接続部が形成されることになる。

（実施例）以下この発明の一実施例を図面を参照して説明する。第
１図はこの発明の一実施例を示す工程断面図である。

この第１図の（ａ）に示すように、まず、半導体基板上
の絶縁層ｌｌ上に、第１の配線金属としてのＡｔ　１２
と、層間接続金属としてのＷｌ３を連続してスノセツタ
蒸着法により被着する。ここで、ＡＩ！１２とＷｌ３の
膜厚は共に０．６〜０．８μｍとする。

次に、第１図（ｂ）に示すよりに、Ｗｌ３とＡＩ！１２
ヲ配線パターンにバターニングする。この時、まず、公
知のホトリン技術によりＷ１３’にノンターニングし、
次に、そのノンターニングされたＷｌ　３’にマスクト
シてセルファラインで同−ＡターンにＡｌ１２をノンタ
ーニングする。

次に、前記配線・９ターンにバターニングされたＷｌ３
上へ公知のホトリソ技術によって第１図（Ｃ）に示すよ
りにレジストノぐターン１４を形成し、そのレジストパ
ターン１４をマスクとしてＷｌ　３ｔ−エツチングする
ことにより、層間接続を形成したい位置に第１図（ｄ）
に示すようにＷｌ３のピラー１３ａを形成する。この時
、レジストパターン１４は、直径１μｍ前後であると、
通常のホトリン技術で形成しただけで弾頭状となる。そ
して、そのレジストパターン１４ｔ″用いて、Ｗｌ３の
エツチングが完了すると同時にレジスト・ぐターン１４
も消滅するような条件でドライエツチングで前記Ｗ１３
をエツチングすることによシ、残存Ｗ１３からなるピラ
ー１３ａＫはレジストノぐターン１４の形状が転写され
、弾頭状のピラーｔ３ａが得られる。

次に、前記ピラーｔ３ａｔ−有する側の表面全体に、Ｒ
Ｆバイアスス・奢ツタ法によりＳｉＯ２を膜、つまＤＢ
ＳＱ膜を成長させる。このＢＳＱ膜の成長プロセス例と
して以下に代表的な２例を挙げる。

（１）半導体基板の基準面と平行な面上における再スノ
母ツタ率が３０〜５０％となるような条件下で（５０％
以上でもよいが、５０％を越えるとＢＳＱ膜の形成効率
が低下する）、Ａｌ２１２上のＢＳＱ膜厚が０．８〜１
．０　μｍになるまで成長を行う。

（２）前記再ス・センタ率が２０〜５０％となる条件下
で、Ａ／　１２上のＢＳＱ膜厚が１．０〜１．２μｍに
なるまで成長を行った後に、前記再ス・臂ツタ率が１０
０〜１１０％となる条件下で、ＢＳＱ膜上のストリエー
ションが消滅する迄エッチパックを行う。

以上のようなプロセスでＢＳＱ膜を成長させると、第１
図（ｅ）に示すように、弾頭状のピラー１３ａの上には
ＢＳＱ膜１５にスリバチ状の開孔部１６が発生しピラー
１３ａが露出し、その他の部分には層間絶縁膜としてＢ
ＳＱ膜１５が厚く堆積する。

しかる後、ピラー１３ａの露出部上を含むＢＳＱ膜１膜
上５上面に第１１１（ｆ）に示すように第２の配線金属
としてＡＩ！１７　ｔ″被着配線・パターンに・バター
ニングすることにより、該Ａｌ、７からなる上層金属配
線がＡＩ！１２からなる下層金属配線にピラー１３ａを
通して眉間接続された多層配線が完成する。

なお、以上の一実施例において、層間接続金属は、第１
の配線金属であるＡＩ！１２とのエツチング時の選択性
が良いこと、および、ピラー１３ａの形成前に熱処理を
行っても層間接続金属がキャッゾとなって前記Ａ／　１
２にヒロックが発生することを防止する観点から高融点
金属の一つであるＷを用いたが、Ｔｉ　、　Ｍｏなどそ
の他の高融点金ＪｆＡ’ｅ用いてもよいことは勿論であ
る。また、配線金属もＡｔに限定されるものではない。

また、ピラー１３ａは弾頭状に形成されるが、その横断
面形状は必ずしも円形である必要はなく、四角形または
楕円であってもよい。

（発明の効果）以上詳述したように、この発明の方法によれば、配線パ
ターンにバターニングされた第１の配線金属上に、層間
接続金属からなる弾頭状のピラーを形成した後、ＲＦバ
イアススパッタ法で再スパッタ率カ２０％以上の条件下
でＳｉｎ、膜を層間絶縁膜として形成するようにしたの
で、該層間絶縁膜に穴開けすることなく、次に、第２の
配線金属を被着し配線パターンにバターニングすること
で、前記ピラーを通して層間接続された多層配線を形成
することができ、しかも、層間接続部は、前記ピラーに
よって、アスペクト比が１以上でも、空洞などの発生の
ない完全な埋込み型層間接続部を得ることができ、層間
接続部の配線抵抗を下げることができる。また、この発
明では、半導体基板上に第１の配線金属を被着した後、
連続してピラー材である層間接続金属を被着していて、
その際の下地が平担であるため、エツチングなどを経て
得られたピラーは結晶学的に均質であり、その結果とし
て層間接続部の信頼性、具体的には耐エレクトロマイグ
レーション性が向上する。また、この発明では、第１の
配置金属と層間接続金属の積層構造で配線・ンターンを
形成した後に、さらに層間接続金属のみを・々ターニン
グしてピラーを形成するため、ピラーは配線金属上にし
か形成されず、ピラー形成のホ）　ＩＪソで例え合わせ
ずれがおっても不要な場所にピラーを形成してしまうこ
とを防止できる。また、この発明では穴を開ける方法で
はないため、上記ホトリソで例え合わせずれがあっても
、ピラーの位置以外何ら影響を与えない。この点全より
具体的に述べると、穴を開ける方法では、ホ）１ノで合
わせずれが生じると、甚しい場合は、前記穴が配線金属
上から一部外れて開けられる結果、一部半導体基板面ま
で貫通して穴が開けられ、その結果、上層配線が基板と
導通して不良となるが、上記この発明では配線金属上で
一部ビラーの位置が変わるだけでちゃ、良品を維持でき
る。

また、上記した一実施例のように層間接続金属に高融点
金属を用いれば、ピラー形成前に、第１の配線金属と下
地とのコンタクトを確実にするため熱処理を行っても、
筒融点金属がキャップとなって第１の配線金属にヒロッ
クが発生するのを防止できる。

【図面の簡単な説明】

第１図はこの発明の半導体装置の製造方法の一実施例を
示す工程断面図、第２図は従来の多層配線の形成方法を
示す工程断面図、第３図はＲＦバイアスス・々ツタ法に
おける再ス・臂ツタ率対開孔率％性図である。１２・・・ＡＪ、１３・・・Ｗ％　１３ａ・・・ピラー
、１４・・・レジストノ々ターン、１５・・・ＢＳＱ膜
、１６・・・開孔部、１７・・・Ｍｏ特許出願人　沖電気工業株式会社Ｈ−，−”−。代理人　弁理士　　菊　　池　　　　　　弘１．　、−
。１　・、　。才匙来η影人の二釆！比りｍ■コ導午スバッ７４≦甘開干し」３十１性■コ第３図

Claims

【特許請求の範囲】

（１）半導体基板の一主面に複数層の金属配線層を相互
の電気的接続を有するように形成する方法において、（ａ）半導体基板上に第１の配線金属を被着し、さらに
その上に層間接続金属を被着する工程と、（ｂ）その２層の金属を配線パターンにパターニングす
る工程と、（ｃ）そのパターニングされた層間接続金属をエッチン
グして、層間接続を形成したい位置に残存層間接続金属
からなる弾頭状のピラーを形成する工程と、（ｄ）そのピラーが形成された側の表面全体にＲＦバイ
アススパッタ法で、再スパッタ率が２０％以上の条件下
でＳｉＯ＿２膜を層間絶縁膜として形成する工程と、（ｅ）その後、その層間絶縁膜から前記ピラーが露出し
た部分を含む前記層間絶縁膜上に第２の配線金属を被着
し配線パターンにパターニングする工程とを具備してな
る半導体装置の製造方法。
（２）配線金属はＡｌ、層間接続金属は高融点金属であ
ることを特徴とする特許請求の範囲第１項記載の半導体
装置の製造方法。
（３）層間絶縁膜の形成に２段階のＲＦバイアススパッ
タ法を用い、第１段階は、半導体基板の基準面と平行な
面におけるＳｉＯ＿２を膜の堆積速度に対する再スパッ
タ速度の比率が２０％〜５０％であり、第２段階は、前
記比率が１００％〜１１０％であるような条件で層間絶
縁膜の形成を行うことを特徴とする特許請求の範囲第１
項記載の半導体装置の製造方法。