JPH047836A

JPH047836A - 半導体装置及びその製造方法

Info

Publication number: JPH047836A
Application number: JP10860890A
Authority: JP
Inventors: Kenichi Tomita; 健一冨田; Tomotoshi Inoue; 井上　智利; Toshiyuki Terada; 俊幸寺田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-04-26
Filing date: 1990-04-26
Publication date: 1992-01-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的コ（産業上の利用分野）本発明は半導体装置及びその製造方法に係わり、特に多
層配線構造を有する半導体装置及びその製造方法に関す
る。

（従来の技術）近年、集積回路は、微細化、多層化を追及することによ
って、その集積度はますます増大の一途をたどっている
。このため特に、多層配線構造においては異層配線同志
を接続する接続孔（開口部）の、平面方向の長さに対す
る深さの比（以下アスペクト比と称す）はますます大き
くなる傾向にある。一般にアスペクト比が大きくなると
、接続孔の底部に存在する下層配線に対して電気的に完
全に接続されるべき上層配線金属が、接続孔底部に到達
しないかあるいは接続孔肩部で切断されて堆積されてし
まい、従って電気的接続が行われにくくなる。このよう
な断線不良は、接続孔の上方から順に配線金属を堆積さ
せていく方法、従えば抵抗加熱蒸着、電子ビーム蒸着あ
るいはスパッタリング蒸着法では、発生が避けられない
。

アスペクト比の大きな接続孔での上述の断線不良を原理
的に回避するには、接続孔底部から順に配線金属を堆積
させていく方法が最も有効である。

この接続孔底部から順に配線金属を堆積させていく方法
は、大別して２つあげることができる。１つの方法は配
線金属を構成する原子を含むガスを反応室内で分解させ
接続孔底部より堆積させる方法であり、化学気相反応法
（ＣＶＤ法）の−手法である。

もう１つの方法は配線金属を構成する原子を含む溶液中
に基板を浸し、露出している下層配線表面上にのみ選択
的に溶液中の配線金属原子を堆積させる方法であり、無
電解メツキ法と言われている。

しかしながらこれらの堆積方法を用いた、配線接続孔埋
め込みプロセスを行う場合に問題点があった。

第２図は、従来の多層配線間の接続孔の埋め込み工程を
示す断面図である。第２図（ａ）に示すようにまず、基
体２１上に第１の絶縁膜２２を形成し、その上に下層配
線２３ａ、２３ｂ、さらにその上に第２の絶縁膜２４を
形成した後、フォトレジスト２５の塗布、パターニング
を行い、これをマスクにして下層配線２３ａ、ｂに通ず
る接続孔Ａ、Ｂを開孔する。

この場合この図に示すように、パターンの微細化が進む
現在、接続孔の形成時において、若干の合わせずれが生
じる場合が多い。この図では図中のｇだけ、下層配線２
３ａからずれて配線接続孔Ａが形成されたことを示して
いる。この様な場合においては、配線接続孔底が、下層
配線２３ａと、第１の絶縁膜２２の２つの領域にわかれ
ることになる。

第２図（ｂ）は、前述した接続孔Ａ、Ｂを金属で埋め込
む工程を示したものである。この場合次に挙げたことが
重要となる。すなわち一般にこのような接続孔のみを選
択的に金属で埋め込むためには、金属が、例えば下層配
線２３ｂの表面のみに成長し、それ以外の例えばレジス
ト２５上や、前記第２の絶縁膜２４上では成長しないこ
とが重要である。ここで、レジスト２５を除去した後、
金属の埋め込みを行う場合には、配線接続孔外例えば前
記第２の絶縁膜２４でも金属が成長してしまう恐れが高
く、この場合はこののちに形成する上層配線同志のショ
ート不良が発生する可能性がある。

しかしながら、下層配線２３ａのように配線接続孔Ａが
マスク合わせずれによってずれて形成されたような場合
においては、上述の成長選択性が逆に問題となり、第２
図（ｂ）に示すように接続孔底面内の第１の絶縁膜２２
上には金属は成長せず、下層配線２３８表面からのみ金
属２６ａの成長が開始される。一方、マスク合わせずれ
のない接続孔Ｂ内には金属２６ｂが隙間なく埋め込まれ
る。

従って第２図（Ｃ）の工程でレジスト２５を除去した後
、第２図（ｄ）の工程で上層配線２７を形成した場合、
２８に示すような断切れ（断線）が生ずることが多い。

（発明が解決しようとする課題）以上のように、従来配線接続孔の底部から順に配線金属
を堆積させていく方法では、下層配線パターンと配線接
続孔パターンとの間で位置ずれが起こった場合、上層配
線の断切れが生ずることが多かった。

本発明は上記実債に鑑みてなされたもので、配線の断切
れを解決した半導体装置及びこの製造方法を提供する。

［発明の構成］（課題を解決するための手段）前述した問題を解決するため本発明は、基体上に第１の
導電パターンを形成する工程と、この第１の導電パター
ンの表面及び前記基体の表面を絶縁膜で被覆する工程と
、この絶縁膜に開口部を形成し、前記第１の導電パター
ンの表面の一部及び前記基体の表面の一部を露出する工
程と、前記露出した第１の導電パターンに対してスパッ
タリングを行い、前記露出した基体の表面を前記第１の
導電パターンの材料と同じ材料の膜で被覆する工程と、
前記開口部を導電層で埋め込み、第２の導電パターンを
前記絶縁膜及び前記導電層上に形成する工程とを有する
ことを特徴とする半導体装置の製造方法を提供する。

また本発明は基体と、この基体上に形成された第１の導
電パターンと、この第１の導電パターンの表面及び前記
基体の表面を被覆して形成され、前記第１の導電パター
ンの表面の一部及び前記基体の表面の一部を露出する開
口部が形成された絶縁膜と、前記基体の表面の露出部を
第１の導電パターンの材料と同じ材料で被覆するように
形成された薄膜と、前記開口部を埋め込む導電層と、こ
の導電層及び前記絶縁膜上に形成された第２の導電パタ
ーンとを有することを特徴とする半導体装置を提供する
。

（作　　用）本発明による半導体装置の製造方法であれば、第１の導
電パターンと開口部とがマスク合わせずれによってずれ
゛Ｃ形成され、前記開口部底面において基体の表面の一
部が露出しても、前記開口部底面において露出している
第１の導電パターンに対して粒子を打ち込むなどしてス
パッタリングお行い、前記露出した基体の表面を前記第
１の導電パターンの材料と同じ材料の膜で被覆した後、
前記開口部を導電層で埋め込むので、この開口部の底面
全体から等しく反応が進行し、完全な埋め込みが実現で
きる。従って第２の導電パターンの断切れは起こらない
。

また、本発明による半導体装置であれば、開口部が完全
に埋め込まれていて、第２の配線パターンの断切れがな
いので、半導体装置の信頼性が向上する。

（実施例）以下、本発明の一実施例を第１図（ａ）〜（ｄ）を用い
て詳細に説明する。

第１図（ａ）〜（ｄ）は本発明による半導体装置の製造
方法の一実施例を示す工程断面図である。先づ半導体基
板ＧａＡＳ　１１上に第１の絶縁膜として、Ｓ　ｉｏ　
２膜１２をＣＶＤ法により５０００Ａ厚で全面に堆積さ
せる。次にこの上に下層配線（第１の導電パターン）と
なる金属層（下から順にＴｉ５００人、Ｐｔ５００Ａ、
Ａｕ４０００Ａ積層図では特に区別しない。）を、電子
ビーム蒸着法によって蒸着し、リフトオフ法によってパ
タニングを行う。この結果、下層配線１３ａ。

１３ｂが形成される。この上に第２の絶縁膜として、Ｓ
ｉＯ２膜１４をＣＶＤ法ニヨリ８０００人厚で全面に堆
積させる。この次に、フオレジスト１５を全面に塗布し
、所望のフォトレジストパターンを形成し、このフォト
レジストパターンをマスクにして第２の絶縁膜１４に対
してＲＩＥ（反応性イオンエツチング）を行い、下層配
線１３ａ。

１３ｂにそれぞれ通ずる接続孔Ａ、Ｂを開口した。

この工程では反応ガスとしてＣＦ４を用い、条件をパワ
ー２００Ｗ、ガス圧０．０７ｔｏｒｒとした。このとき
、下層配線１３ａに対しての接続孔Ａは、ＰＥＰ時のス
テッパ合わせずれによって幅ｇμｍだけずれて形成され
ている。下層配線１３ｂに対しての接続孔Ｂは規格どお
りに形成されている（第１図（ａ））。

次に、フォトレジスト１５が被覆された状態で、下層配
線１３ａ、ｂに対して第１図（ｂ）に示すようにＡｒイ
オン１６を照射してイオンミリングを行い、この下層配
線１３ａ、ｂの一部１７を飛散させて、接続孔底面内の
第１の絶縁膜１２上に再分布さ、せる。この結果、第１
の絶縁膜１２上及び接続孔Ａ側壁下部には金属膜１８ａ
が接続孔Ｂ側壁下部には金属膜１８ｂが付着した。イオ
ンミリングの条件は、圧力２　Ｘ　１０−’ｔｏｒｒ、
イオンの加速電圧５００Ｖ、イオン電流密度０．［ｉ　
〜１．５　ｍＡ／ｃｍ２である。この条件での下層配線
１３ａ。

１３ｂの最上層金属（Ａｕ）のスパッタレートは約６０
０人／ｍｉｎであり、４ｍ１ｎ程のイオンミリングを行
った。

次に、配線接続孔Ａ、Ｂを埋め込むため、Ｎｉの無電解
メツキ法を行った。すなわち、フォトレジスト１５が被
覆されたままの状態でメツキ液に所望時間浸漬して、接
続孔Ａ内及び接続孔Ｂ内にそれぞれ導電層としてＮｉを
成長させた（第１図（Ｃ〉）。次にフォトレジスト１５
をアッシングにより剥離したのち、上層配線（第２の導
電パターン）２０を形成した。この時上層の配線２０に
段線等はみられなかった。なお、前述した実施例ではイ
オンミリング法でＡｒイオンを用いたが、これに限らず
Ｎ等のイオンを用いてもよい。さらにＣＦ４やＣＨＦ３
のイオン化したものやクラスターイオンを用いてもよい
。さらに、接続孔の埋め込み方法として、Ｎｉの無電解
メツキ法を用いたが、これに限らずＣｕ、Ｐｔ、Ａｕ等
の無電解メツキ法及びＷ、ＡΩ、Ｃｕ等の選択ＣＶＤ法
等を用いてもよい。さらにまた、本発明の要旨を逸脱し
ない範囲で種々変形して実施することができる。

［発明の効果］以上述べたように、本発明によれば、第１の導電パター
ンと開口部とがずれて形成されて（１ても、この開口部
を完全に埋め込むことができ、半導体装置の信頼性は向
上する。

【図面の簡単な説明】

第１図は本発明による半導体装置の製造方法の一実施例
を示す工程断面図、第２図は従来の多層配線間の接続孔
の埋め込み工程を示す断面図である。１１．２１・・・基板、１２．２２・・・第１の絶縁膜
、１３ａ、ｂ、２３ａ、ｂ−・・下層配線、１４．２４
・・・第２の絶縁膜、１５．２５・・・フォトレジスト
、１６・・・Ａｒイオン、１７・・・下層配線の一部、
１８ａ、ｂ・・・金属膜、１，９ａ、ｂ＝・Ｎｉ層、２
０゜２７・・・上層配線、２５ａ、ｂ・・・金属、２８
・・・断切れ（断線）、Ａ、Ｂ・・・接続孔。

Claims

【特許請求の範囲】

（１）基体上に第１の導電パターンを形成する工程と、
この第１の導電パターンの表面及び前記基体の表面を絶
縁膜で被覆する工程と、この絶縁膜に開口部を形成し、
前記第１の導電パターンの表面の一部及び前記基体の表
面の一部を露出する工程と、前記露出した第１の導電パ
ターンに対してスパッタリングを行い、前記露出した基
体の表面を前記第１の導電パターンの材料と同じ材料の
膜で被覆する工程と、前記開口部を導電層で埋め込み、
第２の導電パターンを前記絶縁膜及び前記導電層上に形
成する工程とを有することを特徴とする半導体装置の製
造方法。
（２）基体と、この基体上に形成された第１の導電パタ
ーンと、この第１の導電パターンの表面及び前記基体の
表面を被覆して形成され、前記第１の導電パターンの表
面の一部及び前記基体の表面の一部を露出する開口部が
形成された絶縁膜と、前記基体の表面の露出部を第１導
電パターンの材料と同じ材料で被覆するように形成され
た薄膜と、前記開口部を埋め込む導電層と、この導電層
及び前記絶縁膜上に形成された第２の導電パターンとを
有することを特徴とする半導体装置。