KR950011984B1 - 텅스텐 플러그 제조방법 - Google Patents
텅스텐 플러그 제조방법 Download PDFInfo
- Publication number
- KR950011984B1 KR950011984B1 KR1019920022796A KR920022796A KR950011984B1 KR 950011984 B1 KR950011984 B1 KR 950011984B1 KR 1019920022796 A KR1019920022796 A KR 1019920022796A KR 920022796 A KR920022796 A KR 920022796A KR 950011984 B1 KR950011984 B1 KR 950011984B1
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten plug
- tungsten
- contact hole
- forming
- plug
- Prior art date
Links
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims abstract description 54
- 229910052721 tungsten Inorganic materials 0.000 title claims abstract description 54
- 239000010937 tungsten Substances 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 12
- 238000001465 metallisation Methods 0.000 claims abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 229910000838 Al alloy Inorganic materials 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000011109 contamination Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011534 incubation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
내용 없음.
Description
제1a도 내지 제1d도는 종래기술에 의해 깊이가 다른 콘텍홀에 각각의 텅스텐 플러그를 완전히 매립하는 단계를 도시한 단면도.
제2a도 내지 제2d도는 본 발명에 의해 깊이가 다른 콘택홀에 각각의 텅스텐 플러그를 완전히 매립하는 단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 필드 산화막
3 : 제1절연층 4 : 도전배선
5 : 제2절연층 6 : 제1감광막 패턴
7 : 제1콘택홀 8, 8A : 텅스텐 플러그
9 : 제2감광막 패턴 10 : 제2콘택홀
11 : 금속층 12 : 금속층
본 발명은 반도체 소자의 콘택홀에 텅스텐 플러그를 제조하는 방법에 관한 것으로, 특히 깊이가 다른 콘텍홀에 선택적으로 텅스텐 플러그를 형성하여 후공정의 금속 스텝 커버리지(step coverage)를 향상시킬 수 있는 텅스텐 플러그 제조방법에 관한것이다.
종래의 기술에서 깊이가 서로 다른 콘택홀에 텅스텐 플러그를 완전히 매립하는 방법을 제1a도 내지 제1d도를 참조하여 설명하기로 한다,
제1a도는 실리콘 기판(1)과 필드 산화막(2) 상부에 제1절연층(3)이 형성되고, 필드 산화막(2) 상부의 소정부분에 도전배선(4)이 형성되고, 전체적으로 제12절연층(5)가 형성된 구조에서 실리콘 기판(1)과 상기 도전배선(4)이 노출되는 콘택홀을 형성하고 균일한 텅스텐 플러그를 형성하기 위하여 먼저 실리콘 기판(1)이 노출되는 깊은 콘택홀을 형성하기 위해 콘택 마스크 용제 감광막 패턴(6)을 형성하고, 노출된 제2절연층(5)과 그 하부의 제1절연층(3)을 식각하여 깊은 제1콘택홀(7)을 형성한 상태의 단면도이다.
제1b도는 상기 제1감광막 패턴(6)을 제거한후 제1콘택홀(7)에 제1텅스텐 플러그(8)를 소정두께 형성한 단면도이다. 상기 제1텅스텐 플러그(8)가 채워지지 않은 제1콘택홀의 두께는 후에 형성하는 제2콘택홀의 깊이와 비슷하게 해야한다.
제1c도는 제1b도 공정후 콘택마스크용 제2감광막 패턴(9)을 형성하고 노출된 제2절연층(5)을 식각하여 도전배선(4)이 노출되는 제2콘택홀(10)을 형성한 단면도이다.
제1d도는 상기 제2감광막 패턴(9)을 제거한 다음, 제2텅스텐 플러그(11)를 제2콘택홀(7)과 제1콘택홀(10)에 형성한후, 전체구조 상부에 금속층(12)을 형성한 단면도이다.
상기한 종래기술은 제1콘택홀에 제1콘택홀 깊이의 절반정도의 두게로 텅스텐 플러그가 증착된 다음, 다시 그 상부에 제2텅스텐 플러그를 증착하므으로써 제1텅스텐 플러그의 두께는 제2콘택홀의 깊이를 고려해야 한다. 또한 콘택마스크용 제2감광막패턴 공정시 제1텅스텐 플러그 상부표면이 오염되므로써 제1콘택홀에서 제1텅스텐 플러그와 제2텅스텐 플러그간에 콘택저항이 증가되는 문제가 발생된다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제1콘택홀에 제1텅스텐 플러그를 형성하는 공정에서 제1콘택홀이 완전히 매립되도록한 제1콘택플러그를 형성하고, 제1텅스텐 플러그 상부표면을 화학적 처리하여 제2텅스텐 플러그를 형성하는 공정에서는 제1콘택홀에 노출된 제1텅스텐 플러그에는 텅스텐이 성장하지 않도록 하여 각각의 콘택홀에 개별적으로 텅스텐 플러그를 제조하는 방법을 제공하는데 그 목적이 있다.
이하, 첨부된 제2a도 내지 제2d도를 참조하여 본 발명을 상세히 설명하기로 한다.
제2a도는 상기한 제1a도와 동일한 도면으로써, 실리콘 기판(1)에 필드 산화막(2), 제1절연층(3), 도전배선(4), 제2절연층(5) 및 콘택마스크용 제1감광막 패턴(6)을 형성한후, 식각공정으로 실리콘 기판(1)이 노출된 제1콘택홀(7)을 형성한 단면도이다.
제2b도는 상기 제1감광막 패턴(6)을 제거한 다음, 제1콘택홀(7)에 선택금속 증착반응기를 이용하여 제1텅스텐 플러그(8A)를 형성한후, 제1텅스텐 플러그(8A)의 표면을 플라즈마 반응기에서 BC13/C12/HF/Ar화학처리를 30초 정도 실시한 단면도로써, 상기 제1텅스텐 플러그(8A)는 제1콘택홀(7)에 완전히 매립되도록 형성하며, 상기 텅스텐 플러그 대신 다른 금속, 예를들어 선택금속 증착방법에 의한 알루미늄 또는 알루미늄 합금을 사용한 금속 플러그의 제작도 가능하다.
제2c도는 제2b도 공정후 제2감광막 패턴(9)을 형성한 다음, 제2절연층(5)을 식각하여 도전배선(4)이 노출된 제2콘택홀(10)을 형성한 단면도이다.
제2d도는 상기 제2감광막 패턴(9)을 제거한후 제2콘택홀(10)에 선택금속 증착반응기를 이용하여 제2텅스텐 플러그(11)를 형성한 다음, 전체구조 상부에 금속층(12) 예를들어 알루미늄층을 형성하여 제1텅스텐 플러그(8A)와 제2텅스텐 플러그(11)를 통해 실리콘 기판(1)과 도전배선(4)에 각각 콘택시킨 단면도이다.
상기한 본 발명은 제1텅스텐 플러그를 형성한후, 화학처리함으로써 제2텅스텐 플러그를 형성할때 제1텅스텐 플러그 상부에는 텅스텐 성장 잠복기(incubation time)가 길어져 텅스텐이 성장되지 않는다.
본 발명에 의하면 모든 콘택홀에 금속을 선택적으로 완전히 매립함으로써, 후공정인 금속층을 증착하게 되면 층덮힘이 매우 우수하여 초고집적 소자에 이용될수 있다.
Claims (3)
- 깊이가 다른 콘택홀에 텅스텐 플러그를 완전히 매립하고, 층덮힘이 좋은 금속층을 형성하기 위하여, 깊이가 깊은 제1콘택홀을 제1감광막 패턴을 이용하여 먼저 형성하고, 텅스텐을 선택적으로 금속 증착반응기를 이용하여 제1콘택홀에 완전히 매립한 제1텅스텐 플러그를 형성하는 단계와, 상기 제1텅스텐 플러그의 상부 표면을 플라즈마 반응기에서 화학처리하여 제2텅스텐 플러그 형성시 제1텅스텐 플러그 상부에는 텅스텐이 성장하지 못하게 하는 단계와, 깊이가 낮은 제2콘택홀을 제2감광막 패턴을 이용하여 형성한 다음, 제2콘택홀에 선택적 금속 증착반응기를 이용하여 텅스텐을 완전히 매립한 제2텅스텐 플러그를 형성하는 단계를 포함하는 텅스텐 플러그 형성방법.
- 제1항에 있어서, 상기 플라즈마 반응기에서 화학처리하는 것은 BC13/C12/ HF/ Ar가스를 이용하고, 30초 정도 실시하는 것을 특징으로 하는 텅스텐 플러그 형성방법.
- 제1항에 있어서, 상기 제1 및 제2텅스텐 플러그 대신 알루미늄 또는 알루미늄 합금 플러그로 형성하는 것을 포함하는 것을 특징으로 하는 텅스텐 플러그 형성방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920022796A KR950011984B1 (ko) | 1992-11-30 | 1992-11-30 | 텅스텐 플러그 제조방법 |
| JP5295673A JPH0831430B2 (ja) | 1992-11-30 | 1993-11-25 | タングステンプラグ製造方法 |
| US08/538,466 US5633201A (en) | 1992-11-30 | 1995-10-03 | Method for forming tungsten plugs in contact holes of a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920022796A KR950011984B1 (ko) | 1992-11-30 | 1992-11-30 | 텅스텐 플러그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940012503A KR940012503A (ko) | 1994-06-23 |
| KR950011984B1 true KR950011984B1 (ko) | 1995-10-13 |
Family
ID=19344266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920022796A KR950011984B1 (ko) | 1992-11-30 | 1992-11-30 | 텅스텐 플러그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0831430B2 (ko) |
| KR (1) | KR950011984B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100375230B1 (ko) * | 2000-12-20 | 2003-03-08 | 삼성전자주식회사 | 매끄러운 텅스텐 표면을 갖는 반도체 장치의 배선 제조방법 |
| KR100470390B1 (ko) * | 2002-06-29 | 2005-02-07 | 주식회사 하이닉스반도체 | 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법 |
-
1992
- 1992-11-30 KR KR1019920022796A patent/KR950011984B1/ko not_active IP Right Cessation
-
1993
- 1993-11-25 JP JP5295673A patent/JPH0831430B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR940012503A (ko) | 1994-06-23 |
| JPH06326053A (ja) | 1994-11-25 |
| JPH0831430B2 (ja) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5633201A (en) | Method for forming tungsten plugs in contact holes of a semiconductor device | |
| JP2003060035A (ja) | デュアルダマシン配線形成方法 | |
| US5459100A (en) | Method for forming metal wiring of semiconductor device | |
| JP2959758B2 (ja) | コンタクトホール内の導電性プラグ形成方法 | |
| KR950012918B1 (ko) | 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법 | |
| JPH08335634A (ja) | 半導体装置の製造方法 | |
| KR950010858B1 (ko) | 반도체 소자의 금속콘택 형성방법 | |
| KR950011984B1 (ko) | 텅스텐 플러그 제조방법 | |
| KR0137579B1 (ko) | 반도체 소자의 플러그 형성방법 | |
| KR0137978B1 (ko) | 반도체 소자 제조방법 | |
| US5990003A (en) | Method of fabricating a semiconductor device | |
| KR940011732B1 (ko) | 반도체장치의 제조방법 | |
| KR100379551B1 (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법 | |
| KR940009598B1 (ko) | 금속접착층을 이용한 텅스텐 선택증착방법 | |
| KR100367694B1 (ko) | 반도체소자의콘택제조방법 | |
| KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| KR960010064B1 (ko) | 콘택홀에 선택적인 금속층 형성방법 | |
| JPH0438875A (ja) | 半導体装置およびその製造方法 | |
| KR0134108B1 (ko) | 반도체 소자의 제조방법 | |
| KR100607816B1 (ko) | 반도체 소자의 이중 구조의 다마신 패턴 형성 방법 | |
| KR100423065B1 (ko) | 반도체소자의키-홀발생방지방법 | |
| KR100390941B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR100222125B1 (ko) | 텅스텐 플러그 형성방법 | |
| KR20000003647A (ko) | 반도체 소자의 소자분리절연막 형성방법 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110923 Year of fee payment: 17 |
|
| EXPY | Expiration of term |