JPH0438875A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的〕 （産業上の利用分野） 本発明は、半導体装置およびその製造方法に関し、特に
コンタクトホールの埋め込み技術に関する。

（従来の技術） 従来、下層の導電層と上層の導電層とのコンタクトをと
る場合には、下層の導電層上の絶縁膜にコンタクトホー
ルと呼ばれる開孔部を形成し、このコンタクトホールの
側壁と底とを覆うようにＡｇ　（アルミニウム）をスパ
ッタリングにより蒸着していた。これは下層の拡散層と
導電層とのコンタクトをとる場合にも同様である。しか
し、高集積化に伴なう素子の微細化により、コンタクト
ホール径が小さくなり、アスペクト比（コンタクトホー
ル径に対するコンタクトホール深さの比）が高くなって
きている。アスペクト比か高くなると、コンタクトホー
ルの側壁および底の部分にＡｇが十分に蒸着しないうち
に、コンタクトホールの上方が１で塞がれてしまい、コ
ンタクトホール内にボイドと呼ばれる丸穴ができてしま
い、十分なカバレッジが得られない。特に、コンタクト
ホールの側壁および底の部分には、ＡＩが僅かしか蒸着
していないため、Ａ、Ｑ配線の断線を招き易く、信頼性
を損なうものとなっている。このことから、コンタクト
ホール埋め込み技術が検討されるに至った。コンタクト
ホールの埋め込みには、通常、減圧ＣＶ　Ｄ　（Ｃｈｅ
ｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ　）法
による膜堆積が用いられ、その方法には、選択成長法と
ブランケット法とがある。また、材料としては、ポリシ
リコンまたはタングステンが広く用いられる。しかしな
がら選択成長法は、Ｐ型ンリコン、Ｎ型シリコン、ンリ
サイド、ＡＪなと゛のさまざまな下地材料に対し、選択
成長させる条件を整えることが難しく、また、長時間選
択性が維持できず、深いコンタクトホールが埋め込めな
い下地が／リフンである場合にシリコンを侵食するなど
の問題かある。

次に、ブランケット法について第３図を参照して説明す
る。

まず、同図（ａ）に示すように、拡散層４１の形成され
た半導体基板４２上に、絶縁膜４３を堆積した後、選択
的にエツチングすることによりコンタクホールを形成し
、減圧ＣＶ　Ｄ法によりこのコンタクトホールを埋め込
むのに十分な膜厚のタングステン４４を堆積する。

次に、同図（ｂ）に示すように、このタングステン４４
の表面部をエツチングすることにより、コンタクトホー
ル内部にのみタングステン４４を残す。これて、タング
ステン４４によるコンタクトホールの埋め込みが完成す
る。しかしながら、タングステンは、膜応力が非常に強
いためコンタクトホールを埋め込むのに十分な膜厚を堆
積すると膜剥れを生してしまう。また、タングステンの
替わりにポリシリコンを用いた場合には、ポリシリコン
の固有抵抗が高く、コンタクト抵抗を低抵抗に抑えるこ
とは極めて難しい。また、ポリシリコンの導電率を高め
るためにイオン注入する際には、下地膜の導電型と注入
イオンの導電型とを合わせる必要もある。

（発明が解決しようとする課題） 本発明は、上記のような従来技術の問題点に鑑みなされ
たもので、その目的は、コンタクポールの深さや下地材
料に影響されず、低コンタクト抵抗を実現し、かつ、膜
応力にょる膜剥れを抑制し高信頼性のコンタクトを実現
することにある。

［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、本発明による半導体装置は
、コンタクトホールの側壁と前記コンタクトホールの底
面とを覆い、少なくとも１つの導電材料からなる第１の
導電膜と、この第１の導電膜で覆われたコンタクトポー
ルの内部に埋め込まれた第２の材料と、前記第１の導電
膜と前記第２の材料とで埋め込まれたコンタクトホール
上に形成された第３の導電膜とを有することを特徴とす
る。

また、本発明による半導体装置の製造方法は、導電層上
に形成された絶縁膜にコンタクトホールを形成する工程
と、少なくともコンタクトホール内部が残るように前記
コンタクトホールの側壁の絶縁膜と前記コンタクトホー
ルの底面の導電層とを少なくとも１つの導電材料からな
る第１の導電膜で覆う工程と、前記第１の導電膜を、前
記コンタクトホールの側壁と前記コンタクトホールの底
面とにのみ残して除去する工程と、前記絶縁膜上と、前
記第１の導電膜で覆われた前記コンタクトホールの側壁
と前記コンタクトホールの底面とに第２の材料を形成し
、前記コンタクトホール内部を埋め込む工程と、前記コ
ンタクトホールの内部以外に形成された第２の材料を除
去する工程と、前記絶縁膜上と前記第１の導電膜上と前
記第２の材料上とに第３の導電膜を形成する工程とを具
備すること、あるいは、導電層上に形成された絶縁膜に
コンタクトホールを形成する工程と、少なくともコンタ
クトホール内部か残るように前記コンタクトホールの側
壁の絶縁膜と前記コンタクトホールの底面の導電層とを
少なくとも１つの導電＋ａ料からなる第１の導電膜で覆
う工程と、前記第１の導電膜で覆われた前記コンタクト
ホールの側壁と前記コンタクトホールの底面とに第２の
材料を形成し、前記コンタクトホール内部を埋め込む工
程と、前記コンタクトホールの内部以外に形成された第
２の材料を除去する工程と、前記コンタクトホールの内
部以外に形成された第１の導電膜を除去する工程と、前
記絶縁膜上と前記第１の導電膜上と前記第２の材料上と
に第３の導電膜を形成する工程とを具備することを特徴
とする。

（作用） 上記のような半導体装置およびその製造法においては、
第１の導電膜で覆われたコンタクトホールの内部を膜応
力の低い第２の材料で埋め込んているため、膜剥れを生
しることがない。また、第１の導電膜としては、主に金
属を用いるので、低コンタクト抵抗が得られる。また、
第１の導電膜及び第２の材料の形成に際し、下地材料に
対する選択性を考慮する必要がない。

（実施例） 以下、図面を参照して本発明に係る半導体装置およびそ
の製造方法について説明する。

まず、本発明に係る半導体装置の製造方法の第１の実施
例と本発明に係る半導体装置について説明する。

第１図（ａ）に示すように、導電層である拡散層１の形
成された半導体基板２上に、絶縁膜３を堆積した後、選
択的にエツチングすることによりコンタクホールを形成
する。そして、ＤＣマグネトロンスパッタリングにより
、絶縁膜３上とコンタクトホール内部とに厚さ５００人
のチタン４を堆積し、さらに、厚さ１０００人の窒化チ
タン５を堆積する。このチタン４と窒化チタン５とは、
半導体基板２とこの後に形成されるタングステンとの固
相反応を抑制するためのバリア層として用いている。こ
の後、減圧ＣＶＤ法により、タングステン６を厚さ２０
００人堆積する。ここでは、これらチタン４と窒化チタ
ン５とタングステン６とが第１の導電膜を形成している
。

次に、同図（ｂ）に示すように、平坦性に優れたフォト
レジストを塗布し、現像液を用いてコンタクトホール内
部にのみフォトレジスト７を残こす。

次に、同図（Ｃ）に示すように、薬液によりコンタクト
ホール以外の部分の第１の導電膜すなわちタングステン
６、窒化チタン５．チタン４を除去した後、フォトレジ
スト７を除去する。

次に、同図（ｄ）に示すように、第２の材料であるボリ
ンリコン８を減圧ＣＶＤ法により厚さ６０００人堆積す
る。続いて、ＣＤ　Ｅ　（ＣｈｅｍｉｃａｌＤｒｙ　Ｅ
ｔｃｈｉｎｇ）を用いてタングステン６が形成されたコ
ンタクトホール内部以外の部分のポリンリコンをエツチ
ングする。

次に、同図（ｅ）に示すように、ＤＣマグネトロンスパ
ッタリングによりチタン９と窒化チタン１０とを堆積し
、さらに、ＤＣマグネトロンスパッタリングによりシリ
コンと銅とを含有するＡｌ１層１１を堆積した。このチ
タン９が第３の導電膜である。

最後に、フォトリソグラフィー技術とＲＩＥ（Ｒｅａｃ
ｔｉｖｅ　ｉｏｎ　Ｅｔｃｈｉｎｇ）により、シリコン
と銅とを含有するＡρ１１．窒化チタン１０．チタン９
の３層膜をパターニングし、所望の配線パターンが形成
される。

以上の工程により、コンタクトホール内部が第１の導電
膜と第２の材料と埋め込まれた構造の半導体装置が得ら
れる。

次に、第２図を用いて、本発明に係る半導体装置の製造
方法の第２の実施例を説明する。

第２図（ａ）に示すように、拡散層２１の形成された半
導体基板２２上に、絶縁膜２３を堆積した後、選択的に
エツチングすることによりコンタクホールを形成する。

そして、ＤＣマグネトロンスパッタリングにより、絶縁
膜２３上とコンタクトホール内部とに厚さ５００人のチ
タン２４を堆積し、さらに、厚さ１０００人の窒化チタ
ン２５を堆積する。

この後、減圧ＣＶＤ法により、厚さ２０００人のタング
ステン２６を堆積する。ここでは、これらチタン２４と
窒化チタン２５とタングステン２６とが第１の導電膜を
形成している。

次に、同図（ｂ）に示すように、減圧ＣＶＤ法により全
面に第２の材料であるポリシリコン２７を厚さ６０００
人堆積する。

次に、同図（Ｃ）に示すように、ＣＤＥにより、第２の
材料であるポリシリコン２７をコンタクトホール内部に
のみ残してエツチング除去する。

次に、同図（ｄ）に示すように、薬液によりコンタクト
ホール側壁・底部以外の第１の導電膜すなわちタングス
テン、窒化チタン、チタンを除去する。

次に、同図＜ｅ＞に示すように、ＤＣマグネトロンスパ
ッタリングによりチタン２８と窒化チタン２９とを堆積
し、さらに、ＤＣマグネトロンスパッタリングによりシ
リコンと銅とを含有するＡＮ３０を堆積した。

最後に、フォトリソグラフィー技術とＲＩＥにより、シ
リコンと銅とを含有するＡｌ３０．窒化チタン２９．チ
タン２８の３層膜をバターニングし、所望の配線パター
ンが形成される。

本実施例の半導体装置では、タングステンで覆われたコ
ンタクトホールの内部に埋め込む第２の材料として不純
物を含まないポリシリコンを用いた。このポリシリコン
は導電性を持たないか、コンタクトホールの側壁および
底面はタングステンで覆われており、このタングステン
で下地の導電層とのコンタクトを十分にとることができ
る。

なお、第１の導電膜で覆われたコンタクトホールの内部
に埋ぬ込む第２の材料としては、ＬＰＤ　（Ｌｅｑｕｉ
ｄ　Ｐｈａｓｅ　Ｄｅｐｏｓｉｔｉｏｎ　）法や５ＯＧ
（ＳｐＩｎ　Ｏｎ　Ｇｒａｓｓ　）法によって形成され
る５ｉ０２膜を用いてもよい。また、第２の材料は、燐
・ボロン・ひ素などのうち１つの元素を含むシリコン酸
化物であってもよい。このように第２の材料にはさまざ
まなものを使用することができるが、膜応力による膜剥
れを防ぐために、第２の材料としては、膜応力の低い材
料を用いることが有効である。

さらに、第１の導電膜は、タングステンに限られるもの
ではない。たたし、下層の導電層とのコンタクトを完全
にとるために、堆積の際にカバレッジ（被覆性）に問題
のない材料を用いることが必要である。

なお、上記実施例においては、半導体基板に形成された
拡散層とその上層の配線とのコンタクトをとる場合の埋
め込みについて述べた。しかし、下層の配線と上層の配
線とのコンタクトをとるためのいわゆるヴイア孔（〜１
ａ−ｈｏｌｅ）の埋め込みについても本発明を適用する
ことができる。

［発明の効果］ 以上、説明したように、本発明の半導体装置およびその
製造方法によれば、コンタクホールの深さや下地材料に
影響されない、低コンタクト抵抗を実現し、かつ、膜応
力による膜剥れを抑制し高信頼性のコンタクトを得るこ
とが可能である。

【図面の簡単な説明】

第１図は、本発明に係る半導体装置の製造方法の第１の
実施例と本発明の半導体装置を説明するための断面図、
第２図は、本発明に係る半導体装置の製造方法の第２の
実施例を説明するための断面図、第３図は、従来技術で
あるブランケット法を説明するための断面図である。

Claims (3)

【特許請求の範囲】
1. （１）コンタクトホールの側壁と前記コンタクトホール
   の底面とを覆い、少なくとも１つの導電材料からなる第
   １の導電膜と、 この第１の導電膜で覆われたコンタクトホールの内部に
   埋め込まれた第２の材料と、 前記第１の導電膜と前記第２の材料とで埋め込まれたコ
   ンタクトホール上に形成された第３の導電膜とを有する
   ことを特徴とする半導体装置。
2. （２）導電層上に形成された絶縁膜にコンタクトホール
   を形成する工程と、 少なくともコンタクトホール内部が残るように前記コン
   タクトホールの側壁の絶縁膜と前記コンタクトホールの
   底面の導電層とを少なくとも１つの導電材料からなる第
   １の導電膜で覆う工程と、前記第１の導電膜を、前記コ
   ンタクトホールの側壁と前記コンタクトホールの底面と
   にのみ残して除去する工程と、 前記絶縁膜上と、前記第１の導電膜で覆われた前記コン
   タクトホールの側壁と前記コンタクトホールの底面とに
   第２の材料を形成し、前記コンタクトホール内部を埋め
   込む工程と、 前記コンタクトホールの内部以外に形成された第２の材
   料を除去する工程と、 前記絶縁膜上と前記第１の導電膜上と前記第２の材料上
   とに第３の導電膜を形成する工程とを具備することを特
   徴とする半導体装置の製造方法。
3. （３）導電層上に形成された絶縁膜にコンタクトホール
   を形成する工程と、 少なくともコンタクトホール内部が残るように前記コン
   タクトホールの側壁の絶縁膜と前記コンタクトホールの
   底面の導電層とを少なくとも１つの導電材料からなる第
   １の導電膜で覆う工程と、前記第１の導電膜で覆われた
   前記コンタクトホールの側壁と前記コンタクトホールの
   底面とに第２の材料を形成し、前記コンタクトホール内
   部を埋め込む工程と、 前記コンタクトホールの内部以外に形成された第２の材
   料を除去する工程と、 前記コンタクトホールの内部以外に形成された第１の導
   電膜を除去する工程と、 前記絶縁膜上と前記第１の導電膜上と前記第２の材料上
   とに第３の導電膜を形成する工程とを具備することを特
   徴とする半導体装置の製造方法。