JP3190715B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3190715B2 JP3190715B2 JP30686791A JP30686791A JP3190715B2 JP 3190715 B2 JP3190715 B2 JP 3190715B2 JP 30686791 A JP30686791 A JP 30686791A JP 30686791 A JP30686791 A JP 30686791A JP 3190715 B2 JP3190715 B2 JP 3190715B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- contact hole
- diffusion layer
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、特に半導体基板上に形成された高濃度
不純物領域とその上部の金属配線とを電気接続するため
の、コンタクト孔を高融点金属にて充填してなるコンタ
クト構造(以下、埋め込みコンタクトと記す)を有する
半導体装置とその製造方法に関する。
製造方法に関し、特に半導体基板上に形成された高濃度
不純物領域とその上部の金属配線とを電気接続するため
の、コンタクト孔を高融点金属にて充填してなるコンタ
クト構造(以下、埋め込みコンタクトと記す)を有する
半導体装置とその製造方法に関する。
【0002】
【従来の技術】近年、半導体装置の高集積化に伴います
ます素子の微細化が要求されている。そのため、コンタ
クト孔も微細化され、コンタクト孔の径に対するコンタ
クト孔の高さの比(アスペクト比)が1を越えるように
なってきており、その結果、従来のスパッタ法による金
属配線の形成方法では、コンタクト孔の側壁部に成膜が
出来ず電気的に接続出来ないという問題が生じはじめて
いる。この問題に対する一つの解決手段として選択CV
D法により高融点金属をコンタクト孔内に埋め込むとい
う技術が提案されている。
ます素子の微細化が要求されている。そのため、コンタ
クト孔も微細化され、コンタクト孔の径に対するコンタ
クト孔の高さの比(アスペクト比)が1を越えるように
なってきており、その結果、従来のスパッタ法による金
属配線の形成方法では、コンタクト孔の側壁部に成膜が
出来ず電気的に接続出来ないという問題が生じはじめて
いる。この問題に対する一つの解決手段として選択CV
D法により高融点金属をコンタクト孔内に埋め込むとい
う技術が提案されている。
【0003】図4の(a)は、この選択CVD法による
従来の埋め込みコンタクト構造を示す断面図である。こ
のコンタクト構造は次のように形成される。p型半導体
基板1上に選択的にフィールド酸化膜2を形成し、この
フィールド酸化膜2によって囲まれた領域内に第1のn
+ 型拡散層3を形成した後、全面を層間酸化膜4にて被
覆する。
従来の埋め込みコンタクト構造を示す断面図である。こ
のコンタクト構造は次のように形成される。p型半導体
基板1上に選択的にフィールド酸化膜2を形成し、この
フィールド酸化膜2によって囲まれた領域内に第1のn
+ 型拡散層3を形成した後、全面を層間酸化膜4にて被
覆する。
【0004】層間酸化膜4に選択的エッチングを施して
コンタクト孔を開口した後、リン(P)のイオン注入に
より第2のn+ 型拡散層6を形成する。
コンタクト孔を開口した後、リン(P)のイオン注入に
より第2のn+ 型拡散層6を形成する。
【0005】その後、六フッ化タングステン(WF6 )
を反応ガスとして用い、基板のシリコンとの還元反応に
よりタングステンをコンタクト孔内に選択的に成長さ
せ、タングステン層9による埋め込みコンタクトを形成
する。このとき、基板のシリコンが還元反応により消費
され、タングステンが食い込むため、コンタクト孔部に
露出したシリコン基板表面は他の部分よりも後退する。
次に、アルミニウムの蒸着とフォトエッチングによりA
l配線層10を形成する。
を反応ガスとして用い、基板のシリコンとの還元反応に
よりタングステンをコンタクト孔内に選択的に成長さ
せ、タングステン層9による埋め込みコンタクトを形成
する。このとき、基板のシリコンが還元反応により消費
され、タングステンが食い込むため、コンタクト孔部に
露出したシリコン基板表面は他の部分よりも後退する。
次に、アルミニウムの蒸着とフォトエッチングによりA
l配線層10を形成する。
【0006】
【発明が解決しようとする課題】上述した従来法による
埋め込みコンタクトでは、素子寸法が微細化した場合、
図4の(b)に示すように、コンタクト端とフィールド
酸化膜2との距離が短くなったり、あるいは完全に重な
ってしまったりするため、フィールド酸化膜2のバーズ
・ビーク上にコンタクトを開口してしまうことがある。
その場合、このバーズ・ビーク上に開口された部分では
第1のn+ 型拡散層3は存在せず、かつコンタクト開口
後に形成された第2のn+ 型拡散層6にコンタクト孔端
部に対するマージンがほとんど存在しないため、選択C
VD法によりタングステンを成長させる際にタングステ
ンがn+ 型拡散層6を越えてp型シリコン基板に食い込
んでしまう。その結果、p型シリコン基板とn+ 型拡散
層との間が短絡状態となり、大きな接合リーク電流が流
れるという問題が起こる。
埋め込みコンタクトでは、素子寸法が微細化した場合、
図4の(b)に示すように、コンタクト端とフィールド
酸化膜2との距離が短くなったり、あるいは完全に重な
ってしまったりするため、フィールド酸化膜2のバーズ
・ビーク上にコンタクトを開口してしまうことがある。
その場合、このバーズ・ビーク上に開口された部分では
第1のn+ 型拡散層3は存在せず、かつコンタクト開口
後に形成された第2のn+ 型拡散層6にコンタクト孔端
部に対するマージンがほとんど存在しないため、選択C
VD法によりタングステンを成長させる際にタングステ
ンがn+ 型拡散層6を越えてp型シリコン基板に食い込
んでしまう。その結果、p型シリコン基板とn+ 型拡散
層との間が短絡状態となり、大きな接合リーク電流が流
れるという問題が起こる。
【0007】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、第1導電型の半導体基板の表面領域内に第2
導電型の第1の拡散層を形成する工程と、前記半導体基
板上に絶縁膜を形成する工程と、前記絶縁膜上にコンタ
クト孔を開口して前記第1の拡散層の少なくも一部の表
面を露出させる工程と、前記絶縁膜をマスクに前記半導
体基板の表面領域内に不純物を導入して、前記コンタク
ト孔下に第2導電型の第2の拡散層を形成する工程と、
前記コンタクト孔の内壁に絶縁層を形成する工程と、選
択成長法により、前記コンタクト孔の、前記絶縁層の内
側部分に高融点金属層を形成する工程と、前記高融点金
属層と接続され、前記絶縁膜上を延在する配線層を形成
する工程と、を具備している。
造方法は、第1導電型の半導体基板の表面領域内に第2
導電型の第1の拡散層を形成する工程と、前記半導体基
板上に絶縁膜を形成する工程と、前記絶縁膜上にコンタ
クト孔を開口して前記第1の拡散層の少なくも一部の表
面を露出させる工程と、前記絶縁膜をマスクに前記半導
体基板の表面領域内に不純物を導入して、前記コンタク
ト孔下に第2導電型の第2の拡散層を形成する工程と、
前記コンタクト孔の内壁に絶縁層を形成する工程と、選
択成長法により、前記コンタクト孔の、前記絶縁層の内
側部分に高融点金属層を形成する工程と、前記高融点金
属層と接続され、前記絶縁膜上を延在する配線層を形成
する工程と、を具備している。
【0008】
【0009】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1は、本発明の第1の実施例を示す縦断
面図であり、図2の(a)〜(c)は、その製造工程段
階を示す工程断面図である。
て説明する。図1は、本発明の第1の実施例を示す縦断
面図であり、図2の(a)〜(c)は、その製造工程段
階を示す工程断面図である。
【0010】まず、図2の(a)に示すように、p型シ
リコン基板1上にロコス(LOCOS)酸化法によりフ
ィールド酸化膜2を形成し、その後ヒ素(As)を、加
速エネルギー:70keV、ドーズ量:5×1015cm-2
でイオン注入して第1のn+型拡散層3を形成する。続
いて、CVD法により全面に層間酸化膜4を形成する。
リコン基板1上にロコス(LOCOS)酸化法によりフ
ィールド酸化膜2を形成し、その後ヒ素(As)を、加
速エネルギー:70keV、ドーズ量:5×1015cm-2
でイオン注入して第1のn+型拡散層3を形成する。続
いて、CVD法により全面に層間酸化膜4を形成する。
【0011】次に、図2の(b)に示すように、フォト
エッチング法により層間酸化膜4を選択的に除去してコ
ンタクト孔5を開口する[図2の(b)は、フィールド
酸化膜2のバーズ・ビーク上に開口した場合を図示して
いる]。その後、リン(P)を加速エネルギー:70k
eV、ドーズ量:1×1015cm-2でイオン注入し、コン
タクト孔底部に第2のn+ 型拡散層6を形成する。
エッチング法により層間酸化膜4を選択的に除去してコ
ンタクト孔5を開口する[図2の(b)は、フィールド
酸化膜2のバーズ・ビーク上に開口した場合を図示して
いる]。その後、リン(P)を加速エネルギー:70k
eV、ドーズ量:1×1015cm-2でイオン注入し、コン
タクト孔底部に第2のn+ 型拡散層6を形成する。
【0012】次に、図2の(c)に示すように、酸化膜
をコンタクト孔5内および層間酸化膜2上に平坦部での
膜厚が2000Å程度となるように形成し、その後、異
方性エッチングによりサイドウォールとしてコンタクト
孔の側壁にのみ酸化膜7を残す。これにより、第2のn
+ 型拡散層6と基板との接合部からタングステン層の端
部までの距離を2000Å程度増加させることができ
る。その後、リンを加速エネルギー:100keV、ド
ーズ量:5×1015cm-2でイオン注入し第3のn+ 型拡
散層8を形成する。
をコンタクト孔5内および層間酸化膜2上に平坦部での
膜厚が2000Å程度となるように形成し、その後、異
方性エッチングによりサイドウォールとしてコンタクト
孔の側壁にのみ酸化膜7を残す。これにより、第2のn
+ 型拡散層6と基板との接合部からタングステン層の端
部までの距離を2000Å程度増加させることができ
る。その後、リンを加速エネルギー:100keV、ド
ーズ量:5×1015cm-2でイオン注入し第3のn+ 型拡
散層8を形成する。
【0013】次に、選択CVD法によりタングステンを
コンタクト孔内に充填してタングステン層9を形成し、
その後アルミニウムの蒸着とフォトエッチングによりA
l配線層10を形成すれば図1に示す本実施例装置が得
られる。
コンタクト孔内に充填してタングステン層9を形成し、
その後アルミニウムの蒸着とフォトエッチングによりA
l配線層10を形成すれば図1に示す本実施例装置が得
られる。
【0014】図3は本発明の第2の実施例を示す断面図
である。本実施例では、第1の実施例と同様にコンタク
ト孔内にタングステン層9を形成したのち、スパッタ法
により、窒化チタン(TiN)層11aを1000Å厚
に、その上にアルミニウム層11bを8000Å厚に、
それぞれ被着し、フォトエッチング法により窒化チタン
層とアルミニウム層から構成される積層配線層11を形
成する。
である。本実施例では、第1の実施例と同様にコンタク
ト孔内にタングステン層9を形成したのち、スパッタ法
により、窒化チタン(TiN)層11aを1000Å厚
に、その上にアルミニウム層11bを8000Å厚に、
それぞれ被着し、フォトエッチング法により窒化チタン
層とアルミニウム層から構成される積層配線層11を形
成する。
【0015】本実施例では、この窒化チタン層11aの
存在により、コンタクト孔内部へのアルミニウムの拡散
を防止することができ、また配線のストレス・マイグレ
ーション耐性を向上させることができる。
存在により、コンタクト孔内部へのアルミニウムの拡散
を防止することができ、また配線のストレス・マイグレ
ーション耐性を向上させることができる。
【0016】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるものではなく種々の
変更が可能である。例えば、第3のn+ 型拡散層8の形
成工程は適宜省略することができる。
本発明はこれら実施例に限定されるものではなく種々の
変更が可能である。例えば、第3のn+ 型拡散層8の形
成工程は適宜省略することができる。
【0017】
【発明の効果】以上説明したように、本発明による埋め
込みコンタクト構造は、コンタクト孔を介して拡散層を
形成し、コンタクト孔内壁にサイドウォールを設けた後
にその内側に高融点金属を埋め込んだものであるので、
本発明によれば、埋め込み金属層の端部から拡散層の接
合部までの距離を大きくとることができる。従って、本
発明によれば、高融点金属を成長させる際に、高融点金
属がシリコン基板に食い込んでもこれが拡散層の接合部
にまで到達することがなくなり、接合リーク電流の増大
を防止することができる。
込みコンタクト構造は、コンタクト孔を介して拡散層を
形成し、コンタクト孔内壁にサイドウォールを設けた後
にその内側に高融点金属を埋め込んだものであるので、
本発明によれば、埋め込み金属層の端部から拡散層の接
合部までの距離を大きくとることができる。従って、本
発明によれば、高融点金属を成長させる際に、高融点金
属がシリコン基板に食い込んでもこれが拡散層の接合部
にまで到達することがなくなり、接合リーク電流の増大
を防止することができる。
【図1】 本発明の第1の実施例を示す断面図。
【図2】 本発明の第1の実施例の製造方法を説明する
ための工程断面図。
ための工程断面図。
【図3】 本発明の第2の実施例を示す断面図。
【図4】 従来例の断面図。
1 p型シリコン基板 2 フィールド酸化膜 3 第1のn+ 型拡散層 4 層間酸化膜 5 コンタクト孔 6 第2のn+ 型拡散層 7 酸化膜 8 第3のn+ 型拡散層 9 タングステン層 10 Al配線層 11 積層配線層 11a 窒化チタン層 11b アルミニウム層
Claims (1)
- 【請求項1】 第1導電型の半導体基板の表面領域内に
第2導電型の第1の拡散層を形成する工程と、 前記半導体基板上に絶縁膜を形成する工程と、 前記絶縁膜上にコンタクト孔を開口して前記第1の拡散
層の少なくも一部の表面を露出させる工程と、 前記絶縁膜をマスクに前記半導体基板の表面領域内に不
純物を導入して、前記コンタクト孔下に第2導電型の第
2の拡散層を形成する工程と、 前記コンタクト孔の内壁に絶縁層を形成する工程と、選
択成長法により、前記コンタクト孔の、前記絶縁層の内
側部分に高融点金属層を形成する工程と、 前記高融点金属層と接続され、前記絶縁膜上を延在する
配線層を形成する工程と、 を具備する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30686791A JP3190715B2 (ja) | 1991-10-25 | 1991-10-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30686791A JP3190715B2 (ja) | 1991-10-25 | 1991-10-25 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05121355A JPH05121355A (ja) | 1993-05-18 |
JP3190715B2 true JP3190715B2 (ja) | 2001-07-23 |
Family
ID=17962211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30686791A Expired - Fee Related JP3190715B2 (ja) | 1991-10-25 | 1991-10-25 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3190715B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7985986B2 (en) * | 2008-07-31 | 2011-07-26 | Cree, Inc. | Normally-off semiconductor devices |
-
1991
- 1991-10-25 JP JP30686791A patent/JP3190715B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05121355A (ja) | 1993-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4538344A (en) | Method of forming electrode/wiring layer | |
EP0475607B1 (en) | Method of producing semiconductor device including Schottky barrier diode | |
JPH07130682A (ja) | 半導体装置の製造方法 | |
JP3190715B2 (ja) | 半導体装置およびその製造方法 | |
JP2828438B2 (ja) | 半導体素子のポリサイド層形成方法 | |
US6239015B1 (en) | Semiconductor device having polysilicon interconnections and method of making same | |
JPS58215055A (ja) | 半導体集積回路装置 | |
JPH03191518A (ja) | 半導体装置およびその製造方法 | |
JPH05175206A (ja) | 半導体装置とその製造方法 | |
JPH06291178A (ja) | 半導体装置の製造方法 | |
JP2982510B2 (ja) | 半導体装置及びその製造方法 | |
JPH10106973A (ja) | 半導体装置およびその製造方法 | |
JP2000260780A (ja) | 半導体装置およびその製造方法 | |
JPH11297709A (ja) | 半導体装置 | |
JPH0521719A (ja) | 半導体集積回路装置 | |
JPH06252090A (ja) | 半導体装置及びその製造方法 | |
JPH04209526A (ja) | 半導体装置の製造方法 | |
JPH0365654B2 (ja) | ||
JPH11135629A (ja) | 半導体デバイスの配線構造並びにその形成方法 | |
JPH05218209A (ja) | 半導体装置及びその製造方法 | |
JPH0575083A (ja) | 半導体装置及びその製造方法 | |
JPH06224310A (ja) | 半導体装置の製造方法 | |
JPS5919374A (ja) | 半導体装置の製造方法 | |
JP2001028450A (ja) | 半導体装置及びその製造方法 | |
JPH04350928A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |