JP2982510B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2982510B2 JP2982510B2 JP22908892A JP22908892A JP2982510B2 JP 2982510 B2 JP2982510 B2 JP 2982510B2 JP 22908892 A JP22908892 A JP 22908892A JP 22908892 A JP22908892 A JP 22908892A JP 2982510 B2 JP2982510 B2 JP 2982510B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- type semiconductor
- oxide film
- conductivity type
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に係わり、特に金属シリサイド膜を有するショッ
トキーバリアダイオード及びその製造方法に関する。
造方法に係わり、特に金属シリサイド膜を有するショッ
トキーバリアダイオード及びその製造方法に関する。
【０００２】
【従来の技術】ショットキーバリアダイオードは、ＰＮ
接合ダイオードと導電機構が異なり、多数キャリアのみ
しか関与しないため、ＰＮ接合ダイオードより応答速度
が速く、高速、半導体装置には不可欠となっている。
接合ダイオードと導電機構が異なり、多数キャリアのみ
しか関与しないため、ＰＮ接合ダイオードより応答速度
が速く、高速、半導体装置には不可欠となっている。
【０００３】図５に従来技術のショットキーバリアダイ
オードを示す。この従来技術では、（簡略化のためショ
ットキーバリアダイオードのアノード側だけを図示す
る）Ｎ型エピタキシャル層１０１上に選択酸化による酸
化シリコン膜１０２を形成し、ＢＰＳＧ膜１０３および
酸化シリコン膜１０２に囲まれたＮ型エピタキシャル層
１０１内に酸化シリコン膜１０２に接するように形成さ
れた（平面図で見るとリング状の）Ｐ型拡散層１０４を
有し、さらにＰ型拡散層１０４を一部含む、Ｎ型エピタ
キャル層に対して開口部が設けられ、該開口部に白金シ
リサイド１０５，バリアメタル１０６，タングステン１
０７，アルミニウム１０８が形成された構造となってい
た。
オードを示す。この従来技術では、（簡略化のためショ
ットキーバリアダイオードのアノード側だけを図示す
る）Ｎ型エピタキシャル層１０１上に選択酸化による酸
化シリコン膜１０２を形成し、ＢＰＳＧ膜１０３および
酸化シリコン膜１０２に囲まれたＮ型エピタキシャル層
１０１内に酸化シリコン膜１０２に接するように形成さ
れた（平面図で見るとリング状の）Ｐ型拡散層１０４を
有し、さらにＰ型拡散層１０４を一部含む、Ｎ型エピタ
キャル層に対して開口部が設けられ、該開口部に白金シ
リサイド１０５，バリアメタル１０６，タングステン１
０７，アルミニウム１０８が形成された構造となってい
た。
【０００４】またＰ型拡散層１０４はガードリングと呼
ばれ、開口部端での電流リークを防止するために設けら
れたもので、高性能のショットキーバリアダイオードに
は不可欠となっている。
ばれ、開口部端での電流リークを防止するために設けら
れたもので、高性能のショットキーバリアダイオードに
は不可欠となっている。
【０００５】
【発明が解決しようとする課題】この従来のショットキ
ーバリアダイオードは、選択酸化で酸化されなかった領
域（通常素子領域と呼ぶ）内に、Ｐ型拡散層（ガードリ
ング）とショットキーバリアダイオード（白金シリサイ
ドとＮ型エピタキャル層が接する領域）とを形成するた
め、素子領域の面積が大きくなり、集積度向上が難かし
いという問題を有していた。
ーバリアダイオードは、選択酸化で酸化されなかった領
域（通常素子領域と呼ぶ）内に、Ｐ型拡散層（ガードリ
ング）とショットキーバリアダイオード（白金シリサイ
ドとＮ型エピタキャル層が接する領域）とを形成するた
め、素子領域の面積が大きくなり、集積度向上が難かし
いという問題を有していた。
【０００６】
【課題を解決するための手段】本発明の特徴は、第１導
電型半導体層と、前記第１導電型半導体層上に形成され
た該半導体層の表面から一部内部に埋設せる酸化膜と、
前記酸化膜上に形成された絶縁膜と、前記酸化膜の底面
に形成された底面部分及び該底面部分から前記表面に向
かってせり上がった形状のせり上がり部分を有する第２
導電型半導体層と、前記第２導電型半導体層の前記せり
上がり部分によって囲まれた前記第１導電型半導体層お
よび該せり上がり部分に対して前記酸化膜および前絶縁
膜に形成された開口部と、前記開口部に形成されてそこ
の前記第１導電型半導体層とショットキー接合を形成す
る金属シリサイド膜とを有する半導体装置にある。ここ
で、前記第２導電型半導体層の底面部分の一部が露出す
るように前記開口部が形成され、前記開口部内に露出す
るその部分及び前記せり上がり部分が前記金属シリサイ
ド膜で被覆されていることができる。本発明の別の特徴
は、第１導電型半導体層の表面から内部に選択的に第２
導電型不純物領域を形成する工程と、前記第２導電型不
純物領域上に選択酸化法により、前記半導体層の表面か
ら一部内部に埋設する酸化膜を形成することにより、前
記酸化膜の底面に底面部分が形成され、かつ該底面部分
から前記表面にせり上がった形状のせり上がり部分を有
する第２導電型半導体層を前記第２導電型不純物領域か
ら形成する工程と、前記酸化膜上に絶縁膜を形成する工
程と、前記第２導電型半導体層の前記せり上がり部分に
よって囲まれた前記第１導電型半導体層および該せり上
がり部分が露出する開口部を前記絶縁膜から前記酸化膜
を貫通して形成する工程と、前記開口部内の前記第１導
電型半導体層とショットキー接合を形成する金属シリサ
イド膜を前記開口部内に露出する前記第１導電型半導体
層および前記第２導電型半導体層に被着する工程とを有
する半導体装置の製造方法にある。
電型半導体層と、前記第１導電型半導体層上に形成され
た該半導体層の表面から一部内部に埋設せる酸化膜と、
前記酸化膜上に形成された絶縁膜と、前記酸化膜の底面
に形成された底面部分及び該底面部分から前記表面に向
かってせり上がった形状のせり上がり部分を有する第２
導電型半導体層と、前記第２導電型半導体層の前記せり
上がり部分によって囲まれた前記第１導電型半導体層お
よび該せり上がり部分に対して前記酸化膜および前絶縁
膜に形成された開口部と、前記開口部に形成されてそこ
の前記第１導電型半導体層とショットキー接合を形成す
る金属シリサイド膜とを有する半導体装置にある。ここ
で、前記第２導電型半導体層の底面部分の一部が露出す
るように前記開口部が形成され、前記開口部内に露出す
るその部分及び前記せり上がり部分が前記金属シリサイ
ド膜で被覆されていることができる。本発明の別の特徴
は、第１導電型半導体層の表面から内部に選択的に第２
導電型不純物領域を形成する工程と、前記第２導電型不
純物領域上に選択酸化法により、前記半導体層の表面か
ら一部内部に埋設する酸化膜を形成することにより、前
記酸化膜の底面に底面部分が形成され、かつ該底面部分
から前記表面にせり上がった形状のせり上がり部分を有
する第２導電型半導体層を前記第２導電型不純物領域か
ら形成する工程と、前記酸化膜上に絶縁膜を形成する工
程と、前記第２導電型半導体層の前記せり上がり部分に
よって囲まれた前記第１導電型半導体層および該せり上
がり部分が露出する開口部を前記絶縁膜から前記酸化膜
を貫通して形成する工程と、前記開口部内の前記第１導
電型半導体層とショットキー接合を形成する金属シリサ
イド膜を前記開口部内に露出する前記第１導電型半導体
層および前記第２導電型半導体層に被着する工程とを有
する半導体装置の製造方法にある。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１の実施例の半導体チップの断面
図であり、図２，図３はその途中工程の断面図である。
る。図１は本発明の第１の実施例の半導体チップの断面
図であり、図２，図３はその途中工程の断面図である。
【０００８】図１は、Ｐ型シリコン基板１上にＮ型埋込
層２、Ｎ型エピタキャル層３を有し、電気的分離のため
内側に酸化シリコン膜が形成された溝を有しその内部は
ポリシリコン４が埋設されている。選択酸化によりＮ型
エピタキシャル層３の表面から内部に一部埋設する酸化
シリコン膜５が形成されて素子領域が２つ形成され、１
方はショットキーバリアダイオードのカソードとなる領
域（右側）で、寄生抵抗を低減するため、Ｎ形高濃度領
域６を有し、この領域６に対して開口部が設けられてお
り、白金シリサイド９が形成されオーミック接続されて
いる。１方はショットキーバリアダイオードのアノード
となる領域（左側）で、酸化シリコン膜５の下にＰ型拡
散層８（ガードリング）を有し、ガードリング層８の一
部とガードリング層８に囲まれたＮ型エピタキャル層３
に対して開口部が設けられ、白金シリサイド９が形成さ
れショットキーバリア接続されている。２つの開口部に
は、バリアメタルとして窒化チタン膜１０と開口部内に
埋設されたタングステン２０とアルミニウム電極１１が
形成されているという構造を有している。
層２、Ｎ型エピタキャル層３を有し、電気的分離のため
内側に酸化シリコン膜が形成された溝を有しその内部は
ポリシリコン４が埋設されている。選択酸化によりＮ型
エピタキシャル層３の表面から内部に一部埋設する酸化
シリコン膜５が形成されて素子領域が２つ形成され、１
方はショットキーバリアダイオードのカソードとなる領
域（右側）で、寄生抵抗を低減するため、Ｎ形高濃度領
域６を有し、この領域６に対して開口部が設けられてお
り、白金シリサイド９が形成されオーミック接続されて
いる。１方はショットキーバリアダイオードのアノード
となる領域（左側）で、酸化シリコン膜５の下にＰ型拡
散層８（ガードリング）を有し、ガードリング層８の一
部とガードリング層８に囲まれたＮ型エピタキャル層３
に対して開口部が設けられ、白金シリサイド９が形成さ
れショットキーバリア接続されている。２つの開口部に
は、バリアメタルとして窒化チタン膜１０と開口部内に
埋設されたタングステン２０とアルミニウム電極１１が
形成されているという構造を有している。
【０００９】本発明の製造工程は以下のようになる。
【００１０】まず図２に示すように、Ｐ型シリコン基板
１上にＮ型埋込層２およびＮ型エピタキシャル層３を形
成した後、溝を形成し、溝内部に酸化シリコン膜５
（ａ）を形成しその内にポリシリコン４を埋設した後、
シリコン酸化膜５および窒化シリコン酸１２を形成す
る。次に第１のフォトレジスト１３を塗布した後フォト
リソグラフィー技術を用いて、窒化シリコン膜を選択的
に除去し第２のフォトレジスト１４を塗布し、フォトリ
ソグラフィー技術とイオン注入によりＰ型拡散層８を形
成する。イオン注入の条件は、Ｅ＝５０〜１５０Ｋｅ
Ｖ、ドーズ量φ＝２×１０13〜１×１０14ａｔｏｍｓ／
ｃｍ2 程度がある。
１上にＮ型埋込層２およびＮ型エピタキシャル層３を形
成した後、溝を形成し、溝内部に酸化シリコン膜５
（ａ）を形成しその内にポリシリコン４を埋設した後、
シリコン酸化膜５および窒化シリコン酸１２を形成す
る。次に第１のフォトレジスト１３を塗布した後フォト
リソグラフィー技術を用いて、窒化シリコン膜を選択的
に除去し第２のフォトレジスト１４を塗布し、フォトリ
ソグラフィー技術とイオン注入によりＰ型拡散層８を形
成する。イオン注入の条件は、Ｅ＝５０〜１５０Ｋｅ
Ｖ、ドーズ量φ＝２×１０13〜１×１０14ａｔｏｍｓ／
ｃｍ2 程度がある。
【００１１】次に図３に示すように、窒化シリコン膜１
２をマスクとして選択酸化を行ない膜厚４００〜６００
ｎｍ（ナノメータ）のシリコン酸化膜５を形成し、マス
クの窒化シリコン膜を除去した後、リンのイオン注入に
よりＮ型高濃度領域６を形成し、膜厚３００〜５００ｎ
ｍのＢＰＳＧ膜７を形成し、平坦化のため８５０〜９０
０℃で１０分〜３０分リフローを行ない、フォトレジス
ト１５を塗布して、ショットキーバリアダイオード（Ｓ
ＢＤ）のアノード部とカソード部の開口パターンを形成
する。
２をマスクとして選択酸化を行ない膜厚４００〜６００
ｎｍ（ナノメータ）のシリコン酸化膜５を形成し、マス
クの窒化シリコン膜を除去した後、リンのイオン注入に
よりＮ型高濃度領域６を形成し、膜厚３００〜５００ｎ
ｍのＢＰＳＧ膜７を形成し、平坦化のため８５０〜９０
０℃で１０分〜３０分リフローを行ない、フォトレジス
ト１５を塗布して、ショットキーバリアダイオード（Ｓ
ＢＤ）のアノード部とカソード部の開口パターンを形成
する。
【００１２】次に異方性エッチングを行ない、開口部を
設けて、白金を被着した後、５００〜７００℃でシンタ
リングを行ない、未反応の白金を熱王水にて除去する
と、開口部のみに白金シリサイド９が形成される。次に
バリアメタルとして膜厚１００〜２００ｎｍの窒化チタ
ン１０を被着した後、タングステン２０を開口部に埋設
しアルミニウム１１を被着してアルミニウムと窒化チタ
ンを同時にエッチングして、電極を形成すると図１に示
した様なショットキーバリアダイオードが形成される。
図４は、本発明の第２の実施例を示す断面図である。素
子の縮小化に従って開口部にタングステンを埋設するこ
とは、アルミニウムのステップカバレッジの観点から必
須となっている。通常タングステンはＣＶＤ法によって
均一に開口部に被着し、エッチバック法によって開口部
以外のタングステンを除去し、埋設するという方法を取
る。よって開口部の巾の最低約１．５倍のタングステン
を被着する必要がある。そのためタングステン膜厚に限
界があるので大面積のショットキーバリアダイオードを
形成する場合、非常に長細い形状の開口部が必要とな
り、レイアウト等に問題が生ずる。
設けて、白金を被着した後、５００〜７００℃でシンタ
リングを行ない、未反応の白金を熱王水にて除去する
と、開口部のみに白金シリサイド９が形成される。次に
バリアメタルとして膜厚１００〜２００ｎｍの窒化チタ
ン１０を被着した後、タングステン２０を開口部に埋設
しアルミニウム１１を被着してアルミニウムと窒化チタ
ンを同時にエッチングして、電極を形成すると図１に示
した様なショットキーバリアダイオードが形成される。
図４は、本発明の第２の実施例を示す断面図である。素
子の縮小化に従って開口部にタングステンを埋設するこ
とは、アルミニウムのステップカバレッジの観点から必
須となっている。通常タングステンはＣＶＤ法によって
均一に開口部に被着し、エッチバック法によって開口部
以外のタングステンを除去し、埋設するという方法を取
る。よって開口部の巾の最低約１．５倍のタングステン
を被着する必要がある。そのためタングステン膜厚に限
界があるので大面積のショットキーバリアダイオードを
形成する場合、非常に長細い形状の開口部が必要とな
り、レイアウト等に問題が生ずる。
【００１３】この第２の実施例は上記欠点を解決するも
のであり、電気的に分離されたＮ型エピタキャル層領域
に第１および第２の複数のアノードを形成したものであ
る。製造工程は、前述の第１の実施例と同一なので省略
する。また第１の実施例と同一もしくは数似の個所は同
じ符号で示してある。
のであり、電気的に分離されたＮ型エピタキャル層領域
に第１および第２の複数のアノードを形成したものであ
る。製造工程は、前述の第１の実施例と同一なので省略
する。また第１の実施例と同一もしくは数似の個所は同
じ符号で示してある。
【００１４】
【発明の効果】以上説明したように、本発明ではガード
リングを素子領域の外側に形成したので、素子領域の面
積を縮小することができる。従来の技術ではアライナー
の位置合せ精度が±０．４μｍだとするとガードリング
の幅は、最低０．８μｍ必要となる。安全を見てガード
リングの幅を１．０μｍとすると１．５μｍ×２０μｍ
の面積のショットキーバリアダイオードが必要な場合、
（１＋１．５＋１）μｍ×（１＋２０＋１）μｍの素子
領域が必要となる。しかしながら本発明では、１．５μ
ｍ×２０μｍの素子領域でよく、約６０％縮小される。
リングを素子領域の外側に形成したので、素子領域の面
積を縮小することができる。従来の技術ではアライナー
の位置合せ精度が±０．４μｍだとするとガードリング
の幅は、最低０．８μｍ必要となる。安全を見てガード
リングの幅を１．０μｍとすると１．５μｍ×２０μｍ
の面積のショットキーバリアダイオードが必要な場合、
（１＋１．５＋１）μｍ×（１＋２０＋１）μｍの素子
領域が必要となる。しかしながら本発明では、１．５μ
ｍ×２０μｍの素子領域でよく、約６０％縮小される。
【図１】本発明の第１の実施例を示す断面図である。
【図２】本発明の第１の実施例の途中工程を示す断面図
である。
である。
【図３】本発明の第１の実施例の途中工程を示す断面図
である。
である。
【図４】本発明の第２の実施例を示す断面図である。
【図５】従来技術を示す断面図である。
１ Ｐ型シリコン基板 ２ Ｎ型埋込層 ３，１０１ Ｎ型エピタキシャル層 ５，５（ａ），１０２ 酸化シリコン膜 ４ ポリシリコン ６ Ｎ型高濃度領域 ７，１０３ ＢＰＳＧ膜 ８，１０４ Ｐ型拡散層 ９，１０５ 白金シリサイド １０ 窒化チタン １０６ バリアメタル ２０，１０７ タングスタン １１，１０８ アルミニウム １２ 窒化シリコン膜 １３ 第１のフォトレジスト １４ 第２のフォトレジスト １５ フォトレジスト
Claims (3)
- 【請求項１】 第１導電型半導体層と、前記第１導電型
半導体層上に形成された該半導体層の表面から一部内部
に埋設せる酸化膜と、前記酸化膜上に形成された絶縁膜
と、前記酸化膜の底面に形成された底面部分及び該底面
部分から前記表面に向かってせり上がった形状のせり上
がり部分を有する第２導電型半導体層と、前記第２導電
型半導体層の前記せり上がり部分によって囲まれた前記
第１導電型半導体層および該せり上がり部分に対して前
記酸化膜および前絶縁膜に形成された開口部と、前記開
口部に形成されてそこの前記第１導電型半導体層とショ
ットキー接合を形成する金属シリサイド膜とを有するこ
とを特徴とした半導体装置。 - 【請求項２】 前記第２導電型半導体層の底面部分の一
部が露出するように前記開口部が形成され、前記開口部
内に露出するその部分及び前記せり上がり部分が前記金
属シリサイド膜で被覆されていることを特徴とする請求
項１記載の半導体装置。 - 【請求項３】 第１導電型半導体層の表面から内部に選
択的に第２導電型不純物領域を形成する工程と、前記第
２導電型不純物領域上に選択酸化法により、前記半導体
層の表面から一部内部に埋設する酸化膜を形成すること
により、前記酸化膜の底面に底面部分が形成され、かつ
該底面部分から前記表面にせり上がった形状のせり上が
り部分を有する第２導電型半導体層を前記第２導電型不
純物領域から形成する工程と、前記酸化膜上に絶縁膜を
形成する工程と、前記第２導電型半導体層の前記せり上
がり部分によって囲まれた前記第１導電型半導体層およ
び該せり上がり部分が露出する開口部を前記絶縁膜から
前記酸化膜を貫通して形成する工程と、前記開口部内の
前記第１導電型半導体層とショットキー接合を形成する
金属シリサイド膜を前記開口部内に露出する前記第１導
電型半導体層および前記第２導電型半導体層に被着する
工程とを有することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22908892A JP2982510B2 (ja) | 1992-08-28 | 1992-08-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22908892A JP2982510B2 (ja) | 1992-08-28 | 1992-08-28 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677465A JPH0677465A (ja) | 1994-03-18 |
| JP2982510B2 true JP2982510B2 (ja) | 1999-11-22 |
Family
ID=16886567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22908892A Expired - Lifetime JP2982510B2 (ja) | 1992-08-28 | 1992-08-28 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2982510B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5763918A (en) * | 1996-10-22 | 1998-06-09 | International Business Machines Corp. | ESD structure that employs a schottky-barrier to reduce the likelihood of latch-up |
| JP4610207B2 (ja) * | 2004-02-24 | 2011-01-12 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
-
1992
- 1992-08-28 JP JP22908892A patent/JP2982510B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0677465A (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5021840A (en) | Schottky or PN diode with composite sidewall | |
| US5541434A (en) | Semiconductor device incorporating a contact for electrically connecting adjacent portions within the semiconductor device | |
| JP2840595B2 (ja) | ショットキ障壁ダイオードを含む集積回路 | |
| JPS63299251A (ja) | 半導体装置の製造方法 | |
| US6218725B1 (en) | Bipolar transistors with isolation trenches to reduce collector resistance | |
| JP3006531B2 (ja) | 半導体装置の製造方法 | |
| EP0112773B1 (en) | Buried schottky clamped transistor | |
| JPS6153867B2 (ja) | ||
| JPH0521793A (ja) | 半導体装置及びその製造方法 | |
| JP2587444B2 (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| US5670417A (en) | Method for fabricating self-aligned semiconductor component | |
| JPS60202965A (ja) | 改良した酸化物画定型トランジスタの製造方法及びその結果得られる構成体 | |
| US5320971A (en) | Process for obtaining high barrier Schottky diode and local interconnect | |
| JP2982510B2 (ja) | 半導体装置及びその製造方法 | |
| JP3298472B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| JPH06204167A (ja) | 半導体装置の製造方法 | |
| JP3242000B2 (ja) | 自己整列されたベース電極を有するバイポーラトランジスタおよびその製造方法 | |
| JP2611443B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH06204173A (ja) | 半導体装置の製造方法 | |
| EP0264309B1 (en) | Self-aligned base shunt for transistor | |
| JP3517523B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10289983A (ja) | 半導体装置の配線形成方法 | |
| JPH0227737A (ja) | 半導体装置の製造方法 | |
| JP2890550B2 (ja) | 半導体装置の製造方法 | |
| JPH0554263B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990824 |