JPH05218209A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05218209A JPH05218209A JP2000092A JP2000092A JPH05218209A JP H05218209 A JPH05218209 A JP H05218209A JP 2000092 A JP2000092 A JP 2000092A JP 2000092 A JP2000092 A JP 2000092A JP H05218209 A JPH05218209 A JP H05218209A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact hole
- conductive layer
- insulating film
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 コンタクト穴の開口部を上層配線側で広くな
るように形成し、かつ該上層配線は開口部以外に形成し
たＮ型多結晶シリコン層あるいはタングステンシリサイ
ド層とコンタクト穴を介して下層配線に接続するアルミ
配線との積層構造とすることにより、コンタクト穴での
断線およびストレスマイグレーションによる断線を防止
しつつ低コンタクト抵抗を実現する。 【構成】 Ｐ型シリコン基板１０１に形成したＮ型拡散
層１０２よりなる下層配線に対し、下側に小さく上側に
広い開口部を有するコンタクト穴を絶縁膜１０３に形成
する。該開口部以外の領域にはＮ型多結晶シリコン層１
０４が形成されている。該開口部を介してアルミ配線１
０６をＮ型拡散層１０２に接続する。アルミ配線１０６
およびＮ型多結晶シリコン層１０４が上層配線をなして
いる。
るように形成し、かつ該上層配線は開口部以外に形成し
たＮ型多結晶シリコン層あるいはタングステンシリサイ
ド層とコンタクト穴を介して下層配線に接続するアルミ
配線との積層構造とすることにより、コンタクト穴での
断線およびストレスマイグレーションによる断線を防止
しつつ低コンタクト抵抗を実現する。 【構成】 Ｐ型シリコン基板１０１に形成したＮ型拡散
層１０２よりなる下層配線に対し、下側に小さく上側に
広い開口部を有するコンタクト穴を絶縁膜１０３に形成
する。該開口部以外の領域にはＮ型多結晶シリコン層１
０４が形成されている。該開口部を介してアルミ配線１
０６をＮ型拡散層１０２に接続する。アルミ配線１０６
およびＮ型多結晶シリコン層１０４が上層配線をなして
いる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置、特に半導
体基板上に形成された下層配線層と上層配線層とを電気
接続する為のコンタクト穴の構造及びその形成方法に関
する。
体基板上に形成された下層配線層と上層配線層とを電気
接続する為のコンタクト穴の構造及びその形成方法に関
する。
【０００２】
【従来の技術】従来の半導体装置として例えば、図４に
示すものがある。この半導体装置は、Ｎ型拡散層２０２
を有するＰ型シリコン基板２０１上に絶縁膜２０３に形
成されたコンタクト穴を介してＮ型拡散層２０２と電気
接続されたアルミ配線２０４によって構成されている。
示すものがある。この半導体装置は、Ｎ型拡散層２０２
を有するＰ型シリコン基板２０１上に絶縁膜２０３に形
成されたコンタクト穴を介してＮ型拡散層２０２と電気
接続されたアルミ配線２０４によって構成されている。
【０００３】以上の構成において、コンタクト穴は、絶
縁膜をフォトレジスト法によって所定の部分だけ異方性
エッチングによって除去され、アルミ配線２０４をスパ
ッタ法で被着してＮ型拡散層２０２を電気接続させる。
縁膜をフォトレジスト法によって所定の部分だけ異方性
エッチングによって除去され、アルミ配線２０４をスパ
ッタ法で被着してＮ型拡散層２０２を電気接続させる。
【０００４】
【発明が解決しようとする課題】しかし、従来の半導体
装置によれば、図４に示すようにコンタクト穴は異方性
エッチングにより形成されるので、その側壁はほぼ垂直
に形成され、スパッタ法によるアルミ配線２０４の堆積
が難しく、従ってこの部分でアルミ配線２０４の段切れ
が生じる恐れがある。特にコンタクト径に対するコンタ
クト段差の高さの比（以下アスペクト比と称す）が１以
上になるとこの傾向が大きくなる。
装置によれば、図４に示すようにコンタクト穴は異方性
エッチングにより形成されるので、その側壁はほぼ垂直
に形成され、スパッタ法によるアルミ配線２０４の堆積
が難しく、従ってこの部分でアルミ配線２０４の段切れ
が生じる恐れがある。特にコンタクト径に対するコンタ
クト段差の高さの比（以下アスペクト比と称す）が１以
上になるとこの傾向が大きくなる。
【０００５】また、素子の微細化に伴い、配線幅も縮小
され、ストレスマイグレーションによる配線層が断線す
るという問題もでてきている。
され、ストレスマイグレーションによる配線層が断線す
るという問題もでてきている。
【０００６】
【課題を解決するための手段】本発明は、上記を鑑みて
なされたものであり、アスペクト比が１以上になったと
してもアルミ配線の段切れが生じないようにする為、ま
た、ストレスマイグレーションによる配線層の断線を防
止する為にコンタクト穴が２種類の開口径からなり、下
層配線に接触した部分の第１の開口径よりも、上層配線
に接触した部分の第２の開口径の方が大きく、コンタク
ト穴以外に配線された第１の導電層とコンタクト穴を介
して、下層配線と電気接続し、第１の導電層を覆って配
線された第２の導電層の２種類からなる上層配線を有し
ている。
なされたものであり、アスペクト比が１以上になったと
してもアルミ配線の段切れが生じないようにする為、ま
た、ストレスマイグレーションによる配線層の断線を防
止する為にコンタクト穴が２種類の開口径からなり、下
層配線に接触した部分の第１の開口径よりも、上層配線
に接触した部分の第２の開口径の方が大きく、コンタク
ト穴以外に配線された第１の導電層とコンタクト穴を介
して、下層配線と電気接続し、第１の導電層を覆って配
線された第２の導電層の２種類からなる上層配線を有し
ている。
【０００７】
【実施例】以下に本発明の半導体装置及びその製造方法
を詳細に説明する。
を詳細に説明する。
【０００８】図１は、本発明の第１の実施例を示し、Ｎ
型拡散層１０２を有するＰ型シリコン基板１０１と、Ｎ
型拡散層１０２上に形成された２種類の開口径を有する
コンタクト穴と、コンタクト穴以外に配線されたＮ型多
結晶シリコン層１０４と、その上部及びコンタクト穴を
覆って形成されたアルミ配線１０６という構成になって
いる。
型拡散層１０２を有するＰ型シリコン基板１０１と、Ｎ
型拡散層１０２上に形成された２種類の開口径を有する
コンタクト穴と、コンタクト穴以外に配線されたＮ型多
結晶シリコン層１０４と、その上部及びコンタクト穴を
覆って形成されたアルミ配線１０６という構成になって
いる。
【０００９】次に図２（ａ）〜（ｄ）を用いてその製造
方法を示す。
方法を示す。
【００１０】まず図２（ａ）において、Ｐ型シリコン基
板１０１にイオン注入法によりひ素をエネルギー７０ke
V 、ドーズ量５×１０15cm-2で注入し、Ｎ型拡散層１０
２を形成する。その後ＣＶＤ法により絶縁膜１０３を
０．９μm 、多結晶シリコン層を０．２μm 形成し、リ
ン拡散により、層抵抗１６Ω／□程度のＮ型多結晶シリ
コン層１０４を形成する。
板１０１にイオン注入法によりひ素をエネルギー７０ke
V 、ドーズ量５×１０15cm-2で注入し、Ｎ型拡散層１０
２を形成する。その後ＣＶＤ法により絶縁膜１０３を
０．９μm 、多結晶シリコン層を０．２μm 形成し、リ
ン拡散により、層抵抗１６Ω／□程度のＮ型多結晶シリ
コン層１０４を形成する。
【００１１】図２（ｂ）においてフォトレジスト１０５
をＮ型拡散層１０２上に０．８μmの開口径でパターニ
ングする。その後、このフォトレジスト１０５をマスク
にＮ型多結晶シリコン層１０４を等方性エッチングによ
りエッチングする。この時エッチング時間を長くし、横
方向にエッチングし、フォトレジスト１０５から０．４
μm 程度後退させる。その後、フォトレジスト１０５を
マスクに絶縁膜１０３を異方性エッチングし、コンタク
ト穴を開口する。
をＮ型拡散層１０２上に０．８μmの開口径でパターニ
ングする。その後、このフォトレジスト１０５をマスク
にＮ型多結晶シリコン層１０４を等方性エッチングによ
りエッチングする。この時エッチング時間を長くし、横
方向にエッチングし、フォトレジスト１０５から０．４
μm 程度後退させる。その後、フォトレジスト１０５を
マスクに絶縁膜１０３を異方性エッチングし、コンタク
ト穴を開口する。
【００１２】図２（ｃ）において、フォトレジスト１０
５を除去したのちＮ型多結晶シリコン層１０４をマスク
にして、絶縁膜１０３を異方性エッチングにて、０．３
μmエッチングし、２種類の開口径をもつコンタクト穴
を形成する。これにより、単純に異方性エッチングによ
り、０．８μm のコンタクト穴を開口した場合のアスペ
クト比（０．９μm ／０．８μm ）に比べ小さくなる
（０．６μm ／０．８μm ）。このアスペクト比は、Ｎ
型多結晶シリコン層１０４をマスクにエッチングする絶
縁膜の量によって制御できる。
５を除去したのちＮ型多結晶シリコン層１０４をマスク
にして、絶縁膜１０３を異方性エッチングにて、０．３
μmエッチングし、２種類の開口径をもつコンタクト穴
を形成する。これにより、単純に異方性エッチングによ
り、０．８μm のコンタクト穴を開口した場合のアスペ
クト比（０．９μm ／０．８μm ）に比べ小さくなる
（０．６μm ／０．８μm ）。このアスペクト比は、Ｎ
型多結晶シリコン層１０４をマスクにエッチングする絶
縁膜の量によって制御できる。
【００１３】図２（ｄ）において、０．８μm のアルミ
をスパッタ法にて形成し、アルミ配線１０６と下層のＮ
型多結晶シリコン層１０４を同時にエッチングし、所定
のパターンを形成する。
をスパッタ法にて形成し、アルミ配線１０６と下層のＮ
型多結晶シリコン層１０４を同時にエッチングし、所定
のパターンを形成する。
【００１４】上記第１の実施例では、Ｎ型拡散層１０２
上のコンタクト穴について説明したが、Ｎ型多結晶シリ
コン層１０４が直接Ｎ型拡散層１０２に接続されていな
いので、Ｐ型拡散層上のコンタクト穴として用いてもよ
い。
上のコンタクト穴について説明したが、Ｎ型多結晶シリ
コン層１０４が直接Ｎ型拡散層１０２に接続されていな
いので、Ｐ型拡散層上のコンタクト穴として用いてもよ
い。
【００１５】図３を用いて第２の実施例を示す。
【００１６】下地配線層として、アルミを用いた２層ア
ルミ配線構造である。この実施例では第１の実施例で用
いたＮ型多結晶シリコン層のかわりにタングステンシリ
サイド層１１１を用いて、第２アルミ配線１１２と積層
構造にし、ストレスマイグレーションを防止し、かつ、
第１アルミ配線１０９と第２アルミ配線１１２が直接電
気接触している為コンタクト抵抗が低いという利点があ
る。
ルミ配線構造である。この実施例では第１の実施例で用
いたＮ型多結晶シリコン層のかわりにタングステンシリ
サイド層１１１を用いて、第２アルミ配線１１２と積層
構造にし、ストレスマイグレーションを防止し、かつ、
第１アルミ配線１０９と第２アルミ配線１１２が直接電
気接触している為コンタクト抵抗が低いという利点があ
る。
【００１７】
【発明の効果】以上説明したように本発明は、コンタク
ト穴が２種類の開口径をもち、下層配線側より上層配線
側の方が大きくなっているので、実質的なアスペクト比
は小さくなりアルミ配線の断線を防止出来、かつ、コン
タクト部以外のアルミ配線は多結晶シリコン層あるいは
高融点金属の硅化物の積層構造となっているので、良好
なコンタクト抵抗を維持しつつ、ストレスマイグレーシ
ョンを防止できるという効果を有している。
ト穴が２種類の開口径をもち、下層配線側より上層配線
側の方が大きくなっているので、実質的なアスペクト比
は小さくなりアルミ配線の断線を防止出来、かつ、コン
タクト部以外のアルミ配線は多結晶シリコン層あるいは
高融点金属の硅化物の積層構造となっているので、良好
なコンタクト抵抗を維持しつつ、ストレスマイグレーシ
ョンを防止できるという効果を有している。
【図１】本発明の第１の実施例を示す説明図である。
【図２】（ａ）〜（ｄ）は、本発明の第１の実施例の製
造方法を示す工程図である。
造方法を示す工程図である。
【図３】本発明の第２の実施例を示す説明図である。
【図４】従来の半導体装置を示す説明図である。
１０１，１０７，２０１ Ｐ型シリコン基板 １０２，２０２ Ｎ型拡散層 １０３，２０３ 絶縁膜 １０４ Ｎ型多結晶シリコン層 １０５ フォトレジスト １０６，２０４ アルミ配線 １０８ 絶縁膜（Ｉ） １０９ 第１アルミ配線 １１０ 絶縁膜（II） １１１ タングステンシリサイド層 １１２ 第２アルミ配線
Claims (4)
- 【請求項１】 半導体装置基板上に形成された絶縁膜に
開口されたコンタクト穴を介して、下層配線層と上層配
線層とを電気接続した半導体装置において、前記コンタ
クト穴の開口径は、２種類の大きさを有し、前記下層配
線層に接触した部分の第１の開口径よりも前記上層配線
に接触した部分の第２の開口径の方が大きく、前記２種
類の開口径に対応するコンタクト穴の側壁は、階段状の
断面を有し、前記上層配線層は、前記コンタクト穴以外
に配線された第１の導電層と、該第１の導電層を覆って
前記コンタクト穴を介して、前記下層配線層と電気接続
された第２の導電層の２種類からなることを特徴とする
半導体装置。 - 【請求項２】 前記第１の導電層がＮ型多結晶シリコン
層からなる請求項１記載の半導体装置。 - 【請求項３】 前記第１の導電層が高融点金属または高
融点金属の硅化物からなる請求項１記載の半導体装置。 - 【請求項４】 半導体基板上に形成された絶縁膜に開口
されたコンタクト穴を介して、下層配線層と上層配線層
を電気接続する半導体装置の製造方法において、前記絶
縁膜を形成したのち、該絶縁膜上に第１の導電層を被着
する工程と、将来コンタクト穴となる部分以外にフォト
レジストを形成する工程と、前記フォトレジストをマス
クに等方性エッチングにて、前記第１の導電層をエッチ
ングする工程と、前記フォトレジストをマスクに異方性
エッチングにて前記絶縁膜をエッチングする工程と、前
記フォトレジストを除去したのち、前記第１の導電層を
マスクに、異方性エッチングにより前記絶縁膜を途中ま
でエッチングする工程と、前記第１の導電層及び前記コ
ンタクト穴上に第２の導電層を被着する工程と、前記第
１の導電層と第２の導電層の積層構造からなる前記上層
配線層を形成する工程とを含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000092A JPH05218209A (ja) | 1992-02-05 | 1992-02-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000092A JPH05218209A (ja) | 1992-02-05 | 1992-02-05 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218209A true JPH05218209A (ja) | 1993-08-27 |
Family
ID=12014883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000092A Withdrawn JPH05218209A (ja) | 1992-02-05 | 1992-02-05 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218209A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100338098B1 (ko) * | 1999-06-28 | 2002-05-24 | 박종섭 | 반도체 소자의 제조 방법 |
| US7452795B2 (en) | 2005-05-30 | 2008-11-18 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
-
1992
- 1992-02-05 JP JP2000092A patent/JPH05218209A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100338098B1 (ko) * | 1999-06-28 | 2002-05-24 | 박종섭 | 반도체 소자의 제조 방법 |
| US7452795B2 (en) | 2005-05-30 | 2008-11-18 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5243220A (en) | Semiconductor device having miniaturized contact electrode and wiring structure | |
| JP3116360B2 (ja) | 自己整合型コンタクトホールの形成方法及び半導体装置 | |
| JP2576820B2 (ja) | コンタクト・プラグの製造方法 | |
| JPH06216125A (ja) | 高集積半導体素子のコンタクトホール形成方法 | |
| US5834816A (en) | MOSFET having tapered gate electrode | |
| JP3102405B2 (ja) | 半導体装置の製造方法 | |
| US4933297A (en) | Method for etching windows having different depths | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| JPH0645522A (ja) | 半導体装置の製造方法 | |
| JPH07147329A (ja) | 半導体装置 | |
| JP2959412B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP2513287B2 (ja) | 積層型メモリセルの製造方法 | |
| JP2828438B2 (ja) | 半導体素子のポリサイド層形成方法 | |
| JP3185747B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05218209A (ja) | 半導体装置及びその製造方法 | |
| JP2616706B2 (ja) | 半導体装置およびその製造方法 | |
| EP0272051A2 (en) | Reduced area butting contact structure | |
| JP3120750B2 (ja) | 半導体装置およびその製造方法 | |
| KR960004078B1 (ko) | 금속박막 적층구조를 사용한 콘택 형성방법 | |
| JPH023303B2 (ja) | ||
| JP2755226B2 (ja) | 半導体装置の製造方法 | |
| JP2855981B2 (ja) | 半導体装置の製造方法 | |
| JPH05335306A (ja) | 半導体装置 | |
| JP2940986B2 (ja) | 半導体装置の製造方法 | |
| JP3084738B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |