JP2576820B2 - コンタクト・プラグの製造方法 - Google Patents

コンタクト・プラグの製造方法

Info

Publication number
JP2576820B2
JP2576820B2 JP5334516A JP33451693A JP2576820B2 JP 2576820 B2 JP2576820 B2 JP 2576820B2 JP 5334516 A JP5334516 A JP 5334516A JP 33451693 A JP33451693 A JP 33451693A JP 2576820 B2 JP2576820 B2 JP 2576820B2
Authority
JP
Japan
Prior art keywords
layer
insulator
contact
contact plug
metal structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5334516A
Other languages
English (en)
Other versions
JPH06244135A (ja
Inventor
ホーマズダイール・マイノシャー・ダラル
ケヴィン・ジャック・ハッチングス
ハザーラ・シンフ・ラソール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06244135A publication Critical patent/JPH06244135A/ja
Application granted granted Critical
Publication of JP2576820B2 publication Critical patent/JP2576820B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般的に半導体デバイ
スの製造に関し、特に、酸化物のエッチングまたは酸化
物エッチング停止を行うことなく、タングステン・コン
タクト・プラグを形成し、相互接続金属用のタングステ
ン配線を形成する製造方法に関する。本発明は、また、
オーミック・コンタクトおよび高，低バリア・ショット
キー・コンタクトと、相互接続配線およびコンタクトま
たはレベル間コンタクト・プラグで構成される積層金属
構造とを形成する改良された単一金属系を与えることに
関する。
【０００２】
【従来の技術】集積回路（ＩＣ）は、適切なドーパント
のイオン打込みまたは拡散により多くのデバイス領域が
形成される半導体基板を有している。この基板は、異な
るデバイス領域を形成するために必要とされるパッシベ
ーション層および絶縁層を通常有している。これら層の
全厚さは、通常１ミクロンより小さい。これら層を通る
開口（コンタクトホールと呼ばれる）は、下側デバイス
領域に選択的に電気コンタクトを作ることを可能にす
る。半導体デバイスへのコンタクトを作るホールを充填
するために導電材料が使用される（コンタクト・プラグ
と呼ばれる）。
【０００３】１つのコンタクト・プラグ製造技術は、選
択タングステン法を使用する。この方法においては、タ
ングステン・プラグは、コンタクトホール内に選択的堆
積により作られる。しかしながら、堆積は、制御が困難
である核生成現象によってなされ、例えば、プラグの欠
如を生じ、またはタングステンが望ましくないサイトに
堆積される。更に、処理中、フッ素捕獲およびシリコン
侵入が生じ、その結果、回路歩留りが不十分になり、信
頼性が低くなる。
【０００４】プラグの他の製造方法は、ドマセン（Ｄａ
ｍａｓｃｅｎｅ）法である。この方法においては、アル
ミナの層および酸化物絶縁体の層が堆積され、半導体デ
バイスに位置決めされたコンタクトホールがエッチング
され、アルミニウム金属またはタングステンのブランケ
ット層が堆積され、次に余分な金属がエッチングにより
または化学機械研磨により除去される。酸化物絶縁体が
エッチングされる間、アルミナの層は、エッチングバリ
ア層として機能する。アルミナ層は、続いて適切なエッ
チャントにより除去される。しかしながら、この方法に
対する問題は、タングステンが化学気相成長（ＣＶＤ）
により堆積されるアルミナのアンダーカットであり、隣
接プラグ間の分離を減少し、したがって、漏洩および短
絡を生じる。
【０００５】コンタクト・プラグ金属の種々の態様は、
米国特許第４，９３３，３０３号明細書，第４，８５
５，２５２号明細書，第４，８７９，２５７号明細書，
第４，７２１，６８９号明細書に示されている。米国特
許第４，９３３，３０３号明細書は、金属配線およびプ
ラグが２つの異なる工程で処理される方法を開示する。
米国特許第４，９３３，３０３号明細書の方法において
は、金属平坦化を、再現性に問題のあることが知られて
いる選択タングステン堆積によって行う。米国特許第
４，８５５，２５２号明細書は、深いキャビティ内へ平
面蒸着またはスパッタリングにより金属が堆積される方
法を開示する。この方法は、金属に継目を生じ、平坦化
のためのブランケット反応性イオンエッチング（ＲＩ
Ｅ）が、これらの継目に沿って選択的に食刻し、プラグ
領域から金属をほとんど除去する。米国特許第４，８７
９，２５７号明細書は、プラグのみの製造方法を開示す
る。米国特許第４，７２１，６８９号明細書は、プラグ
がドマセン法により定められる方法、および金属配線パ
ターンがイオンエッチングにより別個の処理工程で定め
られる方法を開示する。米国特許第４，７２１，６８９
号明細書の方法は、米国特許第４，９３３，３０３号明
細書の方法のように、金属配線が定められた後の酸化物
堆積を含む。この方法は、近接して配置された金属配線
間の酸化物中のボイド（ｖｏｉｄｓ）が問題となること
が知られている。したがって、従来技術において繰返さ
れた努力にもかかわらず、漏洩，短絡等の問題は残り、
コンタクト・プラグの良好な製造方法の改良が必要とな
る。
【０００６】
【発明が解決しようとする課題】本発明の目的は、半導
体デバイスおよび相互接続にコンタクトを作るための低
コンタクト抵抗，高コンダクタンス・コンタクト・プラ
グを有する、信頼できる，高歩留り，高密度の半導体構
造を製造する独自の方法を提供することにある。
【０００７】本発明の他の目的は、半導体基板上の活性
デバイスへ、低抵抗の熱的に安定なオーミック・コンタ
クトまたはショットキー・コンタクトを作るタングステ
ン・プラグを形成することにおいて、コンタクト・プラ
グおよび相互接続配線を、前記基板上の絶縁膜に対して
ほぼ共平面の積層ユニットとして同時に形成することに
ある。
【０００８】
【課題を解決するための手段】本発明は、三層金属構造
のコンタクト・プラグを最初に定める独自の方法を使用
する。三層金属構造は、オーミック層，バリア層，犠牲
層を含む。次に、絶縁体のブランケット層を堆積し、プ
ラグ金属が露出するまで、研磨し、エッチングし、また
はこれらの両方を行う。次に、犠牲層を、エッチング除
去し、コンタクト層に、およびオーミック層とバリア層
に自己整合したホールを残す。次に、ＣＶＤタングステ
ンのブランケット層を堆積し、余分なタングステンを除
くため、基板を研磨またはエッチングし、またはこれら
の両方を行う。
【０００９】本発明は、また、相互に、および半導体コ
ンタクトに自己整合される、パターン化された相互接続
配線と同時に、金属コンタクト・プラグを形成する方法
を提供する。この垂直方向の積層は、犠牲層を前述した
ようにエッチングする工程の前に、絶縁層を堆積するこ
とにより行う。相互接続パターンは、絶縁体の上部にフ
ォトリソグラフィックに定め、絶縁体を、コンタクト・
プラグの金属が露出するまでエッチングする。次に、Ｃ
ＶＤタングステンの比較的に薄い層を、エッチングし、
導電金属を堆積する。次に、ウエハを、余分の金属を除
くために、研磨し、エッチングし、またはこれらの両方
を行い、同時に形成された、タングステンが並設され、
自己整合した相互接続配線と、コンタクト・プラグと
を、積層構造として残す。
【００１０】
【実施例】定義されない限りは、ここで使われる全ての
技術用語および科学用語は、本発明の属する当業者によ
り普通に理解されるのと同じ意味を有する。ここに記述
されるものと類似または均等の方法および材料を、本発
明の実施または試験に使用できるが、ここに記述された
方法および材料が好適である。他に述べない限りは、こ
こに使用されまたは意図された技術は、当業者に既知の
標準的な方法である。材料，方法，試料は、単なる例示
であり、これに制限されない。
【００１１】次に、図面を参照すると、同一の参照番号
は、全体を通して同じまたは類似の部材を示しており、
特に、図１および図２は、コンタクトホール構造を説明
するための、それぞれ通常のバイポーラ・トランジスタ
および電界効果トランジスタ（ＦＥＴ）構造を示してい
る。図１に示されるバイポーラ構造において、ｐ型基板
１を形成し、この基板内に通常のｎｐｎバイポーラ・ト
ランジスタ構造を形成するために既知の技術によりｎ-
型，ｐ+型，ｎ+型領域を設ける。基板の表面上には、絶
縁層２およびパッシベーション層３を、堆積し、これら
の層に、バイポーラ・トランジスタ構造のコレクタ，ベ
ース，エミッタ領域に対して電気コンタクトを作るため
に、ホール４を形成する。同様に、図２では、ＦＥＴ構
造を基板１内に形成し、ＦＥＴ構造のソースおよびドレ
イン領域に対して電気コンタクトを作るために、絶縁層
２およびパッシベーション層３内にホール４を形成す
る。例えばショトッキーバリア・コンタクトのような電
気コンタクトを半導体構造に作ることが必要とされる例
が他にもあることは当業者にとって自明であろう。
【００１２】本発明は、図１および図２に示されるよう
な、コンタクト・プラグ金属に対して、準備される状態
にまで処理された基板上に、必要なプラグパターンを描
画し、下側半導体デバイス・コンタクトに位置決めされ
たリフトオフ・ステンシル（ｓｔｅｎｃｉｌ）を定め、
次に、Ｔｉ／Ｃｒ−ＣｒＯx／Ａｌ−Ｃｕ金属を蒸着に
より堆積する。ここに使用された用語Ｃｒ−ＣｒＯx
は、酸化クロムを含むクロムを表している。不所望な材
料をリフトオフした後に、二酸化シリコン絶縁体のブラ
ンケット層を堆積し、次に、基板をコンタクト・プラグ
の上部が露出するまで、化学機械研磨する。次に犠牲ア
ルミニウム合金を、絶縁層内にホールのパターンを残し
て、化学的にエッチング除去し、半導体表面をＴｉ／Ｃ
ｒ−ＣｒＯx層により保護する。Ｔｉおよびタングステ
ンの薄膜層を、スパッタ堆積し、次のＣＶＤタングステ
ン堆積のための接着層およびシード層として機能させ
る。ＣＶＤタングステン堆積が終了した後、基板を、化
学機械的に研磨して、余分な金属を除去する。これは、
デバイス・コンタクトへ自己整合されるタングステン・
プラグのパターンを残す。
【００１３】この方法の利点は、半導体表面が、Ｔｉお
よびＣｒ−ＣｒＯx膜により保護されるので、いかなる
反応性化学物質にも決して接触しないことである。これ
は、また、シリコン侵入のようなＣＶＤタングステンの
不所望な影響を防止する。添加クロムは、更に、シリコ
ン表面への六フッ化タングステンのいかなる浸出をも制
限する。チタンのコンタクト金属が最初に堆積されてい
るので、信頼性の良い低オーミック・コンタクトが実現
される。
【００１４】製造方法を、図３から説明する。図３にお
いて、基板１は、典型的なシリコンウエハを示してい
る。このシリコンウエハ内には、ＦＥＴトランジスタ，
バイポーラトランジスタ，ショットキーダイオード，不
揮発性デバイス，またはそれらの組合せのような、複数
の半導体デバイスが図１および図２で示したように製造
されている。デバイスの絶縁層２およびパッシベーショ
ン層３は、下側の半導体デバイスへコンタクトを作るた
めのホール４を有する。図では、簡単にするため１つの
ホールのみを示している。リフトオフ・ステンシル５
は、既知のリフトオフ技術より定められる。ステンシル
・パターンは、半導体基板内のコンタクトホール４の組
に対応している。必要ならば、このステンシルパターン
を、半導体のコンタクトホール４の選択群にのみ対応す
る開口を有するように、パーソナル化（ｐｅｒｓｏｎａ
ｌｉｚｅ）することができる。
【００１５】Ｔｉ層６，Ｃｒ−ＣｒＯx層７，Ａｌ−Ｃ
ｕ層８で構成される一連の金属を、図４に示されるよう
に、標準的な蒸着技術により堆積する。チタンを、ｎ型
シリコンに低コンタクト抵抗を得るために、および低バ
リア・ショットキー・ダイオードに対して用いる。ま
た、Ｃｒ−ＣｒＯxがチタンとＡｌ−Ｃｕ合金との間の
拡散バリアとして機能する。１×１０-5〜８×１０-5Ｔ
ｏｒｒの分圧で水蒸気を放出しながら、Ｃｒを蒸着する
ことによりＣｒ−ＣｒＯxを堆積する。この方法は、技
術的に知られ、米国特許第４，２１４，２５６号明細書
のような刊行物に記述されている。
【００１６】複合金属の全厚さをアルミニウム合金８に
より、プラグの所定の高さの約１．５倍の全高さに調整
する。リフトオフ・ステンシル５の高分子を、種々のリ
フトオフ技術に使用されるような標準的方法により分解
し、図５に示される三層金属６、７、８より成るプラグ
により表されたコンタクト・プラグのアレイを残す。
【００１７】次に、酸化物，窒化物またはポリイミドの
絶縁体９の層を、図６に示されるように、最終的に形成
されるべきプラグの高さの１．１倍の厚みに堆積する。
ウエハを、図７に示されるように、所望のプラグ高さに
なるように、既知の方法、例えば化学機械研磨，ＲＩ
Ｅ，それらの組合せのいずれかによって平坦化する。
【００１８】本発明の一実施例において、図８に示すよ
うに、アルミニウム合金８を、標準のリン酸−硝酸エッ
チングによりエッチング除去し、Ｔｉ／Ｃｒ−ＣｒＯx
層および絶縁層９のホールのアレイをそのまま残す。次
に、図９に示すように、チタン１０およびタングステン
１１の薄膜層を、熱蒸着またはスパッタリングにより物
理的に蒸着する。チタン層１０は、Ｃｒ−ＣｒＯxに対
し低抵抗コンタクトを作るために必要とされ、図１０に
示すように、タングステン層１１がＣＶＤタングステン
層１２蒸着の次の処理に対するシード層を与える。ＣＶ
Ｄタングステン層１２を、絶縁層９の厚さの０．９倍の
厚さの膜厚にいずれかの既知の方法によって堆積し、余
分なタングステンを化学機械研磨により除去し、図１１
に示される構造を形成する。これは、シリコン侵入を生
じる、処理中の不所望な化学反応から半導体表面を保護
しながら、半導体デバイスへ低抵抗オーミック・コンタ
クトを作る、自己整合された平坦化タングステン・プラ
グ１２のアレイを作る。
【００１９】本発明の他の実施例において、前述した初
期の工程で、絶縁体の化学機械研磨の後、例えば、Ｓｉ
Ｏ2絶縁体のブランケット層を堆積し、相互接続配線パ
ターンを、フォトレジストの多層構造内に定める。配線
パターンを、プラグの表面の上面が露出するまで、絶縁
体にエッチングにより形成する。次に、犠牲アルミニウ
ム合金を、化学的にエッチング除去し、コンタクト・プ
ラグ・パターンに対応し、デバイス・コンタクトホール
へ自己整合されたキャビティを残す。チタンおよびタン
グステンの薄膜層を接着およびシード層として機能させ
るためにスパッタ堆積し、次にＣＶＤタングステン堆積
の薄膜層が続く。次に、所望厚さのアルミニウム合金
を、堆積し、余分な金属を化学機械研磨法により研磨除
去する。この方法は、アルミニウム合金コンタクト・プ
ラグ、および側部と底部に裏打ちされたタングステンを
有する相互接続配線の積層構造を作る。
【００２０】本発明の実施例においては、半導体表面保
護およびオーミック・コンタクトの形成は、Ｔｉ層およ
びＣｒ−ＣｒＯx層によっている。したがって、図７ま
での方法は、全く同じである。図１２を参照すると、絶
縁体１３、例えば、酸化物，窒化物，ポリイミドまたは
それらの組合せの層を堆積する。絶縁層１３の厚さは、
相互接続配線の約１．２倍の所定の厚さである。
【００２１】図１３に示されるように、相互接続配線の
パターンを、絶縁層１３上部に多層レジスト系１４を使
用してフォトリソグラフィにより定める。次に、絶縁層
１３を、下側プラグ８の上面が露出するまで、反応的に
エッチングする。絶縁体厚みの変更またはそのエッチン
グ速度を考慮するためには、わずかなオーバエッチング
が望ましい。多層レジスト１４を、酸素プラズマにより
剥離し、図１４に示す構造を残す。次に、露出したアル
ミニウム８を、図１５に示すように、リン酸−硝酸によ
りエッチング除去する。図１６に示される構造を、まず
シード層に対してスパッタ堆積されるチタン１４の薄膜
層を形成し、続いてＣＶＤタングステン１５を約０．１
〜０．３ミクロン堆積することにより作製する。次に、
チタン１６の薄膜層、およびＡｌ−Ｃｕ１７の合金を、
物理的に蒸着する。Ａｌ−Ｃｕ合金１７の厚さは、相互
接続配線厚さおよびプラグ厚さの合計である。余分の金
属を、図１７に示すように化学機械研磨する。また、図
１７は、積層コンタクト・プラグとタングステン１５で
裏打ちされた導体金属１７の相互接続配線とを備える、
本発明に基づく最終の構造を示す。タングステン配線１
５は、基板１のシリコンと導体金属（例えば、Ａｌ−Ｃ
ｕ合金）との合金化に対してバリアとして機能する。タ
ングステンは、複雑なコンタクトホール構造内のいかな
る微小なクレバス（ｃｒｅｖｉｃｅ）もコンフォーマル
にコーティングするＣＶＤにより堆積し、および、コン
タクト・プラグの同軸コーティングを与え、それによ
り、有効なバリアを提供する。
【００２２】本発明の更に他の実施例においては、同軸
状にタングステン・コーティングされたレベル間コンタ
クト・プラグが絶縁層を経て下側レベル相互接続にコン
タクトし、その上にタングステンで裏打ちされた相互接
続配線の一体構造が形成される。これはコンタクト・プ
ラグ・パターンをフォトリソグラフィにより定め、反応
性イオンエッチングにより形成される。これは、図１８
〜図２１に示されている。本発明の実施例においては、
上側レベルの相互接続配線および下側レベルの相互接続
配線へのコンタクト・プラグ接続を、積層構造として同
時に作製する。図１７に示される状態に処理されたウエ
ハまたは基板より開始し、第２の相互接続配線金属およ
びコンタクト・プラグの所定の厚さの合計の約１．２倍
に等しい厚さの絶縁体１８を、図１８に示すように堆積
する。図１９に示すように、第２レベルすなわち上側レ
ベルの相互接続配線パターンを、絶縁体１８の上部にフ
ォトリソグラフィにより定め、絶縁体を所望かつ所定の
相互接続金属厚さより約２０％増しの深さに反応的にエ
ッチングし、レジストを除去する。レベル間コンタクト
・プラグ・パターンを定めるために、基板を多層レジス
トで再コーティングする。図２０に示すように、絶縁体
１８を、下側の金属１７の上面が露出するまで、更にエ
ッチングし、次に、レジストを除去する。Ｔｉ層１９
と、ＣＶＤタングステンの薄膜層２０と、他のＴｉ層２
１と、導体金属２２とを堆積し、および余分の金属を化
学機械研磨する更なる処理工程は、図１６および図１７
に関して上述した処理工程による。積層導体金属２２の
一部であるレベル間のコンタクト・プラグは、タングス
テンの同軸状および底部のコーティングを有し、また、
導体金属２２の一部である相互接続配線は、露出縁部お
よび底部においてタングステンで裏打ちされている。
【００２３】上述した実施例の変形例として、絶縁層を
経て下側レベル相互接続へのコンタクトを作る同軸状に
タングステン・コーティングされたレベル間コンタクト
・プラグの上に形成されるタングステンで裏打ちされた
相互接続の一体構造が、図２２および図２３に示される
ように作られる。この変形例において、上側レベルの相
互接続配線と下側レベルの相互接続配線へのコンタクト
・プラグ接続とを、積層構造として同時ではあるが、処
理工程でわずかに異なる順序で作製する。図１７に示さ
れる状態に処理されたウエハまたは基板より開始して、
厚さが第２の相互接続配線金属およびコンタクト・プラ
グの所定の厚さの合計の約１．２倍に等しい絶縁層１８
を、図１８に示すように堆積する。次に、図２２に示す
ように、コンタクト・プラグ・パターンを、絶縁体１８
の上部に、最初にフォトリソグラフィにより定め、絶縁
体を反応的にエッチングし、レジストを除去する。基板
は、相互接続配線パターンを定めるために多層レジスト
で再コーティングする。絶縁体１８を、図２３に示すよ
うに、下側の金属１７上面が露出するまで、更にエッチ
ングし、次に、レジストを除去する。更なる処理工程
は、図１６と図１７に関して前述した処理工程による。
【００２４】前述した指針と説明が与えられたならば、
当業者は本発明の製造方法および構造の他の実施例を提
案できることは明らかである。例えば、窒素含有チタ
ン、タンタル、または窒素含有タンタルを、バリア層と
してＣｒ−ＣｒＯxに換えることができる。絶縁体は、
有機，無機成分またはそれらの組合せを含むことができ
る。それ故、上述した実施例は、単なる一例であり、当
業者は、実施例を考慮して種々の変更および変形を提案
でき、これらは本発明の趣旨と範囲に含まれる。
【００２５】
【発明の効果】本発明によれば、半導体デバイスおよび
相互接続にコンタクトを作るための低コンタクト抵抗、
高コンダクタンス・コンタクト・プラグを有する、信頼
できる、高歩留り、高密度の半導体構造を製造すること
ができる。
【図面の簡単な説明】
【図１】典型的なバイポーラトランジスタデバイス構造
の普通の半導体基板の簡単な断面図である。
【図２】典型的な電界効果トランジスタ（ＦＥＴ）デバ
イス構造の普通の半導体基板の簡単な断面図である。
【図３】低オーミック・コンタクト固体タングステン・
コンタクト・プラグを定めるための、本発明による一連
の処理によって基板作製が進展するに従っての、半導体
コンタクトの詳細な断面図である。
【図４】低オーミック・コンタクト固体タングステン・
コンタクト・プラグを定めるための、本発明による一連
の処理によって基板作製が進展するに従っての、半導体
コンタクトの詳細な断面図である。
【図５】低オーミック・コンタクト固体タングステン・
コンタクト・プラグを定めるための、本発明による一連
の処理によって基板作製が進展するに従っての、半導体
コンタクトの詳細な断面図である。
【図６】低オーミック・コンタクト固体タングステン・
コンタクト・プラグを定めるための、本発明による一連
の処理によって基板作製が進展するに従っての、半導体
コンタクトの詳細な断面図である。
【図７】低オーミック・コンタクト固体タングステン・
コンタクト・プラグを定めるための、本発明による一連
の処理によって基板作製が進展するに従っての、半導体
コンタクトの詳細な断面図である。
【図８】低オーミック・コンタクト固体タングステン・
コンタクト・プラグを定めるための、本発明による一連
の処理によって基板作製が進展するに従っての、半導体
コンタクトの詳細な断面図である。
【図９】低オーミック・コンタクト固体タングステン・
コンタクト・プラグを定めるための、本発明による一連
の処理によって基板作製が進展するに従っての、半導体
コンタクトの詳細な断面図である。
【図１０】低オーミック・コンタクト固体タングステン
・コンタクト・プラグを定めるための、本発明による一
連の処理によって基板作製が進展するに従っての、半導
体コンタクトの詳細な断面図である。
【図１１】低オーミック・コンタクト固体タングステン
・コンタクト・プラグを定めるための、本発明による一
連の処理によって基板作製が進展するに従っての、半導
体コンタクトの詳細な断面図である。
【図１２】積層構造としてコンタクト・プラグおよび相
互接続配線を同時に作成するための、図７に示す段階か
ら続く処理工程を示す詳細な断面図である。
【図１３】積層構造としてコンタクト・プラグおよび相
互接続配線を同時に作成するための、図７に示す段階か
ら続く処理工程を示す詳細な断面図である。
【図１４】積層構造としてコンタクト・プラグおよび相
互接続配線を同時に作成するための、図７に示す段階か
ら続く処理工程を示す詳細な断面図である。
【図１５】積層構造としてコンタクト・プラグおよび相
互接続配線を同時に作成するための、図７に示す段階か
ら続く処理工程を示す詳細な断面図である。
【図１６】積層構造としてコンタクト・プラグおよび相
互接続配線を同時に作成するための、図７に示す段階か
ら続く処理工程を示す詳細な断面図である。
【図１７】積層構造としてコンタクト・プラグおよび相
互接続配線を同時に作成するための、図７に示す段階か
ら続く処理工程を示す詳細な断面図である。
【図１８】上側レベルの積層コンタクト・プラグおよび
相互接続配線を同時に作成するための、図１７の段階か
ら続く処理工程を示す詳細な断面図である。
【図１９】上側レベルの積層コンタクト・プラグおよび
相互接続配線を同時に作成するための、図１７の段階か
ら続く処理工程を示す詳細な断面図である。
【図２０】上側レベルの積層コンタクト・プラグおよび
相互接続配線を同時に作成するための、図１７の段階か
ら続く処理工程を示す詳細な断面図である。
【図２１】上側レベルの積層コンタクト・プラグおよび
相互接続配線を同時に作成するための、図１７の段階か
ら続く処理工程を示す詳細な断面図である。
【図２２】上側レベルの積層コンタクト・プラグおよび
相互接続配線を同時に作成するための、図１７の段階か
ら続く他の処理工程を示す詳細な断面図である。
【図２３】上側レベルの積層コンタクト・プラグおよび
相互接続配線を同時に作成するための、図１７の段階か
ら続く他の処理工程を示す詳細な断面図である。
【符号の説明】
１ 基板 ２，１３，１８ 絶縁層 ３ パッシベーション層 ４ ホール ５ リフトオフ・ステンシル ６，２１ Ｔｉ層 ７ Ｃｒ−ＣｒＯx ８，１７ Ａｌ−Ｃｕ層 ９ ポリイミド層 １０，１６，１９ チタン層 １１ タングステン層 １２，１５，２０ ＣＶＤタングステン層 １４ 多層レジスト ２２ 導体金属
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケヴィン・ジャック・ハッチングス アメリカ合衆国 ニューヨーク州 ミド ルタウン ボックス 385 アールディ ー ８ (72)発明者 ハザーラ・シンフ・ラソール アメリカ合衆国 ニューヨーク州 スト ームヴィル ジュディス ドライブ 27 (56)参考文献 特開 昭63−205951（ＪＰ，Ａ) 特開 平４−199628（ＪＰ，Ａ) 特開 平４−271144（ＪＰ，Ａ) 特開 平５−67615（ＪＰ，Ａ) 特開 平５−234935（ＪＰ，Ａ) 特開 平５−283536（ＪＰ，Ａ) 特開 昭62−1232（ＪＰ，Ａ) 特開 平５−114578（ＪＰ，Ａ) 特開 平１−222442（ＪＰ，Ａ) 特開 平１−41240（ＪＰ，Ａ) 特開 昭63−257268（ＪＰ，Ａ) 特開 昭54−36178（ＪＰ，Ａ) 特開 昭61−284937（ＪＰ，Ａ) 特開 平５−29316（ＪＰ，Ａ) 特開 平５−62933（ＪＰ，Ａ) 特開 平５−326517（ＪＰ，Ａ) 特開 昭55−163860（ＪＰ，Ａ) 特開 平３−154331（ＪＰ，Ａ) 特開 平５−102075（ＪＰ，Ａ)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】活性領域を露出させるコンタクトホールが
    形成された絶縁体の第１の層を有する半導体基板の前記
    活性領域へのオーミック・コンタクトを形成するコンタ
    クト・プラグの製造方法において、 少なくともいくつかの前記コンタクトホールに対応する
    ホールのパターンを有するリフトオフ・ステンシルを、
    前記絶縁体の第１の層上に形成する工程と、 前記リフトオフ・ステンシル上および前記コンタクトホ
    ール内に、オーミック層，バリア層および犠牲層を堆積
    し、三層金属構造を形成する工程と、 前記少なくともいくつかのコンタクトホール内に前記三
    層金属構造を残して前記リフトオフ・ステンシルを除去
    する工程と、 前記絶縁体の第１の層および前記三層金属構造上に絶縁
    体の第２の層を堆積し、前記三層金属構造が露出するま
    で前記絶縁体の第２の層を除去する工程と、 エッチングにより前記犠牲層を除去し、前記オーミック
    層とバリア層に自己整合したホールを前記絶縁体の第２
    の層に残す工程と、 前記ホールおよび前記絶縁体の第２の層上にＣＶＤタン
    グステンのブランケット層を堆積する工程と、 を含むことを特徴とするコンタクト・プラグの製造方
    法。
  2. 【請求項２】請求項１記載のコンタクト・プラグの製造
    方法において、 前記オーミック層がＴｉであり、前記バリア層がＣｒ−
    ＣｒＯxであることを特徴とするコンタクト・プラグの
    製造方法。
  3. 【請求項３】活性領域を露出させるコンタクトホールが
    形成された絶縁体の第１の層を有する半導体基板の前記
    活性領域へのオーミック・コンタクトを形成するコンタ
    クト・プラグの製造方法において、 少なくともいくつかの前記コンタクトホールに対応する
    ホールのパターンを有するリフトオフ・ステンシルを、
    前記絶縁体上に形成する工程と、 前記リフトオフ・ステンシル上および前記コンタクトホ
    ール内に、オーミック層，バリア層および犠牲層を堆積
    し、三層金属構造を形成する工程と、 前記少なくともいくつかのコンタクトホール内に前記三
    層金属構造を残して前記ステンシル層を除去する工程
    と、 前記絶縁体および前記三層金属構造上に絶縁体の第２の
    層を堆積し、前記三層金属構造が露出するまで前記絶縁
    体の第２の層を除去する工程と、 前記絶縁体の第２の層を除去する工程に続いて前記絶縁
    体の第２の層および前記三層金属構造上に絶縁体の第３
    の層を堆積する工程と、 前記絶縁体の第３の層の上部に相互接続配線をフォトリ
    ソグラフィにより形成する工程と、 前記三層金属構造の場所で前記三層金属構造が露出する
    まで前記絶縁体の第３の層にエッチングで開口を形成
    し、次に、前記犠牲層を除去して、コンタクトに、およ
    びオーミック層とバリア層に自己整合したホールを残す
    工程と、 前記開口内にＣＶＤタングステンの薄膜層を堆積する工
    程と、 前記タングステンの薄膜層の上に導体金属を堆積する工
    程と、 前記導体金属を前記絶縁体の第３の層と共に研磨して前
    記導体金属を前記絶縁体の第３の層を平坦化し、タング
    ステンで囲まれ自己整合した導体金属を、一体的構造の
    コンタクト・プラグとして残す工程と、 を含むことを特徴とするコンタクト・プラグの製造方
    法。
  4. 【請求項４】請求項３記載のコンタクト・プラグの製造
    方法において、同項記載の最後の工程に続いて、 絶縁体の第４の層を堆積する工程と、 前記絶縁体の第４の層の上部に上側レベルの相互接続配
    線のリソグラフィ・パターンを形成する工程と、 前記絶縁体の第４の層を、該層上の前記相互接続配線の
    所望の厚さの２０％増しの深さまでエッチングする工程
    と、 前記絶縁体の第３の層上の相互接続配線と前記絶縁体の
    第４の層上の相互接続配線とを相互接続するレベル間相
    互接続プラグのリソグラフィ・パターンを前記第４のブ
    ランケット層に形成する工程と、 前記絶縁体の第４の層の前記リソグラフィ・パターンの
    部分を、前記コンタクト・プラグが露出する点まで、更
    にエッチングする工程と、 前記絶縁体の第４の層および前記露出したコンタクト・
    プラグ上にＣＶＤタングステンの薄膜層を堆積する工程
    と、 前記ＣＶＤタングステン薄膜層上に導電金属を堆積する
    工程と、 前記導体金属を前記絶縁体の第４の層と共に研磨して前
    記導体金属および前記絶縁体の第４の層を平坦化し、タ
    ングステンで囲まれ自己整合した導体金属を、 一体的構造のレベル間相互接続コンタクト・プラグとし
    て残す工程と、 を更に含むことを特徴とするコンタクト・プラグの製造
    方法。
JP5334516A 1993-01-19 1993-12-28 コンタクト・プラグの製造方法 Expired - Lifetime JP2576820B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US005961 1993-01-19
US08/005,961 US5434451A (en) 1993-01-19 1993-01-19 Tungsten liner process for simultaneous formation of integral contact studs and interconnect lines

Publications (2)

Publication Number Publication Date
JPH06244135A JPH06244135A (ja) 1994-09-02
JP2576820B2 true JP2576820B2 (ja) 1997-01-29

Family

ID=21718580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5334516A Expired - Lifetime JP2576820B2 (ja) 1993-01-19 1993-12-28 コンタクト・プラグの製造方法

Country Status (3)

Country Link
US (1) US5434451A (ja)
EP (1) EP0609635A1 (ja)
JP (1) JP2576820B2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357397A (en) * 1993-03-15 1994-10-18 Hewlett-Packard Company Electric field emitter device for electrostatic discharge protection of integrated circuits
US5448111A (en) * 1993-09-20 1995-09-05 Fujitsu Limited Semiconductor device and method for fabricating the same
JP3469976B2 (ja) * 1995-10-19 2003-11-25 三菱電機株式会社 多層配線の形成方法
US5830774A (en) * 1996-06-24 1998-11-03 Motorola, Inc. Method for forming a metal pattern on a substrate
US5795831A (en) * 1996-10-16 1998-08-18 Ulvac Technologies, Inc. Cold processes for cleaning and stripping photoresist from surfaces of semiconductor wafers
US5963828A (en) * 1996-12-23 1999-10-05 Lsi Logic Corporation Method for tungsten nucleation from WF6 using titanium as a reducing agent
US5981374A (en) * 1997-04-29 1999-11-09 International Business Machines Corporation Sub-half-micron multi-level interconnection structure and process thereof
US5899738A (en) * 1997-05-23 1999-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making metal plugs in stacked vias for multilevel interconnections and contact openings while retaining the alignment marks without requiring extra masking steps
US6130161A (en) 1997-05-30 2000-10-10 International Business Machines Corporation Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
US6069068A (en) * 1997-05-30 2000-05-30 International Business Machines Corporation Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
US6033977A (en) * 1997-06-30 2000-03-07 Siemens Aktiengesellschaft Dual damascene structure
US6133139A (en) * 1997-10-08 2000-10-17 International Business Machines Corporation Self-aligned composite insulator with sub-half-micron multilevel high density electrical interconnections and process thereof
KR100526573B1 (ko) * 1998-06-30 2006-01-12 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
US6245668B1 (en) * 1998-09-18 2001-06-12 International Business Machines Corporation Sputtered tungsten diffusion barrier for improved interconnect robustness
US6436814B1 (en) 2000-11-21 2002-08-20 International Business Machines Corporation Interconnection structure and method for fabricating same
US6869853B1 (en) 2002-12-18 2005-03-22 Cypress Semiconductor Corporation Fabrication of a bipolar transistor using a sacrificial emitter
US7273808B1 (en) 2003-02-03 2007-09-25 Novellus Systems, Inc. Reactive barrier/seed preclean process for damascene process
US6825561B1 (en) 2003-06-19 2004-11-30 International Business Machines Corporation Structure and method for eliminating time dependent dielectric breakdown failure of low-k material
US7435648B2 (en) * 2006-07-26 2008-10-14 Macronix International Co., Ltd. Methods of trench and contact formation in memory cells
US7531443B2 (en) * 2006-12-08 2009-05-12 Micron Technology, Inc. Method and system for fabricating semiconductor components with through interconnects and back side redistribution conductors
US8691687B2 (en) 2010-01-07 2014-04-08 International Business Machines Corporation Superfilled metal contact vias for semiconductor devices
DE102013104953B4 (de) 2013-05-14 2023-03-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
US9773737B2 (en) 2015-11-23 2017-09-26 International Business Machines Corporation Advanced metallization for damage repair
US9601432B1 (en) 2015-11-23 2017-03-21 International Business Machines Corporation Advanced metallization for damage repair

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4029562A (en) * 1976-04-29 1977-06-14 Ibm Corporation Forming feedthrough connections for multi-level interconnections metallurgy systems
US4214256A (en) * 1978-09-08 1980-07-22 International Business Machines Corporation Tantalum semiconductor contacts and method for fabricating same
US4410622A (en) * 1978-12-29 1983-10-18 International Business Machines Corporation Forming interconnections for multilevel interconnection metallurgy systems
JPS55163860A (en) * 1979-06-06 1980-12-20 Toshiba Corp Manufacture of semiconductor device
US4519872A (en) * 1984-06-11 1985-05-28 International Business Machines Corporation Use of depolymerizable polymers in the fabrication of lift-off structure for multilevel metal processes
JPS62274715A (ja) * 1986-05-23 1987-11-28 Nec Corp 半導体装置の製造方法
US4884123A (en) * 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US5008216A (en) * 1988-10-03 1991-04-16 International Business Machines Corporation Process for improved contact stud structure for semiconductor devices
EP0425787A3 (en) * 1989-10-31 1993-04-14 International Business Machines Corporation Method for fabricating high circuit density, self-aligned metal lines to contact windows
DE59009067D1 (de) * 1990-04-27 1995-06-14 Siemens Ag Verfahren zur Herstellung einer Öffnung in einem Halbleiterschichtaufbau und dessen Verwendung zur Herstellung von Kontaktlöchern.
JPH04199628A (ja) * 1990-11-29 1992-07-20 Seiko Epson Corp 半導体装置の製造方法
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
US5250467A (en) * 1991-03-29 1993-10-05 Applied Materials, Inc. Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
JPH0567615A (ja) * 1991-04-03 1993-03-19 Sharp Corp 半導体装置及びその製造方法
JPH05234935A (ja) * 1992-02-20 1993-09-10 Matsushita Electron Corp 半導体装置及びその製造方法
JPH05283536A (ja) * 1992-03-31 1993-10-29 Nec Corp 半導体装置のコンタクトホール埋め込み方法

Also Published As

Publication number Publication date
EP0609635A1 (en) 1994-08-10
JPH06244135A (ja) 1994-09-02
US5434451A (en) 1995-07-18

Similar Documents

Publication Publication Date Title
JP2576820B2 (ja) コンタクト・プラグの製造方法
US5055423A (en) Planarized selective tungsten metallization system
US5155064A (en) Fabrication method of a semiconductor device having a planarized surface
JPH06283525A (ja) 金属配線の形成方法
JP3520114B2 (ja) 半導体装置の製造方法
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
US4855252A (en) Process for making self-aligned contacts
US5338702A (en) Method for fabricating tungsten local interconnections in high density CMOS
KR0180287B1 (ko) 반도체장치의 배선구조 및 그의 제조방법
JPS63244858A (ja) 金属配線の形成方法
JPH03244126A (ja) 半導体装置の製造方法
JPH0817918A (ja) 半導体装置及びその製造方法
US5882992A (en) Method for fabricating Tungsten local interconnections in high density CMOS circuits
JPH07169835A (ja) 半導体素子のメタルプラグの形成方法
JP3080073B2 (ja) 半導体装置の製造方法
JP3376965B2 (ja) 半導体装置及びその製造方法
JP3353524B2 (ja) 接続孔を形成する工程を有する半導体装置の製造方法
JPH08139190A (ja) 半導体装置の製造方法
JP2000208620A (ja) 半導体装置の製造方法
JPH0786209A (ja) 半導体装置の製造方法
JP2723560B2 (ja) 半導体装置の製造方法
JPH08203899A (ja) 半導体装置の製造方法
JPH10173051A (ja) 配線形成方法
JPH06275729A (ja) 半導体装置の製造方法
JPH04266048A (ja) 半導体装置の製造方法