JPH0567615A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0567615A JPH0567615A JP5161092A JP5161092A JPH0567615A JP H0567615 A JPH0567615 A JP H0567615A JP 5161092 A JP5161092 A JP 5161092A JP 5161092 A JP5161092 A JP 5161092A JP H0567615 A JPH0567615 A JP H0567615A
- Authority
- JP
- Japan
- Prior art keywords
- refractory metal
- film
- layer
- semiconductor device
- burying layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 所望の深さの高融点金属埋め込み層を２μｍ
越えると深い配線接続穴においても良好に形成できるこ
と。 【構成】 高集積半導体素子の配線接続穴での高融点金
属埋め込み層を、第１の高融点金属埋め込み層４、高融
点金属中敷き膜５、第２の高融点金属埋め込み層９のサ
ンドウィッチ構造とする。 【効果】 ２μｍ程度の深い配線接続穴においても良好
な高融点金属埋め込み層の形成が可能となる。
越えると深い配線接続穴においても良好に形成できるこ
と。 【構成】 高集積半導体素子の配線接続穴での高融点金
属埋め込み層を、第１の高融点金属埋め込み層４、高融
点金属中敷き膜５、第２の高融点金属埋め込み層９のサ
ンドウィッチ構造とする。 【効果】 ２μｍ程度の深い配線接続穴においても良好
な高融点金属埋め込み層の形成が可能となる。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置及びその製
造方法に関する。更に詳しくは１６ＭＤＲＡＭなどの高
記憶容量メモリ、高速・高集積のマイクロプロセッサ、
ゲートアレイを実現する高集積の半導体装置の配線接続
穴の埋め込み層の構成とその形成方法に関するものであ
る。
造方法に関する。更に詳しくは１６ＭＤＲＡＭなどの高
記憶容量メモリ、高速・高集積のマイクロプロセッサ、
ゲートアレイを実現する高集積の半導体装置の配線接続
穴の埋め込み層の構成とその形成方法に関するものであ
る。
【０００２】
【従来の技術及び発明が解決しようとする課題】上層配
線との接触穴としての配線接続穴にタングステンなどの
高融点金属を選択的に埋め込む技術（以後、タングステ
ンなどの選択成長と呼ぶ）が従来からある。しかし、配
線接続穴の深さが２μｍ以上の場合には、タングステン
などの選択成長を良好に行うことができない。
線との接触穴としての配線接続穴にタングステンなどの
高融点金属を選択的に埋め込む技術（以後、タングステ
ンなどの選択成長と呼ぶ）が従来からある。しかし、配
線接続穴の深さが２μｍ以上の場合には、タングステン
などの選択成長を良好に行うことができない。
【０００３】半導体の高集積化が進むにつれ配線接続穴
の深さは深くなっており、従来の技術ではタングステン
などの選択成長を良好に行うことが困難になっている。
この発明は、２μｍを越える深い配線穴においても高融
点金属の埋め込み層の形成が可能な半導体装置の製造方
法を提供するものである。
の深さは深くなっており、従来の技術ではタングステン
などの選択成長を良好に行うことが困難になっている。
この発明は、２μｍを越える深い配線穴においても高融
点金属の埋め込み層の形成が可能な半導体装置の製造方
法を提供するものである。
【０００４】
【課題を解決するための手段】この発明によれば、高集
積半導体素子の配線接続穴での高融点金属埋め込み層
が、第１の高融点金属埋め込み層・高融点金属中敷き膜
・第２の高融点金属埋め込み層のサンドウィッチ構造か
らなる半導体装置が提供される。この発明の高集積半導
体素子は、例えば記憶容量が１６メカビットのダイナミ
ックランダムアクセスメモリ装置、高速・高集積のマイ
クロプロセッサ、ゲートアレイ等の半導体装置を構成す
るためのものであって、半導体基板上に、例えばトラン
ジスタ、キャパシタ等が適宜配設され配線されてなる。
積半導体素子の配線接続穴での高融点金属埋め込み層
が、第１の高融点金属埋め込み層・高融点金属中敷き膜
・第２の高融点金属埋め込み層のサンドウィッチ構造か
らなる半導体装置が提供される。この発明の高集積半導
体素子は、例えば記憶容量が１６メカビットのダイナミ
ックランダムアクセスメモリ装置、高速・高集積のマイ
クロプロセッサ、ゲートアレイ等の半導体装置を構成す
るためのものであって、半導体基板上に、例えばトラン
ジスタ、キャパシタ等が適宜配設され配線されてなる。
【０００５】この高集積半導体素子は、通常半導体基板
の内部と表面上に配設され配線されると共にこの上に層
間絶縁膜を介在させて更にその上に配設され配線され
る。層間絶縁膜の下の配線は、層間絶縁膜の所定位置に
形成された配線接続穴に埋設された高融点金属埋め込み
層を通して上の配線と接続される。この配線接続穴は、
通常深さが０．６〜２．０μｍ、幅が０．６〜０．８μ
ｍである。
の内部と表面上に配設され配線されると共にこの上に層
間絶縁膜を介在させて更にその上に配設され配線され
る。層間絶縁膜の下の配線は、層間絶縁膜の所定位置に
形成された配線接続穴に埋設された高融点金属埋め込み
層を通して上の配線と接続される。この配線接続穴は、
通常深さが０．６〜２．０μｍ、幅が０．６〜０．８μ
ｍである。
【０００６】高融点金属埋め込み層は、第１の高融点金
属埋め込み層・高融点金属中敷き膜・第２の高融点金属
埋め込み層のサンドウィッチ構造からなる。第１の高融
点金属埋め込み層と第２の高融点金属埋め込み層は、何
れか一方に選択ＣＶＤ法を他方にブランケットＣＶＤ法
を用いて形成されていてもよいし、両方共選択ＣＶＤ法
またはブランケットＣＶＤ法を用いて形成されていても
よい。
属埋め込み層・高融点金属中敷き膜・第２の高融点金属
埋め込み層のサンドウィッチ構造からなる。第１の高融
点金属埋め込み層と第２の高融点金属埋め込み層は、何
れか一方に選択ＣＶＤ法を他方にブランケットＣＶＤ法
を用いて形成されていてもよいし、両方共選択ＣＶＤ法
またはブランケットＣＶＤ法を用いて形成されていても
よい。
【０００７】第１と第２の高融点金属埋め込み層は、ブ
ランケットＣＶＤ法を用いて形成する場合に、予め例え
ばＴｉ膜、ＴｉＮ膜等を形成するのでこれらの膜も第１
及び／又は第２の高融点金属埋め込み層に含まれるもの
とする。第１と第２の高融点埋め込み層は、例えばタン
グステン、ＴｉＮ等から構成される。これらは両方共タ
ングステンで形成するのが好ましい。
ランケットＣＶＤ法を用いて形成する場合に、予め例え
ばＴｉ膜、ＴｉＮ膜等を形成するのでこれらの膜も第１
及び／又は第２の高融点金属埋め込み層に含まれるもの
とする。第１と第２の高融点埋め込み層は、例えばタン
グステン、ＴｉＮ等から構成される。これらは両方共タ
ングステンで形成するのが好ましい。
【０００８】また、第１及び第２の高融点金属埋め込み
層は、通常厚みが０．５〜１．５μｍである。厚みが
１．５μｍを越えると、均一な高融点金属埋め込み層が
得られなくなるので好ましくない。厚みが０．５μｍ未
満では約２μｍ以上の配線接合穴を埋設する際の工程が
多くなるので好ましくない。高融点金属中敷き膜は、第
１及び第２の高融点金属埋め込み層を電気的に接続する
ためのものであって、第１及び第２の高融点金属埋め込
み層と十分に接触するように第１及び第２の高融点金属
埋め込み層より広幅とするのが好ましい。この幅は、通
常１．２〜１．４μｍである。第１又は第２の高融点金
属埋め込み層の厚さが約１μｍ以下であっても高融点金
属中敷き膜を介して２層以上積層すれば２μｍを越える
深い配線接続穴においても高融点金属埋め込み層の良好
な形成が可能となる。この中敷き膜の材料としてはタン
グステンやチタニウム・タングステン合金等が挙げられ
る。この際、中敷き膜には埋め込み層と同一の組成を用
いるよりは異なる組成の高融点金属を用いても良いし、
同じ組成の高融点金属を用いても良い。
層は、通常厚みが０．５〜１．５μｍである。厚みが
１．５μｍを越えると、均一な高融点金属埋め込み層が
得られなくなるので好ましくない。厚みが０．５μｍ未
満では約２μｍ以上の配線接合穴を埋設する際の工程が
多くなるので好ましくない。高融点金属中敷き膜は、第
１及び第２の高融点金属埋め込み層を電気的に接続する
ためのものであって、第１及び第２の高融点金属埋め込
み層と十分に接触するように第１及び第２の高融点金属
埋め込み層より広幅とするのが好ましい。この幅は、通
常１．２〜１．４μｍである。第１又は第２の高融点金
属埋め込み層の厚さが約１μｍ以下であっても高融点金
属中敷き膜を介して２層以上積層すれば２μｍを越える
深い配線接続穴においても高融点金属埋め込み層の良好
な形成が可能となる。この中敷き膜の材料としてはタン
グステンやチタニウム・タングステン合金等が挙げられ
る。この際、中敷き膜には埋め込み層と同一の組成を用
いるよりは異なる組成の高融点金属を用いても良いし、
同じ組成の高融点金属を用いても良い。
【０００９】この発明においては、第２の高融点金属埋
め込み層の上に上の配線が配置され半導体装置が構成さ
れる。この発明の半導体装置は、例えば次のようにして
製造することができる。すなわち、第１層間絶縁膜を形
成した半導体基板上に、レジストパターンをマスクにし
て第１層間絶縁膜に配線接続穴を形成し、この接続穴に
選択ＣＶＤ法またはブランケットＣＶＤ法で第１の高融
点金属埋め込み層を形成し、その後スパッタリング法で
高融点金属中敷き層を堆積し、この中敷き層を、投影露
光法で形成したレジストパターンをマスクにして、上記
配線接続穴における第１の高融点金属埋め込み層を覆う
ようにパターニングして高融点金属中敷き膜を形成し、
次に第２層間絶縁膜を形成し、レジストパターンをマス
クとして第２層間絶縁膜に更に配線接続穴を形成し、こ
の配線接続穴に選択ＣＶＤ法またはブランケットＣＶＤ
法で第２の高融点金属埋め込み層を形成し、所望の深さ
の高融点金属埋め込み層を形成し、この上に上の配線層
を形成して半導体装置を製造する。
め込み層の上に上の配線が配置され半導体装置が構成さ
れる。この発明の半導体装置は、例えば次のようにして
製造することができる。すなわち、第１層間絶縁膜を形
成した半導体基板上に、レジストパターンをマスクにし
て第１層間絶縁膜に配線接続穴を形成し、この接続穴に
選択ＣＶＤ法またはブランケットＣＶＤ法で第１の高融
点金属埋め込み層を形成し、その後スパッタリング法で
高融点金属中敷き層を堆積し、この中敷き層を、投影露
光法で形成したレジストパターンをマスクにして、上記
配線接続穴における第１の高融点金属埋め込み層を覆う
ようにパターニングして高融点金属中敷き膜を形成し、
次に第２層間絶縁膜を形成し、レジストパターンをマス
クとして第２層間絶縁膜に更に配線接続穴を形成し、こ
の配線接続穴に選択ＣＶＤ法またはブランケットＣＶＤ
法で第２の高融点金属埋め込み層を形成し、所望の深さ
の高融点金属埋め込み層を形成し、この上に上の配線層
を形成して半導体装置を製造する。
【００１０】第１と第２の各高融点金属埋め込み層とし
てはタングステンやＴｉＮなどの選択成長可能な高融点
金属材料が用いられる。タングステンの選択ＣＶＤ法
は、例えばＷＦ6 をＳｉＨ4 やＨ2 等で還元することに
より行うことができる。タングステンのブランケットＣ
ＶＤ法は、例えば予めＴｉ膜とＴｉＮ膜を積層した後、
この上に例えばＷＦ6 とＳｉＨ4 やＨ2 等を用いてＴｉ
Ｎ膜の上にＷ膜を形成し、Ｗ膜をエッチバックし、Ｔｉ
膜とＴｉＮ膜を適宜エッチングして行うことができる。
てはタングステンやＴｉＮなどの選択成長可能な高融点
金属材料が用いられる。タングステンの選択ＣＶＤ法
は、例えばＷＦ6 をＳｉＨ4 やＨ2 等で還元することに
より行うことができる。タングステンのブランケットＣ
ＶＤ法は、例えば予めＴｉ膜とＴｉＮ膜を積層した後、
この上に例えばＷＦ6 とＳｉＨ4 やＨ2 等を用いてＴｉ
Ｎ膜の上にＷ膜を形成し、Ｗ膜をエッチバックし、Ｔｉ
膜とＴｉＮ膜を適宜エッチングして行うことができる。
【００１１】
【作用】高融点金属中敷き膜が、膜厚約１μｍ以下の第
１と第２の高融点金属埋め込み層を電気的に接続して約
２μｍ以上の配線接続穴に高融点金属埋め込み層を形成
する。
１と第２の高融点金属埋め込み層を電気的に接続して約
２μｍ以上の配線接続穴に高融点金属埋め込み層を形成
する。
【００１２】
【実施例】実施例１ 以下、この発明の実施例を図面を用いて説明する。図１
に示すように、Ｓｉ基板１上に第１層間絶縁膜として１
μｍ厚のＳｉＯ2 膜２を堆積後、投影露光法で形成した
レジストパターン３をマスクにしてＲＩＥの異方性エッ
チングで第１層間絶縁膜２をエッチングして深さ１μｍ
の接続穴２ａを開口させる（図２）。その後ＷＦ6 をＳ
ｉＨ4 で還元する選択ＣＶＤ方にてタングステンの選択
成長を行って埋め込み膜４を形成する。その後スパッタ
法にてＴｉＷの高融点金属層を堆積し（図示せず）、投
影露光法で形成したレジストパターン６をマスクにして
ＲＩＥ等の異方性エッチングでＴｉＷの高融点金属膜を
形成する（図３）。その後第２層間絶縁膜としてのＳｉ
Ｏ2 膜７を１μｍ程度堆積し、投影露光法で形成したレ
ジストパターン８をマスクにしてＲＩＥの異方性エッチ
ングで第２層間絶縁膜７をエッチングして深さ１μｍの
接続穴７ａを開口させる（図４）。その後、上記ＴｉＷ
高融点金属膜５に対し選択ＣＶＤ法にてタングステン選
択成長を行って１μｍ厚の埋め込み膜９を形成する（図
５）。
に示すように、Ｓｉ基板１上に第１層間絶縁膜として１
μｍ厚のＳｉＯ2 膜２を堆積後、投影露光法で形成した
レジストパターン３をマスクにしてＲＩＥの異方性エッ
チングで第１層間絶縁膜２をエッチングして深さ１μｍ
の接続穴２ａを開口させる（図２）。その後ＷＦ6 をＳ
ｉＨ4 で還元する選択ＣＶＤ方にてタングステンの選択
成長を行って埋め込み膜４を形成する。その後スパッタ
法にてＴｉＷの高融点金属層を堆積し（図示せず）、投
影露光法で形成したレジストパターン６をマスクにして
ＲＩＥ等の異方性エッチングでＴｉＷの高融点金属膜を
形成する（図３）。その後第２層間絶縁膜としてのＳｉ
Ｏ2 膜７を１μｍ程度堆積し、投影露光法で形成したレ
ジストパターン８をマスクにしてＲＩＥの異方性エッチ
ングで第２層間絶縁膜７をエッチングして深さ１μｍの
接続穴７ａを開口させる（図４）。その後、上記ＴｉＷ
高融点金属膜５に対し選択ＣＶＤ法にてタングステン選
択成長を行って１μｍ厚の埋め込み膜９を形成する（図
５）。
【００１３】このようにＴｉＷの高融点金属による中敷
き膜の上下でタングステンの選択成長を分割処理するこ
とで、１回の処理でのタングステンの選択成長膜厚は１
μｍ程度以下に抑えることができ、良好な処理が可能と
なる。したがって、２μｍ程度の深い接続穴においてタ
ングステン埋め込み層の形成が可能となる。その後、ス
パッタ法にて上の配線層となる金属膜１０を堆積し、投
影露光法で形成したレジストパターン１１をマスクにし
てＲＩＥ等の異方性エッチングで上の配線層を形成し
（図６）半導体装置を製造する。
き膜の上下でタングステンの選択成長を分割処理するこ
とで、１回の処理でのタングステンの選択成長膜厚は１
μｍ程度以下に抑えることができ、良好な処理が可能と
なる。したがって、２μｍ程度の深い接続穴においてタ
ングステン埋め込み層の形成が可能となる。その後、ス
パッタ法にて上の配線層となる金属膜１０を堆積し、投
影露光法で形成したレジストパターン１１をマスクにし
てＲＩＥ等の異方性エッチングで上の配線層を形成し
（図６）半導体装置を製造する。
【００１４】実施例２ 実施例１において、選択ＣＶＤ法にてタングステンの選
択成長を行って埋め込み膜４を形成する代りに図７
（ａ）に示すようにスパッタ法によるＴｉ膜１７と反応
性スパッタ法によるＴｉＮ膜１８を順に積層し、その後
図７（ｂ）に示すようにＷＦ6 とＨ2 を原料ガスとする
ブランケットＣＶＤ法にてＷ膜１９を堆積し、図７
（ｃ）に示すように、ＲＩＥ等の異方性エッチングでこ
のＷ膜１９をエッチバックする。その後スパッタ法にて
ＴｉＷ等の高融点金属膜２０を堆積し、投影露光法で形
成したレジストパターン２１をマスクにしてＲＩＥ等の
異方性エッチングでＴｉＷ等の高融点金属膜２０をエッ
チングする（図８（ｄ））。その後図８（ａ）に示すよ
うに第２層間絶縁膜２２を堆積し、投影露光法で形成し
たレジストパターン２３をマスクにしてＲＩＥ等の異方
性エッチングで第２層間絶縁膜２２をエッチングして接
続穴を開口させる。その後図８（ｂ）に示すように選択
ＣＶＤ法にてタングステン層２４を形成する。以上で、
ブランケット法で形成した高融点金属埋め込み層・高融
点金属中敷き膜・選択成長で形成した高融点金属埋め込
み層というサンドウィッチ構造が形成される。その後、
図８（ｃ）に示すようにスパッタ法にて上の配線となる
金属膜２５を堆積し、投影露光法で形成したレジストパ
ターン２６をマスクにしてＲＩＥ等の異方性エッチング
で金属膜２５をエッチングして上の配線を形成し半導体
装置を製造する。
択成長を行って埋め込み膜４を形成する代りに図７
（ａ）に示すようにスパッタ法によるＴｉ膜１７と反応
性スパッタ法によるＴｉＮ膜１８を順に積層し、その後
図７（ｂ）に示すようにＷＦ6 とＨ2 を原料ガスとする
ブランケットＣＶＤ法にてＷ膜１９を堆積し、図７
（ｃ）に示すように、ＲＩＥ等の異方性エッチングでこ
のＷ膜１９をエッチバックする。その後スパッタ法にて
ＴｉＷ等の高融点金属膜２０を堆積し、投影露光法で形
成したレジストパターン２１をマスクにしてＲＩＥ等の
異方性エッチングでＴｉＷ等の高融点金属膜２０をエッ
チングする（図８（ｄ））。その後図８（ａ）に示すよ
うに第２層間絶縁膜２２を堆積し、投影露光法で形成し
たレジストパターン２３をマスクにしてＲＩＥ等の異方
性エッチングで第２層間絶縁膜２２をエッチングして接
続穴を開口させる。その後図８（ｂ）に示すように選択
ＣＶＤ法にてタングステン層２４を形成する。以上で、
ブランケット法で形成した高融点金属埋め込み層・高融
点金属中敷き膜・選択成長で形成した高融点金属埋め込
み層というサンドウィッチ構造が形成される。その後、
図８（ｃ）に示すようにスパッタ法にて上の配線となる
金属膜２５を堆積し、投影露光法で形成したレジストパ
ターン２６をマスクにしてＲＩＥ等の異方性エッチング
で金属膜２５をエッチングして上の配線を形成し半導体
装置を製造する。
【００１５】実施例３ 実施例１において、ＴｉＷ高融点金属膜５の上に選択Ｃ
ＶＤ法にてタングステン選択製法を行う代りに図９
（ａ）に示すようにＴｉＷ高融点金属膜５の上に、スパ
ッタ法によるＴｉ膜１２と反応性スパッタ法によるＴｉ
Ｎ膜１３を順に積層する。その後ＷＦ6 とＨ2 を原料ガ
スとするブランケットＣＶＤ法にてＷ膜１４を堆積（図
９（ｂ））し、ＲＩＥ等の異方性エッチングでこのＷ膜
１４をエッチバックする（図９（ｃ））。以上で、選択
成長で形成した高融点金属埋め込み層・高融点金属中敷
き層・ブランケット法で形成した高融点金属埋め込み層
というサンドウィッチ構造が形成される。次に、この上
に、上の配線１５を形成し半導体装置を製造する。
ＶＤ法にてタングステン選択製法を行う代りに図９
（ａ）に示すようにＴｉＷ高融点金属膜５の上に、スパ
ッタ法によるＴｉ膜１２と反応性スパッタ法によるＴｉ
Ｎ膜１３を順に積層する。その後ＷＦ6 とＨ2 を原料ガ
スとするブランケットＣＶＤ法にてＷ膜１４を堆積（図
９（ｂ））し、ＲＩＥ等の異方性エッチングでこのＷ膜
１４をエッチバックする（図９（ｃ））。以上で、選択
成長で形成した高融点金属埋め込み層・高融点金属中敷
き層・ブランケット法で形成した高融点金属埋め込み層
というサンドウィッチ構造が形成される。次に、この上
に、上の配線１５を形成し半導体装置を製造する。
【００１６】実施例４ 実施例２において、選択ＣＶＤ法にてタングステン層２
４を形成する代りに、図１０（ａ）に示すようにスパッ
タ法によるＴｉ膜２９と反応性スパッタ法によるＴｉＮ
膜３０を順に堆積する。その後図１０（ｂ）に示すよう
にＷＦ6 とＨ2 を原料ガスとするブランケットＣＶＤ法
にてＷ膜３１を堆積し、図１０（ｃ）に示すようにＲＩ
Ｅ等の異方性エッチングでエッチバックしてＷ層３１’
を形成する。この他は、実施例２と同様にしてブランケ
ットＣＶＤ法で形成した高融点金属埋め込み層と高融点
金属中敷き層及びブランケットＣＶＤ法で形成した高融
点金属埋め込み層が順に積層されたサンドウィッチ構造
を形成し、更に図１０（ｄ）に示すように、この上に上
の配線層３２を形成して半導体装置を製造する。
４を形成する代りに、図１０（ａ）に示すようにスパッ
タ法によるＴｉ膜２９と反応性スパッタ法によるＴｉＮ
膜３０を順に堆積する。その後図１０（ｂ）に示すよう
にＷＦ6 とＨ2 を原料ガスとするブランケットＣＶＤ法
にてＷ膜３１を堆積し、図１０（ｃ）に示すようにＲＩ
Ｅ等の異方性エッチングでエッチバックしてＷ層３１’
を形成する。この他は、実施例２と同様にしてブランケ
ットＣＶＤ法で形成した高融点金属埋め込み層と高融点
金属中敷き層及びブランケットＣＶＤ法で形成した高融
点金属埋め込み層が順に積層されたサンドウィッチ構造
を形成し、更に図１０（ｄ）に示すように、この上に上
の配線層３２を形成して半導体装置を製造する。
【００１７】
【発明の効果】この発明により、２μｍ程度の深い接続
穴において従来の方法ではタングステンなどの高融点金
属の選択成長が不可能であったのを中敷き膜を介して埋
め込み層を分割処理することでその形成が可能となる。
穴において従来の方法ではタングステンなどの高融点金
属の選択成長が不可能であったのを中敷き膜を介して埋
め込み層を分割処理することでその形成が可能となる。
【図面の簡単な説明】
【図１】この発明の実施例において製造した半導体装置
の製造工程説明図である。
の製造工程説明図である。
【図２】この発明の実施例において製造した半導体装置
の製造工程説明図である。
の製造工程説明図である。
【図３】この発明の実施例において製造した半導体装置
の製造工程説明図である。
の製造工程説明図である。
【図４】この発明の実施例において製造した半導体装置
の製造工程説明図である。
の製造工程説明図である。
【図５】この発明の実施例において製造した半導体装置
の製造工程説明図である。
の製造工程説明図である。
【図６】この発明の実施例において製造した半導体装置
の製造工程説明図である。
の製造工程説明図である。
【図７】この発明の実施例において製造した半導体装置
の製造工程説明図である。
の製造工程説明図である。
【図８】この発明の実施例において製造した半導体装置
の製造工程説明図である。
の製造工程説明図である。
【図９】この発明の実施例において製造した半導体装置
の製造工程説明図である。
の製造工程説明図である。
【図１０】この発明の実施例において製造した半導体装
置の製造工程説明図である。
置の製造工程説明図である。
１ Ｓｉ基板 ２ ＳｉＯ2 膜（第１層間絶縁膜） ２ａ，７ａ 配線接続穴 ３，６，８，１１，２１，２３，２６ レジストパター
ン ４ タングステン層（第１の高融点金属埋め込み層） ５，２０ ＴｉＷ膜（高融点金属中敷き膜） ７ ＳｉＯ2 膜（第２層間絶縁膜） ９，１４，１９，３１ タングステン膜（第２の高融点
金属埋め込み層） １０，１５，２５，３２ 上の配線層 １２，１７，２９ Ｔｉ膜 １３，１８，３０ ＴｉＮ膜
ン ４ タングステン層（第１の高融点金属埋め込み層） ５，２０ ＴｉＷ膜（高融点金属中敷き膜） ７ ＳｉＯ2 膜（第２層間絶縁膜） ９，１４，１９，３１ タングステン膜（第２の高融点
金属埋め込み層） １０，１５，２５，３２ 上の配線層 １２，１７，２９ Ｔｉ膜 １３，１８，３０ ＴｉＮ膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/46 Ｒ 7738−4Ｍ
Claims (7)
- 【請求項１】 高集積半導体素子の配線接続穴での高融
点金属埋め込み層が、第１の高融点金属埋め込み層・高
融点金属中敷き膜・第２の高融点金属埋め込み層のサン
ドウィッチ構造からなる半導体装置。 - 【請求項２】 第１の高融点金属埋め込み層と第２の高
融点金属埋め込み層が両方共タングステンで形成され、
高融点中敷き膜がチタニウム・タングステン合金で形成
されてなる請求項１の半導体装置。 - 【請求項３】 高融点金属中敷き膜が、２つの高融点金
属埋め込み層より広幅である請求項１〜２の何れか１つ
に記載の半導体装置。 - 【請求項４】 第１の高融点金属埋め込み層と第２の高
融点金属埋め込み層が、何れも０．５〜１．５μｍの膜
厚である請求項１〜３の何れか１つの記載の半導体装
置。 - 【請求項５】 第１の高融点金属埋め込み層と第２の高
融点金属埋め込み層が、何れか一方に選択ＣＶＤ法を他
方にブランケットＣＶＤ法を用いて形成されている請求
項１〜４の何れか１つに記載の半導体装置。 - 【請求項６】 第１の高融点金属埋め込み層と第２の高
融点金属埋め込み層が、両方共選択ＣＶＤ法またはブラ
ンケットＣＶＤ法を用いて形成されている請求項１〜４
の何れか１つに記載の半導体装置。 - 【請求項７】 第１層間絶縁膜を形成した半導体基板上
に、レジストパターンをマスクして第１層間絶縁膜に配
線接続穴を形成し、この接続穴に選択ＣＶＤ法またはブ
ランケットＣＶＤ法で第１の高融点金属埋め込み層を形
成し、その後スパッタリング法で高融点金属中敷き層を
堆積し、この中敷き層を、投影露光法で形成したレジス
トパターンをマスクにして、上記配線接続穴における第
１の高融点金属埋め込み層を覆うようにパターニングし
て高融点金属中敷き膜を形成し、次に第２層間絶縁膜を
形成し、レジストパターンをマスクとして第２層間絶縁
膜に更に配線接続穴を形成し、この配線接続穴に選択Ｃ
ＶＤ法またはブランケットＣＶＤ法で第２の高融点金属
埋め込み層を形成し、所望の深さの高融点金属埋め込み
層を形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5161092A JPH0567615A (ja) | 1991-04-03 | 1992-03-10 | 半導体装置及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-71248 | 1991-04-03 | ||
| JP7124891 | 1991-04-03 | ||
| JP5161092A JPH0567615A (ja) | 1991-04-03 | 1992-03-10 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0567615A true JPH0567615A (ja) | 1993-03-19 |
Family
ID=26392160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5161092A Pending JPH0567615A (ja) | 1991-04-03 | 1992-03-10 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0567615A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244135A (ja) * | 1993-01-19 | 1994-09-02 | Internatl Business Mach Corp <Ibm> | コンタクトスタッドの積層構造及びその製造方法 |
-
1992
- 1992-03-10 JP JP5161092A patent/JPH0567615A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244135A (ja) * | 1993-01-19 | 1994-09-02 | Internatl Business Mach Corp <Ibm> | コンタクトスタッドの積層構造及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6028000A (en) | Method of forming contact plugs in semiconductor device having different sized contact holes | |
| JP2576820B2 (ja) | コンタクト・プラグの製造方法 | |
| JP2773072B2 (ja) | 半導体素子の金属配線の形成方法 | |
| JPH0770595B2 (ja) | 半導体素子の金属コンタクト形成方法 | |
| JPH0567615A (ja) | 半導体装置及びその製造方法 | |
| KR100297901B1 (ko) | 고성능집적회로용의저rc다중레벨배선방법 | |
| JPH03292765A (ja) | 半導体装置の製造方法 | |
| JPH03274732A (ja) | 半導体集積回路装置 | |
| JPH05299373A (ja) | 埋め込みプラグの形成方法 | |
| JPH09107029A (ja) | 半導体装置及びその製造方法 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JPH02306623A (ja) | 半導体装置の製造方法 | |
| JP3415462B2 (ja) | 半導体装置の製造方法 | |
| JPH08236622A (ja) | 半導体装置及びその製造方法 | |
| JPH07106277A (ja) | 半導体装置の製造方法 | |
| JP2890419B2 (ja) | 半導体集積回路の製造方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JPH02241032A (ja) | 配線形成方法 | |
| JPH05109715A (ja) | 半導体装置の製造方法 | |
| JP3052425B2 (ja) | 半導体装置の配線 | |
| JPH05275543A (ja) | 半導体装置の製造方法 | |
| JPH02151034A (ja) | 半導体装置の製造方法 | |
| JPH0714917A (ja) | 半導体装置の製造方法 | |
| JPH01270333A (ja) | 半導体装置の製造方法 | |
| JP3480866B2 (ja) | 半導体装置およびその製造方法 |