JP3480866B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3480866B2 JP3480866B2 JP12009195A JP12009195A JP3480866B2 JP 3480866 B2 JP3480866 B2 JP 3480866B2 JP 12009195 A JP12009195 A JP 12009195A JP 12009195 A JP12009195 A JP 12009195A JP 3480866 B2 JP3480866 B2 JP 3480866B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- conductive material
- platinum
- layer
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、電極や配線として用
いられる白金薄膜パターンとアルミニウム薄膜パターン
との接続部を有した半導体装置およびその製造方法に関
するものである。
いられる白金薄膜パターンとアルミニウム薄膜パターン
との接続部を有した半導体装置およびその製造方法に関
するものである。
【０００２】
【従来の技術】近年、半導体デバイスにおいて、キャパ
シタ絶縁膜として従来のシリコン酸化膜やシリコン窒化
膜に代わり、強誘電体薄膜を用いたデバイスの応用が注
目されている。強誘電体の特徴である高誘電率や、ヒス
テリシス特性による残留分極を利用して、大容量コンデ
ンサや不揮発性機能を有するメモリ等が実現できる。
シタ絶縁膜として従来のシリコン酸化膜やシリコン窒化
膜に代わり、強誘電体薄膜を用いたデバイスの応用が注
目されている。強誘電体の特徴である高誘電率や、ヒス
テリシス特性による残留分極を利用して、大容量コンデ
ンサや不揮発性機能を有するメモリ等が実現できる。
【０００３】この強誘電体薄膜を用いたキャパシタは、
下部電極を形成した後、その上に強誘電体薄膜を形成
し、更にその上に上部電極を形成する。強誘電体薄膜の
成膜法としてはスパッタ法、ゾルゲル法、ＣＶＤ法など
が用いられているが、いずれの方法においても堆積され
た直後の薄膜は強誘電性を有する結晶にはなっておら
ず、結晶化するための熱処理が必要である。通常、この
結晶化工程は酸素雰囲気中で６００℃以上の温度で熱処
理することにより行われる。このため、半導体デバイス
のキャパシタ電極材料として従来広く利用されているア
ルミニウム薄膜や多結晶シリコン薄膜などをキャパシタ
電極として用いると、強誘電体薄膜の結晶化工程あるい
はキャパシタ形成後のアニール工程時に酸化され、電極
と強誘電体薄膜との間に誘電特性の異なる別の絶縁膜が
形成されることになり、所望のキャパシタ特性が得られ
なくなる。
下部電極を形成した後、その上に強誘電体薄膜を形成
し、更にその上に上部電極を形成する。強誘電体薄膜の
成膜法としてはスパッタ法、ゾルゲル法、ＣＶＤ法など
が用いられているが、いずれの方法においても堆積され
た直後の薄膜は強誘電性を有する結晶にはなっておら
ず、結晶化するための熱処理が必要である。通常、この
結晶化工程は酸素雰囲気中で６００℃以上の温度で熱処
理することにより行われる。このため、半導体デバイス
のキャパシタ電極材料として従来広く利用されているア
ルミニウム薄膜や多結晶シリコン薄膜などをキャパシタ
電極として用いると、強誘電体薄膜の結晶化工程あるい
はキャパシタ形成後のアニール工程時に酸化され、電極
と強誘電体薄膜との間に誘電特性の異なる別の絶縁膜が
形成されることになり、所望のキャパシタ特性が得られ
なくなる。
【０００４】したがって、強誘電体薄膜をキャパシタ絶
縁膜として用いる強誘電体薄膜キャパシタの電極には、
耐酸化性の強い白金薄膜が広く用いられている。しか
し、白金薄膜は微細な加工が困難であるため、白金薄膜
は電極または最低限の配線として用いられるに留まって
おり、白金配線上に層間絶縁膜を介して従来のアルミニ
ウム配線を積層する方法が広く用いられている。この構
造では白金配線上の層間絶縁膜にアルミニウム配線との
接続孔を設け、白金配線とアルミニウム配線とを接続す
ることが必要である。
縁膜として用いる強誘電体薄膜キャパシタの電極には、
耐酸化性の強い白金薄膜が広く用いられている。しか
し、白金薄膜は微細な加工が困難であるため、白金薄膜
は電極または最低限の配線として用いられるに留まって
おり、白金配線上に層間絶縁膜を介して従来のアルミニ
ウム配線を積層する方法が広く用いられている。この構
造では白金配線上の層間絶縁膜にアルミニウム配線との
接続孔を設け、白金配線とアルミニウム配線とを接続す
ることが必要である。
【０００５】従来の半導体装置における白金配線とアル
ミニウム配線との接続部を示す断面図を図４に示す。図
４において、１はシリコン基板、２は第１の層間絶縁
膜、３は白金配線、４は第２の層間絶縁膜、４ａは第２
の層間絶縁膜４に設けた接続孔、５はアルミニウム配
線、６はバリアメタルである。この従来の半導体装置で
は、シリコン基板１上に第１の層間絶縁膜２を含む所望
の薄膜が堆積、加工され、その上に白金配線３が形成さ
れる。白金配線３上には第２の層間絶縁膜４が５００ｎ
ｍ堆積され、第２の層間絶縁膜４に形成された接続孔４
ａを介してアルミニウム配線５と白金配線３とが電気的
に接続される。ここで、白金とアルミニウムは３００℃
以上の温度中で反応し体積膨張することが知られてい
る。したがって、アルミニウム配線５を形成した後の絶
縁膜堆積工程や熱処理工程での反応、体積膨張を防止す
るため、アルミニウム配線５の下には厚さ１００ｎｍの
バリアメタル６が設けられる。バリアメタル６の材料と
しては窒化チタニウムやタングステンチタニウムなどが
用いられている。
ミニウム配線との接続部を示す断面図を図４に示す。図
４において、１はシリコン基板、２は第１の層間絶縁
膜、３は白金配線、４は第２の層間絶縁膜、４ａは第２
の層間絶縁膜４に設けた接続孔、５はアルミニウム配
線、６はバリアメタルである。この従来の半導体装置で
は、シリコン基板１上に第１の層間絶縁膜２を含む所望
の薄膜が堆積、加工され、その上に白金配線３が形成さ
れる。白金配線３上には第２の層間絶縁膜４が５００ｎ
ｍ堆積され、第２の層間絶縁膜４に形成された接続孔４
ａを介してアルミニウム配線５と白金配線３とが電気的
に接続される。ここで、白金とアルミニウムは３００℃
以上の温度中で反応し体積膨張することが知られてい
る。したがって、アルミニウム配線５を形成した後の絶
縁膜堆積工程や熱処理工程での反応、体積膨張を防止す
るため、アルミニウム配線５の下には厚さ１００ｎｍの
バリアメタル６が設けられる。バリアメタル６の材料と
しては窒化チタニウムやタングステンチタニウムなどが
用いられている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置では、バリアメタル６の形成時のパーテ
ィクルやバリアメタル６に微細なピンホールによる欠陥
があれば、白金（白金配線３）とアルミニウム（アルミ
ニウム配線５）との反応が発生し、歩留まりの低下や信
頼性の低下の原因となる。現実的にはこれら微細な欠陥
を無くすことは不可能であり、従来の技術では高歩留
り、高信頼性の半導体装置を提供することは困難であっ
た。
来の半導体装置では、バリアメタル６の形成時のパーテ
ィクルやバリアメタル６に微細なピンホールによる欠陥
があれば、白金（白金配線３）とアルミニウム（アルミ
ニウム配線５）との反応が発生し、歩留まりの低下や信
頼性の低下の原因となる。現実的にはこれら微細な欠陥
を無くすことは不可能であり、従来の技術では高歩留
り、高信頼性の半導体装置を提供することは困難であっ
た。
【０００７】この発明は、配線や電極として用いる白金
薄膜パターンとアルミニウム薄膜パターンとの接続部で
の反応を防止することができ、高歩留り、高信頼性の得
られる半導体装置およびその製造方法を提供することを
目的とする。
薄膜パターンとアルミニウム薄膜パターンとの接続部で
の反応を防止することができ、高歩留り、高信頼性の得
られる半導体装置およびその製造方法を提供することを
目的とする。
【０００８】
【課題を解決するための手段】請求項１記載の半導体装
置は、白金を主成分とする白金薄膜パターンと、アルミ
ニウムを主成分とするアルミニウム薄膜パターンとを、
白金薄膜パターンおよびアルミニウム薄膜パターンの間
に形成された絶縁膜の接続孔を介して電気的に接続した
半導体装置であって、絶縁膜の接続孔全体を、白金およ
びアルミニウム以外の導電性材料の層で埋め込み、導電
性材料の層は複数からなり、白金薄膜パターンと接続さ
れる導電性材料の層は窒化チタニウムからなり、アルミ
ニウム薄膜パターンと接続される導電性材料の層は多結
晶シリコン、タングステン、およびこれらの化合物のう
ちのひとつからなることを特徴とする。請求項２記載の
半導体装置は、請求項１記載の半導体装置において、白
金薄膜パターンと接続される導電性材料の層は積層膜か
ら成り、積層膜の下層が窒化チタニウムからなることを
特徴とする。請求項３記載の半導体装置は、白金を主成
分とする白金薄膜パターンと、アルミニウムを主成分と
するアルミニウム薄膜パターンとを、白金薄膜パターン
およびアルミニウム薄膜パターンの間に形成された絶縁
膜の接続孔を介して電気的に接続した半導体装置であっ
て、絶縁膜の接続孔全体を、白金およびアルミニウム以
外の導電性材料の層で埋め込み、導電性材料の層は複数
からなり、接続孔の底面および側壁を覆う導電性材料の
層は窒化チタニウムからなり、接続孔内を埋め込むよう
に形成された導電性材料の層は多結晶シリコン、タング
ステン、およびこれらの化合物のうちのひとつからなる
ことを特徴とする。請求項４記載の半導体装置は、請求
項３記載の半導体装置において、接続孔の底面および側
壁を覆う導電性材料の層は積層膜から成り、積層膜の下
層が窒化チタニウムからなることを特徴とする。請求項
５記載の半導体装置は、請求項１乃至４のうちいずれか
１つに記載の半導体装置において、複数の導電性材料の
層の総膜厚は３００ｎｍ以上であることを特徴とする。
置は、白金を主成分とする白金薄膜パターンと、アルミ
ニウムを主成分とするアルミニウム薄膜パターンとを、
白金薄膜パターンおよびアルミニウム薄膜パターンの間
に形成された絶縁膜の接続孔を介して電気的に接続した
半導体装置であって、絶縁膜の接続孔全体を、白金およ
びアルミニウム以外の導電性材料の層で埋め込み、導電
性材料の層は複数からなり、白金薄膜パターンと接続さ
れる導電性材料の層は窒化チタニウムからなり、アルミ
ニウム薄膜パターンと接続される導電性材料の層は多結
晶シリコン、タングステン、およびこれらの化合物のう
ちのひとつからなることを特徴とする。請求項２記載の
半導体装置は、請求項１記載の半導体装置において、白
金薄膜パターンと接続される導電性材料の層は積層膜か
ら成り、積層膜の下層が窒化チタニウムからなることを
特徴とする。請求項３記載の半導体装置は、白金を主成
分とする白金薄膜パターンと、アルミニウムを主成分と
するアルミニウム薄膜パターンとを、白金薄膜パターン
およびアルミニウム薄膜パターンの間に形成された絶縁
膜の接続孔を介して電気的に接続した半導体装置であっ
て、絶縁膜の接続孔全体を、白金およびアルミニウム以
外の導電性材料の層で埋め込み、導電性材料の層は複数
からなり、接続孔の底面および側壁を覆う導電性材料の
層は窒化チタニウムからなり、接続孔内を埋め込むよう
に形成された導電性材料の層は多結晶シリコン、タング
ステン、およびこれらの化合物のうちのひとつからなる
ことを特徴とする。請求項４記載の半導体装置は、請求
項３記載の半導体装置において、接続孔の底面および側
壁を覆う導電性材料の層は積層膜から成り、積層膜の下
層が窒化チタニウムからなることを特徴とする。請求項
５記載の半導体装置は、請求項１乃至４のうちいずれか
１つに記載の半導体装置において、複数の導電性材料の
層の総膜厚は３００ｎｍ以上であることを特徴とする。
【０００９】
【００１０】
【００１１】 請求項６記載の半導体装置の製造方法
は、半導体基板上に白金薄膜を堆積し所望の白金薄膜パ
ターンに加工する工程と、白金薄膜パターン上に絶縁膜
を堆積し絶縁膜の一部を開口して接続孔を形成する工程
と、絶縁膜上および絶縁膜の接続孔に、下層の窒化チタ
ニウムからなる導電性材料の層と上層の多結晶シリコ
ン、タングステン、およびこれらの化合物のうちのひと
つからなる導電性材料の層とを堆積し接続孔内の下層お
よび上層の導電性材料の層を残して下層および上層の導
電性材料の層をエッチングする工程と、下層および上層
の導電性材料の層をエッチングした後、アルミニウム薄
膜を堆積し所望のアルミニウム薄膜パターンに加工する
工程とを含んでいる。
は、半導体基板上に白金薄膜を堆積し所望の白金薄膜パ
ターンに加工する工程と、白金薄膜パターン上に絶縁膜
を堆積し絶縁膜の一部を開口して接続孔を形成する工程
と、絶縁膜上および絶縁膜の接続孔に、下層の窒化チタ
ニウムからなる導電性材料の層と上層の多結晶シリコ
ン、タングステン、およびこれらの化合物のうちのひと
つからなる導電性材料の層とを堆積し接続孔内の下層お
よび上層の導電性材料の層を残して下層および上層の導
電性材料の層をエッチングする工程と、下層および上層
の導電性材料の層をエッチングした後、アルミニウム薄
膜を堆積し所望のアルミニウム薄膜パターンに加工する
工程とを含んでいる。
【００１２】
【００１３】
【作用】この発明によれば、配線や電極として用いられ
る白金薄膜パターンおよびアルミニウム薄膜パターンの
間に形成された絶縁膜の接続孔の全体を白金およびアル
ミニウム以外の導電性材料の層で埋め込む、または、絶
縁膜の接続孔に白金およびアルミニウム以外の導電性材
料の層を厚さ３００ｎｍ以上埋め込むことにより、白金
薄膜パターンとアルミニウム薄膜パターンとの接続部で
の白金とアルミニウムの反応を防止することができ、高
歩留まり、高信頼性の半導体装置を得ることができる。
る白金薄膜パターンおよびアルミニウム薄膜パターンの
間に形成された絶縁膜の接続孔の全体を白金およびアル
ミニウム以外の導電性材料の層で埋め込む、または、絶
縁膜の接続孔に白金およびアルミニウム以外の導電性材
料の層を厚さ３００ｎｍ以上埋め込むことにより、白金
薄膜パターンとアルミニウム薄膜パターンとの接続部で
の白金とアルミニウムの反応を防止することができ、高
歩留まり、高信頼性の半導体装置を得ることができる。
【００１４】さらに、導電性材料の層を複数とし、白金
薄膜パターンと直接接続される導電性材料の層に窒化チ
タニウムを用い、アルミニウム薄膜パターンと直接接続
される導電性材料の層に多結晶シリコン、タングステ
ン、およびこれらの化合物のうちのひとつを用いること
により、白金薄膜パターンを強誘電体薄膜キャパシタの
電極とした場合でも強誘電体薄膜キャパシタの特性を変
動させることもない。
薄膜パターンと直接接続される導電性材料の層に窒化チ
タニウムを用い、アルミニウム薄膜パターンと直接接続
される導電性材料の層に多結晶シリコン、タングステ
ン、およびこれらの化合物のうちのひとつを用いること
により、白金薄膜パターンを強誘電体薄膜キャパシタの
電極とした場合でも強誘電体薄膜キャパシタの特性を変
動させることもない。
【００１５】
【実施例】以下この発明の実施例について、図面を参照
しながら説明する。図１はこの発明の第１の実施例の半
導体装置における白金配線とアルミニウム配線との接続
部を示す断面図である。図１において、１はシリコン基
板、２は第１の層間絶縁膜、３は白金配線（白金薄膜パ
ターン）、４は第２の層間絶縁膜（絶縁膜）、４ａは第
２の層間絶縁膜４に設けた接続孔、５はアルミニウム配
線（アルミニウム薄膜パターン）、７ａは窒化チタニウ
ム膜からなる第１の導電性材料層、８ａは多結晶シリコ
ン膜からなる第２の導電性材料層である。
しながら説明する。図１はこの発明の第１の実施例の半
導体装置における白金配線とアルミニウム配線との接続
部を示す断面図である。図１において、１はシリコン基
板、２は第１の層間絶縁膜、３は白金配線（白金薄膜パ
ターン）、４は第２の層間絶縁膜（絶縁膜）、４ａは第
２の層間絶縁膜４に設けた接続孔、５はアルミニウム配
線（アルミニウム薄膜パターン）、７ａは窒化チタニウ
ム膜からなる第１の導電性材料層、８ａは多結晶シリコ
ン膜からなる第２の導電性材料層である。
【００１６】この実施例の半導体装置は、第１の層間絶
縁膜２を含む所望の薄膜が堆積、加工されたシリコン基
板１上に、白金配線３を形成し、この白金配線３上に第
２の層間絶縁膜４を形成し、第２の層間絶縁膜４に形成
された接続孔４ａの全体に、窒化チタニウム膜からなる
第１の導電性材料層７ａと多結晶シリコン膜からなる第
２の導電性材料層８ａを埋め込み、この第１および第２
の導電性材料層７ａ，８ａの上および第２の層間絶縁膜
４の上にアルミニウム配線５を形成して、白金配線３と
アルミニウム配線５とを電気的に接続している。
縁膜２を含む所望の薄膜が堆積、加工されたシリコン基
板１上に、白金配線３を形成し、この白金配線３上に第
２の層間絶縁膜４を形成し、第２の層間絶縁膜４に形成
された接続孔４ａの全体に、窒化チタニウム膜からなる
第１の導電性材料層７ａと多結晶シリコン膜からなる第
２の導電性材料層８ａを埋め込み、この第１および第２
の導電性材料層７ａ，８ａの上および第２の層間絶縁膜
４の上にアルミニウム配線５を形成して、白金配線３と
アルミニウム配線５とを電気的に接続している。
【００１７】この第１の実施例の半導体装置の製造方法
について、図２を参照しながら説明する。図２はこの発
明の第１の実施例の半導体装置の製造方法を示す工程順
断面図である。図２（ａ）に示すように、第１の層間絶
縁膜２を含む所望の薄膜が堆積、加工されたシリコン基
板１上に、白金薄膜を３００ｎｍ堆積した後、リソグラ
フィー技術およびエッチング技術により所望のパターン
の白金配線３を形成する。白金配線３上に第２の層間絶
縁膜４として、リンを４ｗｔ％含むシリコン酸化膜を常
圧ＣＶＤ法により５００ｎｍ堆積した後、リソグラフィ
ー技術およびエッチング技術により接続孔４ａを形成す
る。
について、図２を参照しながら説明する。図２はこの発
明の第１の実施例の半導体装置の製造方法を示す工程順
断面図である。図２（ａ）に示すように、第１の層間絶
縁膜２を含む所望の薄膜が堆積、加工されたシリコン基
板１上に、白金薄膜を３００ｎｍ堆積した後、リソグラ
フィー技術およびエッチング技術により所望のパターン
の白金配線３を形成する。白金配線３上に第２の層間絶
縁膜４として、リンを４ｗｔ％含むシリコン酸化膜を常
圧ＣＶＤ法により５００ｎｍ堆積した後、リソグラフィ
ー技術およびエッチング技術により接続孔４ａを形成す
る。
【００１８】次に図２（ｂ）に示すように、スパッタ法
により窒化チタニウム膜７を１００ｎｍ形成し、さらに
減圧ＣＶＤ法により多結晶シリコン膜８を８００ｎｍ堆
積する。この２層の導電性材料により接続孔４ａは完全
に埋め込まれる。次に図２（ｃ）に示すように、全面に
エッチバックすることにより、窒化チタニウム膜７と多
結晶シリコン膜８を接続孔４ａの中のみに残し、それ以
外の部分の両膜を完全に除去して、接続孔４ａに埋め込
まれた第１の導電性材料層７ａと第２の導電性材料層８
ａを形成する。
により窒化チタニウム膜７を１００ｎｍ形成し、さらに
減圧ＣＶＤ法により多結晶シリコン膜８を８００ｎｍ堆
積する。この２層の導電性材料により接続孔４ａは完全
に埋め込まれる。次に図２（ｃ）に示すように、全面に
エッチバックすることにより、窒化チタニウム膜７と多
結晶シリコン膜８を接続孔４ａの中のみに残し、それ以
外の部分の両膜を完全に除去して、接続孔４ａに埋め込
まれた第１の導電性材料層７ａと第２の導電性材料層８
ａを形成する。
【００１９】次に図２（ｄ）に示すように、アルミニウ
ム膜をスパッタ法により８００ｎｍ堆積した後、リソグ
ラフィー技術およびエッチング技術により所望のパター
ンのアルミニウム配線５を形成する。以降、通常の半導
体装置の製造方法にしたがって保護膜などの形成を行
い、半導体装置を完成させる。以上のようにこの実施例
によれば、白金配線３とアルミニウム配線５とを電気的
に接続するための第２の層間絶縁膜４の接続孔４ａの全
体に、窒化チタニウムからなる第１の導電性材料層７ａ
と多結晶シリコンからなる第２の導電性材料層８ａとを
埋め込んだことにより、白金配線３とアルミニウム配線
５との接続部での反応を防止することができ、高歩留ま
り、高信頼性の半導体装置を得ることができる。
ム膜をスパッタ法により８００ｎｍ堆積した後、リソグ
ラフィー技術およびエッチング技術により所望のパター
ンのアルミニウム配線５を形成する。以降、通常の半導
体装置の製造方法にしたがって保護膜などの形成を行
い、半導体装置を完成させる。以上のようにこの実施例
によれば、白金配線３とアルミニウム配線５とを電気的
に接続するための第２の層間絶縁膜４の接続孔４ａの全
体に、窒化チタニウムからなる第１の導電性材料層７ａ
と多結晶シリコンからなる第２の導電性材料層８ａとを
埋め込んだことにより、白金配線３とアルミニウム配線
５との接続部での反応を防止することができ、高歩留ま
り、高信頼性の半導体装置を得ることができる。
【００２０】なお、この実施例では、深さ５００ｎｍの
接続孔４ａを第１および第２の導電性材料層７ａ，８ａ
により完全に埋め込んだが、接続孔４ａに埋め込む導電
性材料層全体の厚さが３００ｎｍ以上であれば同様の効
果が得られる。また、この実施例では、第１および第２
の導電性材料層７ａ，８ａの２層構造の膜によって接続
孔４ａが埋め込まれているが、これは単層の膜でもよ
く、また３層以上の膜構造でも同様の効果が得られるこ
とは言うまでもない。ただし、接続孔４ａを埋め込む導
電性材料は、基本的に白金およびアルミニウム以外の材
料を用いる。これにより、白金とアルミニウムの反応を
防止することができ、材料の一例としては、多結晶シリ
コンやタングステン、およびこれらの化合物であるタン
グステンシリサイドなどを用いることができる。
接続孔４ａを第１および第２の導電性材料層７ａ，８ａ
により完全に埋め込んだが、接続孔４ａに埋め込む導電
性材料層全体の厚さが３００ｎｍ以上であれば同様の効
果が得られる。また、この実施例では、第１および第２
の導電性材料層７ａ，８ａの２層構造の膜によって接続
孔４ａが埋め込まれているが、これは単層の膜でもよ
く、また３層以上の膜構造でも同様の効果が得られるこ
とは言うまでもない。ただし、接続孔４ａを埋め込む導
電性材料は、基本的に白金およびアルミニウム以外の材
料を用いる。これにより、白金とアルミニウムの反応を
防止することができ、材料の一例としては、多結晶シリ
コンやタングステン、およびこれらの化合物であるタン
グステンシリサイドなどを用いることができる。
【００２１】しかしながら、従来の技術で述べたように
白金薄膜が強誘電体キャパシタの電極として用いられる
場合、例えば、図１の白金配線３が強誘電体キャパシタ
の電極と用いられる場合は接続孔４ａに埋め込まれる導
電性材料は特定の材料に制限される。これは、例えば導
電性材料として多結晶シリコンの単層膜を用いた場合、
シリコン原子が白金薄膜中を拡散し強誘電体材料に到達
すると強誘電体材料に影響を与え、所望の誘電率や耐圧
などの特性が得られなくなるためである。したがって、
白金薄膜を強誘電体キャパシタの電極として用いている
半導体装置においては、白金薄膜中を拡散しない材料お
よびその組合せを選択することが必要である。例えば図
１において、第１の導電性材料層７ａを窒化チタニウム
膜とし、第２の導電性材料層８ａを多結晶シリコンまた
はタングステンまたはタングステンシリサイドの膜とす
ることにより、強誘電体キャパシタの特性変動を抑制す
ることができる。
白金薄膜が強誘電体キャパシタの電極として用いられる
場合、例えば、図１の白金配線３が強誘電体キャパシタ
の電極と用いられる場合は接続孔４ａに埋め込まれる導
電性材料は特定の材料に制限される。これは、例えば導
電性材料として多結晶シリコンの単層膜を用いた場合、
シリコン原子が白金薄膜中を拡散し強誘電体材料に到達
すると強誘電体材料に影響を与え、所望の誘電率や耐圧
などの特性が得られなくなるためである。したがって、
白金薄膜を強誘電体キャパシタの電極として用いている
半導体装置においては、白金薄膜中を拡散しない材料お
よびその組合せを選択することが必要である。例えば図
１において、第１の導電性材料層７ａを窒化チタニウム
膜とし、第２の導電性材料層８ａを多結晶シリコンまた
はタングステンまたはタングステンシリサイドの膜とす
ることにより、強誘電体キャパシタの特性変動を抑制す
ることができる。
【００２２】なお、この実施例では接続孔４ａに埋め込
まれる材料を窒化チタニウム膜と多結晶シリコン膜とし
たが、前述したように白金薄膜を強誘電体キャパシタの
電極として用いない半導体装置では、多結晶シリコン、
タングステン、およびこれらの化合物などの単層膜でも
よいことは言うまでもない。
まれる材料を窒化チタニウム膜と多結晶シリコン膜とし
たが、前述したように白金薄膜を強誘電体キャパシタの
電極として用いない半導体装置では、多結晶シリコン、
タングステン、およびこれらの化合物などの単層膜でも
よいことは言うまでもない。
【００２３】次に、参考例について説明する。図３は参
考例の半導体装置の製造方法を示す工程順断面図であ
る。図３（ａ）に示すように、第１の層間絶縁膜２を含
む所望の薄膜が堆積、加工されたシリコン基板１上に、
白金薄膜を３００ｎｍ堆積した後、リソグラフィー技術
およびエッチング技術により所望のパターンの白金配線
３を形成する。白金配線３上に第２の層間絶縁膜４とし
て、リンを４ｗｔ％含むシリコン酸化膜を常圧ＣＶＤ法
により５００ｎｍ堆積した後、リソグラフィー技術およ
びエッチング技術により接続孔４ａを形成する。
考例の半導体装置の製造方法を示す工程順断面図であ
る。図３（ａ）に示すように、第１の層間絶縁膜２を含
む所望の薄膜が堆積、加工されたシリコン基板１上に、
白金薄膜を３００ｎｍ堆積した後、リソグラフィー技術
およびエッチング技術により所望のパターンの白金配線
３を形成する。白金配線３上に第２の層間絶縁膜４とし
て、リンを４ｗｔ％含むシリコン酸化膜を常圧ＣＶＤ法
により５００ｎｍ堆積した後、リソグラフィー技術およ
びエッチング技術により接続孔４ａを形成する。
【００２４】次に図３（ｂ）に示すように、タングステ
ン膜９を選択成長により接続孔４ａ内のみに５００ｎｍ
堆積させる。次に図３（ｃ）に示すように、アルミニウ
ム膜をスパッタ法により８００ｎｍ堆積した後、リソグ
ラフィー技術およびエッチング技術により所望のパター
ンのアルミニウム配線５を形成する。以降、通常の半導
体装置の製造方法にしたがって保護膜などの形成を行
い、半導体装置を完成させる。
ン膜９を選択成長により接続孔４ａ内のみに５００ｎｍ
堆積させる。次に図３（ｃ）に示すように、アルミニウ
ム膜をスパッタ法により８００ｎｍ堆積した後、リソグ
ラフィー技術およびエッチング技術により所望のパター
ンのアルミニウム配線５を形成する。以降、通常の半導
体装置の製造方法にしたがって保護膜などの形成を行
い、半導体装置を完成させる。
【００２５】この参考例によれば、白金配線３とアルミ
ニウム配線５とを電気的に接続するための第２の層間絶
縁膜４の接続孔４ａに、導電性材料層としてタングステ
ン膜９を埋め込んだことにより、白金配線３とアルミニ
ウム配線５との接続部での反応を防止することができ、
高歩留まり、高信頼性の半導体装置を得ることができ
る。
ニウム配線５とを電気的に接続するための第２の層間絶
縁膜４の接続孔４ａに、導電性材料層としてタングステ
ン膜９を埋め込んだことにより、白金配線３とアルミニ
ウム配線５との接続部での反応を防止することができ、
高歩留まり、高信頼性の半導体装置を得ることができ
る。
【００２６】また、第１の実施例でも説明したように、
接続孔４ａに埋め込んだタングステン膜９は、白金およ
びアルミニウム以外の材料の一例であり、これに限られ
るものではない。なお、この参考例では、深さ５００ｎ
ｍの接続孔４ａをタングステン膜９により完全に埋め込
んだが、接続孔４ａにタングステン膜９を選択成長によ
り厚さ３００ｎｍ以上埋め込むことにより同様の効果が
得られる。
接続孔４ａに埋め込んだタングステン膜９は、白金およ
びアルミニウム以外の材料の一例であり、これに限られ
るものではない。なお、この参考例では、深さ５００ｎ
ｍの接続孔４ａをタングステン膜９により完全に埋め込
んだが、接続孔４ａにタングステン膜９を選択成長によ
り厚さ３００ｎｍ以上埋め込むことにより同様の効果が
得られる。
【００２７】
【発明の効果】以上のようにこの発明によれば、配線や
電極として用いられる白金薄膜パターンおよびアルミニ
ウム薄膜パターンの間に形成された絶縁膜の接続孔の全
体を白金およびアルミニウム以外の導電性材料の層で埋
め込む、または、絶縁膜の接続孔に白金およびアルミニ
ウム以外の導電性材料の層を厚さ３００ｎｍ以上埋め込
むことにより、白金薄膜パターンとアルミニウム薄膜パ
ターンとの接続部での白金とアルミニウムの反応を防止
することができ、高歩留まり、高信頼性の半導体装置を
得ることができる。
電極として用いられる白金薄膜パターンおよびアルミニ
ウム薄膜パターンの間に形成された絶縁膜の接続孔の全
体を白金およびアルミニウム以外の導電性材料の層で埋
め込む、または、絶縁膜の接続孔に白金およびアルミニ
ウム以外の導電性材料の層を厚さ３００ｎｍ以上埋め込
むことにより、白金薄膜パターンとアルミニウム薄膜パ
ターンとの接続部での白金とアルミニウムの反応を防止
することができ、高歩留まり、高信頼性の半導体装置を
得ることができる。
【００２８】さらに、導電性材料の層を複数とし、白金
薄膜パターンと直接接続される導電性材料の層に窒化チ
タニウムを用い、アルミニウム薄膜パターンと直接接続
される導電性材料の層に多結晶シリコン、タングステ
ン、およびこれらの化合物のうちのひとつを用いること
により、白金薄膜パターンを強誘電体薄膜キャパシタの
電極とした場合でも強誘電体薄膜キャパシタの特性を変
動させることもない。
薄膜パターンと直接接続される導電性材料の層に窒化チ
タニウムを用い、アルミニウム薄膜パターンと直接接続
される導電性材料の層に多結晶シリコン、タングステ
ン、およびこれらの化合物のうちのひとつを用いること
により、白金薄膜パターンを強誘電体薄膜キャパシタの
電極とした場合でも強誘電体薄膜キャパシタの特性を変
動させることもない。
【図１】この発明の第１の実施例の半導体装置の断面
図。
図。
【図２】この発明の第１の実施例の半導体装置の製造方
法を示す工程順断面図。
法を示す工程順断面図。
【図３】参考例の半導体装置の製造方法を示す工程順断
面図。
面図。
【図４】従来の半導体装置の断面図。
１ シリコン基板
２ 第１の層間絶縁膜
３ 白金配線（白金薄膜パターン）
４ 第２の層間絶縁膜（絶縁膜）
４ａ 接続孔
５ アルミニウム配線（アルミニウム薄膜パターン）
７ 窒化チタニウム膜
７ａ 窒化チタニウム膜からなる第１の導電性材料層
８ 多結晶シリコン膜
８ａ 多結晶シリコン膜からなる第２の導電性材料層
９ タングステン膜（導電性材料層）
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/768
H01L 21/28 301
Claims (6)
- 【請求項１】 白金を主成分とする白金薄膜パターン
と、アルミニウムを主成分とするアルミニウム薄膜パタ
ーンとを、前記白金薄膜パターンおよび前記アルミニウ
ム薄膜パターンの間に形成された絶縁膜の接続孔を介し
て電気的に接続した半導体装置であって、 前記絶縁膜の接続孔全体を、白金およびアルミニウム以
外の導電性材料の層で埋め込み、 前記導電性材料の層は複数からなり、前記白金薄膜パタ
ーンと接続される導電性材料の層は窒化チタニウムから
なり、前記アルミニウム薄膜パターンと接続される導電
性材料の層は多結晶シリコン、タングステン、およびこ
れらの化合物のうちのひとつからなることを特徴とする
半導体装置。 - 【請求項２】 前記白金薄膜パターンと接続される導電
性材料の層は積層膜から成り、前記積層膜の下層が前記
窒化チタニウムからなることを特徴とする請求項１記載
の半導体装置。 - 【請求項３】 白金を主成分とする白金薄膜パターン
と、アルミニウムを主成分とするアルミニウム薄膜パタ
ーンとを、前記白金薄膜パターンおよび前記アルミニウ
ム薄膜パターンの間に形成された絶縁膜の接続孔を介し
て電気的に接続した半導体装置であって、 前記絶縁膜の接続孔全体を、白金およびアルミニウム以
外の導電性材料の層で埋め込み、 前記導電性材料の層は複数からなり、前記接続孔の底面
および側壁を覆う導電性材料の層は窒化チタニウムから
なり、前記接続孔内を埋め込むように形成された導電性
材料の層は多結晶シリコン、タングステン、およびこれ
らの化合物のうちのひとつからなることを特徴とする半
導体装置。 - 【請求項４】 前記接続孔の底面および側壁を覆う導電
性材料の層は積層膜から成り、前記積層膜の下層が前記
窒化チタニウムからなることを特徴とする請求項３記載
の半導体装置。 - 【請求項５】 前記複数の導電性材料の層の総膜厚は３
００ｎｍ以上であることを特徴とする請求項１乃至４の
うちいずれか１つに記載の半導体装置。 - 【請求項６】 半導体基板上に白金薄膜を堆積し所望の
白金薄膜パターンに加工する工程と、前記白金薄膜パタ
ーン上に絶縁膜を堆積し前記絶縁膜の一部を開口して接
続孔を形成する工程と、前記絶縁膜上および前記絶縁膜
の接続孔に、下層の窒化チタニウムからなる導電性材料
の層と上層の多結晶シリコン、タングステン、およびこ
れらの化合物のうちのひとつからなる導電性材料の層と
を堆積し前記接続孔内の前記下層および上層の導電性材
料の層を残して前記下層および上層の導電性材料の層を
エッチングする工程と、前記下層および上層の導電性材
料の層をエッチングした後、アルミニウム薄膜を堆積し
所望のアルミニウム薄膜パターンに加工する工程とを含
む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12009195A JP3480866B2 (ja) | 1995-05-18 | 1995-05-18 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12009195A JP3480866B2 (ja) | 1995-05-18 | 1995-05-18 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08316314A JPH08316314A (ja) | 1996-11-29 |
| JP3480866B2 true JP3480866B2 (ja) | 2003-12-22 |
Family
ID=14777691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12009195A Expired - Lifetime JP3480866B2 (ja) | 1995-05-18 | 1995-05-18 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3480866B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02183535A (ja) * | 1989-01-10 | 1990-07-18 | Sony Corp | 多層配線形成法 |
| JPH05315334A (ja) * | 1992-04-02 | 1993-11-26 | Nec Corp | 半導体装置の製造方法 |
| JPH06125057A (ja) * | 1992-10-12 | 1994-05-06 | Olympus Optical Co Ltd | 強誘電体膜を有する半導体メモリ装置 |
| JPH06275792A (ja) * | 1993-03-22 | 1994-09-30 | Olympus Optical Co Ltd | 強誘電体メモリ |
| US5439840A (en) * | 1993-08-02 | 1995-08-08 | Motorola, Inc. | Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric |
| US5622893A (en) * | 1994-08-01 | 1997-04-22 | Texas Instruments Incorporated | Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes |
-
1995
- 1995-05-18 JP JP12009195A patent/JP3480866B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08316314A (ja) | 1996-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100187601B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3263429B2 (ja) | 半導体装置及びその製造方法 | |
| JP3094382B2 (ja) | 窒素を使用して優先配向された白金薄膜を形成する方法と、その形成方法により製造された装置 | |
| JP2962475B2 (ja) | 集積回路強誘電体デバイスのための二層メタライゼーション方法 | |
| KR20010109281A (ko) | 마이크로일렉트로닉 구조 | |
| JPH0514417B2 (ja) | ||
| JPH10144884A (ja) | 半導体装置及びその製造方法 | |
| US6291250B1 (en) | Method for manufacturing semiconductor memory device | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3816091B1 (ja) | 半導体装置及びその製造方法 | |
| JP3299909B2 (ja) | 酸化物導電体を用いた多層構造電極 | |
| JP3480866B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0228253B2 (ja) | ||
| JP3328359B2 (ja) | 半導体装置の製造方法 | |
| JPH09107029A (ja) | 半導体装置及びその製造方法 | |
| JP3541336B2 (ja) | 半導体装置の製造方法 | |
| JPH0563157A (ja) | 半導体装置 | |
| JP3320742B2 (ja) | 集積半導体メモリ装置 | |
| JPH05121564A (ja) | 半導体装置及びその製造方法 | |
| JP2907236B2 (ja) | 半導体装置の製造方法 | |
| JP3248475B2 (ja) | 強誘電体不揮発メモリセル構造の製造方法 | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2000003884A (ja) | 半導体装置およびその製造方法 | |
| JPH06349833A (ja) | 半導体装置におけるアルミニウム系配線 | |
| JP3246035B2 (ja) | 金属膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |