JP3541336B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3541336B2
JP3541336B2 JP27575296A JP27575296A JP3541336B2 JP 3541336 B2 JP3541336 B2 JP 3541336B2 JP 27575296 A JP27575296 A JP 27575296A JP 27575296 A JP27575296 A JP 27575296A JP 3541336 B2 JP3541336 B2 JP 3541336B2
Authority
JP
Japan
Prior art keywords
film
silicon
contact hole
transition metal
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27575296A
Other languages
English (en)
Other versions
JPH10125677A (ja
Inventor
博 堀江
雅彦 今井
由弘 有本
昭男 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP27575296A priority Critical patent/JP3541336B2/ja
Publication of JPH10125677A publication Critical patent/JPH10125677A/ja
Application granted granted Critical
Publication of JP3541336B2 publication Critical patent/JP3541336B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、アスペクト比が大きい例えばビア・ホール(via−hole)などのコンタクト・ホールにAlからなるプラグを埋め込んだ配線構造をもつ半導体装置を製造するのに好適な方法に関する。
【0002】
現在、半導体装置を更に高集積化する為、多層配線が多用化されつつあるが、その場合、下層と上層とを接続する微細接続構造が問題であり、コンタクト・ホールへのAlの埋め込みには、通常、スパッタリング法が用いられているのであるが、その埋め込み形状は良好とは言えない状態にあるので、この問題を解決する必要があり、本発明は、その問題に対処する一手段を提供することができる。
【0003】
【従来の技術】
多層配線を形成する場合、コンタクト・ホールへのAlからなるプラグの埋め込み形状が悪い場合、接続がオープンになったり、或いは、抵抗の増大に結び付くことになり、また、Alは、多結晶シリコンとは異なり、微細加工が困難である。
【0004】
通常、ギガ・スケールのDRAM(dynamic random access memory)になると、径が0.2〔μm〕以下、深さが2〔μm〕、従って、アスペクト比が10以上にもなるコンタクト・ホールにAlプラグを埋め込むことが必要になる。
【0005】
従来、コンタクト・ホールにAlプラグを埋め込む技術として、多結晶シリコンとAlの置換反応を利用することが提案されている(要すれば「特開平2−199838号公報」を参照)。
【0006】
前記従来の技術に依れば、径が0.3〔μm〕、深さ0.5〔μm〕、即ち、アスペクト比が2以下であるコンタクト・ホールに多結晶シリコンを埋め込み、その表面にAlを堆積し、温度450〔℃〕、時間30〔分〕の熱処理を行なって、コンタクト・ホール中の多結晶シリコンをAlに置換できたとしている。
【0007】
【発明が解決しようとする課題】
本発明者の実験に依れば、前記従来の技術に依っては、ギガ・スケールのDRAMに於けるコンタクト・ホール、即ち、アスペクト比が10以上にもなるコンタクト・ホールにAlプラグを埋め込むことはできない。
【0008】
本発明は、多結晶シリコンをAlに置換反応させる従来の技術に極めて簡単な改変を加えることで、アスペクト比が大きいコンタクト・ホールにAlからなるプラグを密実に埋め込むことを可能にしようとする。
【0009】
【課題を解決するための手段】
本発明では、電極コンタクト・ホール中に多結晶シリコンを埋め込んだウエハに減圧中で加熱しつつAlの堆積を行なって、電極コンタクト・ホール中の多結晶シリコンをAlに置換することが基本になっている。
【0010】
実験に依れば、例えば径が0.2〔μm〕、深さ1.8〔μm〕、従って、アスペクト比9の電極コンタクト・ホールに密実に埋め込まれた多結晶シリコンを温度430〔℃〕、時間25分の熱処理に依って、完全にAlに置換することができた。
【0011】
因みに、前記従来の技術で対象にした径が0.3〔μm〕、深さが0.5〔μm〕、従って、アスペクト比2以下の電極コンタクト・ホールに埋め込まれた多結晶シリコンをAlに置換するのであれば、温度400〔℃〕、時間15〔分〕の低温且つ短時間の熱処理で充分である。
【0012】
本発明に依った場合、アスペクト比が大きい電極コンタクト・ホール中の多結晶シリコンを低温且つ短時間でAlに置換できる理由が奈辺に在るのか、確たるところは判明していない。
【0013】
然しながら、状況からの認識に依れば、減圧雰囲気中で加熱しつつAlを成長させるので、成長するAlのグレインが直ちに多結晶シリコンと置換反応されることになり、このようにAlの成長中に置換が行なわれることに起因していると類推される。
【0014】
前記したところから、本発明に依る半導体装置の製造方法に於いては、
(1)
半導体基板(例えばシリコン半導体基板1)上の絶縁膜(例えば絶縁膜6)にコンタクト・ホール(例えば電極コンタクト・ホール6A)或いは溝を形成してからシリコン(例えば多結晶シリコン膜12)で埋め込む工程と、次いで、半導体基板を含む全体を減圧中(例えば3×10-3〔Torr〕の真空中)に於いて加熱(例えば温度450〔℃〕)しつつAlを堆積させ前記シリコンをAlに置換しながらAl膜(例えば電極コンタクト・ホール6A内ではAlプラグ13の生成)を形成する工程と、次いで、Al膜上に遷移金属膜(例えばTiなどの遷移金属膜15)を形成する工程と、引き続いて、前記遷移金属膜と析出するシリコンとを反応させて、遷移金属シリサイド(例えば遷移金属シリサイド15A)を生成させる工程と、次いで、前記遷移金属シリサイドを含む遷移金属膜を除去する工程とが含まれてなることを特徴とするか、又は、
【0016】
(2)
前記(1)に於いて、コンタクト・ホール或いは溝内にバリヤ膜を形成してからシリコンで埋め込む工程が含まれてなることを特徴とする。
【0017】
前記手段を採ることに依って、従来の技術では実現することが不可能であった高アスペクト比のコンタクト・ホール内にAlプラグを密実に埋め込むことが可能となり、しかも、Alプラグを生成する為のコンタクト・ホール内のシリコンとAlとの置換は、低温且つ短時間で完了させることができ、さきに作り込まれている回路に与えるダメージを少なくすることが可能である。また、溝内に埋め込んだシリコンをAlと置換して配線にする場合、0.2〔μm〕を下回るような幅の微細配線を容易に形成することが可能であり、この場合の微細溝の形成、シリコンの埋め込みなどは、既存の装置を用いて実現することができる。
【0018】
【発明の実施の形態】
図1乃至図5は本発明に於ける実施の形態1を解説する為の工程要所に於ける半導体装置を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明すが、各図は、説明を判り易くするのに必要な部分を紙面に表出させる為、平面で見て、例えば鍵状に入り組んだ切断面を採用しているので、必ずしも直線状になっていない。この点は、後に説明する図6以下でも同様である。
【0019】
図1参照
1−(1)
図示された半導体装置では、メモリ・セル部と周辺回路部との要部が既に作り込まれている。
【0020】
図に於いて、1はシリコン半導体基板、2はSiO2 からなるフィールド絶縁膜、3は多結晶シリコンからなるワード線、4は多結晶シリコンからなるゲート電極、5はSiO2 からなる絶縁膜、6は複数層で構成された絶縁膜、7はAlからなるビット線、8は多結晶シリコンからなるキャパシタ電極、9はSiO2 からなる誘電体膜、10は多結晶シリコンからなるキャパシタ共通電極(セル・プレート)をそれぞれ示している。
【0021】
ここで、複数層で構成された絶縁膜6は、簡明にする為、一層からなるように図示されているが、実際には、少なくとも三層からなっている。
【0022】
即ち、ワード線3やゲート電極4などの頂面を覆う絶縁膜や側面を覆うサイド・ウォールなどを形成してから、例えばSiO2 からなる第一層目の絶縁膜を形成し、次に、その上にビット線などを形成してから、例えばSiO2 からなる第二層目の絶縁膜を形成し、次に、高さ1.5〔μm〕の多結晶シリコンからなるキャパシタ電極8、誘電体膜9、キャパシタ共通電極10などを形成してから、厚さ2〔μm〕のBPSG(borophosphosilicate glass)からなる第三層目の絶縁膜を形成し、そのBPSGからなる絶縁膜をCMP(chemical mechanical polishing)法を適用して平坦化した状態が図示されている。
【0023】
図2参照
2−(1)
通常のリソグラフィ技術に於けるレジスト・プロセス、及び、エッチング・ガスをC4 8 (BPSG用及びSiO2 用)とする反応性イオン・エッチング(reactive ion etching:RIE)法を適用することに依り、周辺回路部の表面からシリコン半導体基板1の表面に達する電極コンタクト・ホール6Aを形成する。
【0024】
本例に於ける電極コンタクト・ホール6Aの径は例えば0.2〔μm〕、また、深さは例えば1.8〔μm〕とした。
【0025】
図3参照
3−(1)
化学気相堆積(chemical vapor deposition:CVD)法を適用することに依り、電極コンタクト・ホール6A内も含めた全面に厚さが例えば20〔nm〕のTiNからなるバリヤ膜11を形成する。
【0026】
3−(2)
CVD法を適用することに依り、電極コンタクト・ホール6A内も含めた全面に厚さが例えば0.15〔μm〕の多結晶シリコン膜12を形成する。
【0027】
尚、電極コンタクト・ホール6Aの径が0.2〔μm〕以下であるから、厚さが0.15〔μm〕の多結晶シリコン膜12を形成すれば、電極コンタクト・ホール6A内を充分に埋めることができる。また、多結晶シリコンは、他のシリコン、例えばアモルファス・シリコンなどに代替することができる。
【0028】
3−(3)
CMP法を適用することに依り、絶縁膜6上の多結晶シリコン膜12及びTiNからなるバリヤ膜11を除去し、電極コンタクト・ホール6A内にのみ多結晶シリコン膜12及びTiNからなるバリヤ膜11を残す。
【0029】
図4参照
4−(1)
3×10-3〔Torr〕の減圧中でウエハの温度を例えば450〔℃〕として、スパッタリング法を適用することに依り、厚さが例えば1〔μm〕であるAl膜を50〔nm/分〕の速度で形成する。
【0030】
前記Al膜を形成する間に、電極コンタクト・ホール6A内の多結晶シリコン膜12はAlと置換され、そして、ウエハの冷却過程でAl膜の表面にはシリコン12Aが析出する。
【0031】
図5参照
5−(1)
CMP法を適用することに依り、絶縁膜6上のAl膜をシリコン12Aと共に除去し、電極コンタクト・ホール6A内にのみAl膜をAlプラグ13として残す。
【0032】
前記のようにすることで、アスペクト比が9である電極コンタクト・ホール6A内を密実に埋めた多結晶シリコンをAlに置換して、導電性が高いAlプラグ13を容易に得ることができる。
【0033】
図6乃至図8は本発明に於ける実施の形態2を解説する為の工程要所に於ける半導体装置を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。
【0034】
図6参照
6−(1)
電極コンタクト・ホール6AにTiNからなるバリヤ膜11と多結晶シリコン膜12を形成する工程、即ち、実施の態様1に於いて、図3について説明した工程までは、全く同じであるから、ここでは、その次の段階から説明する。
【0035】
1×10-3〔Torr〕の減圧中でウエハの温度を例えば450〔℃〕として、スパッタリング法を適用することに依り、厚さが例えば1〔μm〕であるAlからなる配線膜14を50〔nm/分〕の速度で全面に形成する。
【0036】
前記Alからなる配線膜14を形成する間に、電極コンタクト・ホール6A内の多結晶シリコン膜12はAlと置換される。
【0037】
6−(2)
引き続き、前記条件の下でスパッタリング法を適用することに依り、厚さが例えば0.2〔μm〕のTiなどの遷移金属膜15を形成する。
【0038】
尚、遷移金属としては、前記Tiの他、W,Mo,Co,Cu,Taなどから任意に選択することができる。
【0039】
図7参照
7−(1)
ウエハを室温に冷却する過程でAlからなる配線膜14の表面にシリコンが析出するのであるが、このシリコンは、遷移金属膜15と反応し、遷移金属シリサイドになってしまう。図では、この遷移金属シリサイドを記号15Aで指示してある。
【0040】
図8参照
8−(1)
CMP法を適用することに依り、遷移金属膜15並びに遷移金属シリサイド15Aを除去し、絶縁膜6上のAlからなる配線膜14及び電極コンタクト・ホール6A内のAlからなるプラグ16を残す。
【0041】
前記のようにすることで、アスペクト比が9である電極コンタクト・ホール6A内を密実に埋めた多結晶シリコンをAlに置換して、導電性が高いAlプラグ16を容易に形成することができ、そして、そのAlプラグ16には、絶縁膜6上に形成されたAlからなる配線膜14が連なっている。
【0042】
前記何れの実施の形態に於いても、電極コンタクト・ホール内を導電性が高いAlプラグで埋め込む構成について説明したが、本発明は、配線の形成にも有効であり、その場合、絶縁膜に形成した溝に多結晶シリコンを埋め込み、その多結晶シリコンをAlに置換してAl配線とする。
【0043】
現在、幅が0.2〔μm〕以下である微細溝を形成し、その微細溝を多結晶シリコンで埋め込むことは、既存の装置を用いて充分に対応することができ、従って、Al配線の微細化が可能である。
【0044】
因みに、Al配線を形成する通常の技術、即ち、Al膜の形成、リソグラフィ技術に於けるレジスト・プロセス、Cl系ガスを用いたドライ・エッチング法などを適用したのでは、0.2〔μm〕以下のAl配線を形成することは困難である。
【0045】
【発明の効果】
本発明に依る半導体装置の製造方法に於いては、半導体基板上の絶縁膜にコンタクト・ホール或いは溝を形成してから多結晶シリコン或いはアモルファス・シリコンなどのシリコンで埋め込み、半導体基板を含む全体を減圧中に於いて加熱しつつAlを堆積させ前記シリコンをAlに置換しながらAl膜を形成し、Al膜上に遷移金属膜を形成し、遷移金属膜と析出するシリコンとを反応させて遷移金属シリサイドを生成し、遷移金属シリサイドを含む遷移金属膜を除去するようにしている。
【0046】
前記構成を採ることに依って、従来の技術では実現することが不可能であった高アスペクト比のコンタクト・ホール内にAlプラグを密実に埋め込むことが可能となり、しかも、Alプラグを生成する為のコンタクト・ホール内のシリコンとAlとの置換は、低温且つ短時間で完了させることができ、さきに作り込まれている回路に与えるダメージを少なくすることが可能である。また、溝内に埋め込んだシリコンをAlと置換して配線にする場合、0.2〔μm〕を下回るような幅の微細配線を容易に形成することが可能であり、この場合の微細溝の形成、シリコンの埋め込みなどは、既存の装置を用いて実現することができる。
【図面の簡単な説明】
【図1】本発明に於ける実施の形態1を解説する為の工程要所に於ける半導体装置を表す要部切断側面図である。
【図2】本発明に於ける実施の形態1を解説する為の工程要所に於ける半導体装置を表す要部切断側面図である。
【図3】本発明に於ける実施の形態1を解説する為の工程要所に於ける半導体装置を表す要部切断側面図である。
【図4】本発明に於ける実施の形態1を解説する為の工程要所に於ける半導体装置を表す要部切断側面図である。
【図5】本発明に於ける実施の形態1を解説する為の工程要所に於ける半導体装置を表す要部切断側面図である。
【図6】本発明に於ける実施の形態2を解説する為の工程要所に於ける半導体装置を表す要部切断側面図である。
【図7】本発明に於ける実施の形態2を解説する為の工程要所に於ける半導体装置を表す要部切断側面図である。
【図8】本発明に於ける実施の形態2を解説する為の工程要所に於ける半導体装置を表す要部切断側面図である。
【符号の説明】
1 シリコン半導体基板
2 SiO2 からなるフィールド絶縁膜
3 多結晶シリコンからなるワード線
4 多結晶シリコンからなるゲート電極
5 SiO2 からなる絶縁膜
6 複数層で構成された絶縁膜
6A 電極コンタクト・ホール
7 Alからなるビット線
8 多結晶シリコンからなるキャパシタ電極
9 SiO2 からなる誘電体膜
10 多結晶シリコンからなるキャパシタ共通電極(セル・プレート)
11 TiNからなるバリヤ膜
12 多結晶シリコン膜
12A シリコン
13 Alプラグ
14 Alからなる配線膜
15 Tiなどの遷移金属膜
15A 遷移金属シリサイド
16 Alからなるプラグ

Claims (2)

  1. 半導体基板上の絶縁膜にコンタクト・ホール或いは溝を形成してからシリコンで埋め込む工程と、
    次いで、半導体基板を含む全体を減圧中に於いて加熱しつつAlを堆積させ前記シリコンをAlに置換しながらAl膜を形成する工程と、
    次いで、Al膜上に遷移金属膜を形成する工程と、
    引き続いて、前記遷移金属膜と析出するシリコンとを反応させて、遷移金属シリサイドを生成させる工程と、
    次いで、前記遷移金属シリサイドを含む遷移金属膜を除去する工程と
    が含まれてなることを特徴とする半導体装置の製造方法。
  2. コンタクト・ホール或いは溝内にバリヤ膜を形成してからシリコンで埋め込む工程が含まれてなること
    を特徴とする請求項1記載の半導体装置の製造方法。
JP27575296A 1996-10-18 1996-10-18 半導体装置の製造方法 Expired - Fee Related JP3541336B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27575296A JP3541336B2 (ja) 1996-10-18 1996-10-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27575296A JP3541336B2 (ja) 1996-10-18 1996-10-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10125677A JPH10125677A (ja) 1998-05-15
JP3541336B2 true JP3541336B2 (ja) 2004-07-07

Family

ID=17559905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27575296A Expired - Fee Related JP3541336B2 (ja) 1996-10-18 1996-10-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3541336B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020082548A (ko) * 2001-04-24 2002-10-31 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP4209206B2 (ja) 2003-01-14 2009-01-14 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
WO2020100607A1 (ja) * 2018-11-16 2020-05-22 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Also Published As

Publication number Publication date
JPH10125677A (ja) 1998-05-15

Similar Documents

Publication Publication Date Title
KR100532547B1 (ko) 왕관 구조의 커패시터를 구비하는 반도체 집적 회로 장치및 그 제조 방법
KR100555514B1 (ko) 저 저항 텅스텐 배선을 갖는 반도체 메모리 소자 및 그제조방법
US20020079522A1 (en) Inter-wiring-layer capacitors
JP2962475B2 (ja) 集積回路強誘電体デバイスのための二層メタライゼーション方法
JP2002009149A (ja) 半導体装置およびその製造方法
KR100533971B1 (ko) 반도체 소자의 캐패시터 제조방법
JP3605493B2 (ja) 半導体装置の製造方法
US7148102B2 (en) Methods of forming buried bit line DRAM circuitry
US6667228B2 (en) Method for fabricating cell plugs of semiconductor device
JP2004140361A (ja) ダマシーン工程を利用した半導体装置及びその製造方法
JP4053226B2 (ja) 半導体集積回路装置およびその製造方法
JPH09213802A (ja) 半導体素子の接続孔及びその形成方法、並びに半導体素子の配線構造及び半導体素子
JP3541336B2 (ja) 半導体装置の製造方法
KR20000039986A (ko) 디램 셀 커패시터 및 그의 제조방법
KR100244306B1 (ko) 반도체 소자의 커패시터의 제조 방법
TW200411758A (en) Method for fabricating contact pad of semiconductor device
KR100617621B1 (ko) 반도체 집적회로장치의 제조방법
JP2702007B2 (ja) 半導体装置の製造方法
KR100445063B1 (ko) 반도체 소자의 커패시터 형성 방법
US6368959B1 (en) Method of manufacturing semiconductor device
KR20060058583A (ko) 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
KR100604668B1 (ko) 콘케이브형 캐패시터를 포함하는 반도체소자 및 그 제조방법
KR100463240B1 (ko) 강유전체 메모리 소자의 제조 방법
JPH07106277A (ja) 半導体装置の製造方法
JP3620520B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040318

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080409

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120409

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees